CN104113041B - 一种用于以太网供电的欠压保护电路 - Google Patents
一种用于以太网供电的欠压保护电路 Download PDFInfo
- Publication number
- CN104113041B CN104113041B CN201410239862.XA CN201410239862A CN104113041B CN 104113041 B CN104113041 B CN 104113041B CN 201410239862 A CN201410239862 A CN 201410239862A CN 104113041 B CN104113041 B CN 104113041B
- Authority
- CN
- China
- Prior art keywords
- pmos transistor
- voltage
- circuit
- grid
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种用于以太网供电的欠压保护电路，所述用于以太网供电的欠压保护电路包括：调节翻转门限电压的电阻分压电路，并产生第一输出电压和第二输出电压；电压选择电路，与电阻分压电路连接，从第一输出电压和第二输出电压选择出一个电压值；带隙比较电路，与电压选择电路连接，将电压选择电路选择的电压值或将防止电源电压的脉冲引起操作的保护电路的电压值作为输入电压，产生欠压保护电路UVLO信号；设置于电阻分压电路与带隙比较电路之间的反馈控制回路，在UVLO信号输出为高电平时，UVLO信号经过电压选择电路，输出较高的第一输出电压，UVLO信号输出为低电平，输出较低的第二输出电压。这样带隙比较器结构缩小了电路面积和加快了电路的响应速度。
Description
技术领域
本发明涉及保护电路领域，特别是涉及一种用于以太网供电的欠压保护电路。
背景技术
近年来随着互联网语音协议VoIP和无线局域网络WLAN的应用越来越广泛，通过以太网本身来提供电力的需求越来越迫切，以太网供电PoE技术在传输数据的同时，还可以提供电力支持，因此得到了迅速推广，PoE技术被越来越多的应用于网络设备。
正是由于PoE技术的广泛使用，人们对其稳定性的要求也越来越高，以保证PoE电源在电压波动的情况下还能正常工作。当供电设备PSE完成对受电设备PD的检测、分级之后，获知了PD的确切电源功率级别，PSE会将馈送电压升高，开始为PD供电，从而实现电源电压从零开始缓慢上升；当电源电压充电到芯片的开启电压后，电路正常工作；由于内部模块的工作，此时***的负载电流变大，芯片电源电压会产生波动，特别是芯片高压区供电电压波动会较大。如果电源电压过低会造成很大的功率损耗，因此为了保证高压集成电路在芯片开启后能稳定工作，同时也为了避免芯片波动***的损害，我们一般引入欠压保护电路对芯片电源电压进行监控。
目前，比较通用的欠压保护电路如图1所示，该欠压保护电路包括电源分压器、基准电压源、比较器和逻辑电路。芯片通过电源分压器采样电源电压，当采样电压V1超过开启电压VUVLO_R，UVLO翻转为低电平，芯片启动；当采样电压V2低于电源电压VDD(off)，欠压保护电路UVLO信号翻转为高电平，芯片关断。该欠压保护电路使用独立的基准电压源和比较器，导致响应时间较长，占用较大面积以及功耗大。
发明内容
本发明的目的在于提供一种用于以太网供电的欠压保护电路，解决传统欠压电路使用独立的基准电压源和比较器，导致响应时间较长，占用面积较大以及功耗大的问题。
为了解决上述技术问题，本发明实施例提供的一种用于以太网供电的欠压保护电路，其中，包括：
用于调节翻转门限电压的电阻分压电路，并产生第一输出电压和第二输出电压；
电压选择电路，与所述电阻分压电路连接，从所述第一输出电压和所述第二输出电压选择出一个电压值；
带隙比较电路，与所述电压选择电路连接，用于将所述电压选择电路选择的所述电压值或者将防止电源电压的脉冲引起操作的保护电路的电压值作为输入电压，产生一欠压保护电路UVLO信号；
设置于所述电阻分压电路与所述带隙比较电路之间的反馈控制回路，用于在所述UVLO信号输出为高电平时，所述UVLO信号经过所述电压选择电路，输出较高的所述第一输出电压，所述UVLO信号输出为低电平时，输出较低的所述第二输出电压。
其中，所述的用于以太网供电的欠压保护电路还包括：偏置电路，其中所述偏置电路包括：第一偏置电路和比较电压产生电路；
其中所述第一偏置电路包括：第三十PMOS晶体管(M0)、第二PMOS晶体管(M2)、第三PMOS晶体管(M3)、第一PMOS晶体管(M1)和第四电容(C4)，
其中所述第三十PMOS晶体管(M0)栅极接地，所述第三十PMOS晶体管(M0)的源极和衬底连接于内部电源电压(VCC)，所述第三十PMOS晶体管(M0)的漏极与所述第二PMOS晶体管(M2)的漏极连接，所述第二PMOS晶体管(M2)的漏极连接于所述第二PMOS晶体管(M2)的栅极上；
所述第二PMOS晶体管(M2)的源极和衬底接地；
所述第三PMOS晶体管(M3)的源极和衬底接地；
所述第三PMOS晶体管(M3)的栅极通过所述第四电容(C4)接地，所述第二PMOS晶体管(M2)的栅极和所述第三PMOS晶体管的栅极(M3)为所述带隙比较电路提供第一偏置电流(inp1)；
所述第二PMOS晶体管(M2)的栅极通过二极管与所述第一PMOS晶体管(M1)的栅极连接，所述第一PMOS晶体管(M1)的漏极与所述第三PMOS晶体管(M3)的漏极相连，所述第一PMOS晶体管(M1)的源极和衬底连接于所述内部电源电压(VCC)，所述第一PMOS晶体管(M1)的栅极提供所述第一偏置电流(inp1)；
其中所述比较电压产生电路包括：第六PMOS晶体管(M6)、第七PMOS晶体管(M7)、第八PMOS晶体管(M8)、第九PMOS晶体管(M9)和第一电容(C1)，所述第一偏置电路的所述第一PMOS晶体管(M1)与所述第六PMOS晶体管(M6)形成镜像电流源，所述第一PMOS晶体管(M1)的栅极提供的所述第一偏置电流(inp1)给所述第六PMOS晶体管(M6)的栅极；
所述第六PMOS晶体管(M6)的源极和衬底连接于所述内部电源电压(VCC)，所述第七PMOS晶体管(M7)的源极和衬底连接于所述内部电源电压(VCC)，所述第七PMOS晶体管(M7)的栅极与所述带隙比较电路的第十五PMOS晶体管(M15)的栅极连接，所述第十五PMOS晶体管M15栅极产生自偏置电压Vbias，所述第七PMOS晶体管(M7)的漏极与所述第六PMOS晶体管(M6)的漏极连接，所述第七PMOS晶体管(M7)的漏极与所述第八PMOS晶体管(M8)的源极连接，所述第八PMOS晶体管(M8)的衬底连接于所述第八PMOS晶体管(M8)的源极，且所述第六PMOS晶体管(M6)的漏极输出第二偏置电压(Vbias2)；
所述第八PMOS晶体管的漏极(M8)与所述第八PMOS晶体管(M8)的栅极短接，所述第八PMOS管的漏极(M8)连接于所述第九PMOS管(M9)的源极，所述第九PMOS管(M9)的衬底连接于所述第九PMOS管(M9)的源极；
所述第九PMOS管(M9)的栅极和所述第九PMOS管(M9)的漏极通过第一电容(C1)接地。
进一步的，所述电阻分压电路包括：第三电阻(R3)，第四电阻(R4)和第五电阻(R5)，其中所述第三电阻(R3)一端连接于所述电源电压(VDD)，且所述第三电阻(R3)另一端串联于所述第四电阻(R4)的一端，所述第三电阻(R3)与所述第四电阻(R4)之间形成所述第一输出电压(V1)，所述第一输出电压(V1)作为所述电压选择电路的输入电压；
所述第五电阻(R5)一端串联于所述第四电阻(R4)的另一端，且所述第五电阻(R5)的另一端接地，所述第四电阻(R4)与所述第五电阻(R5)之间形成所述第二输出电压(V2)，所述第一输出电压(V2)作为所述电压选择电路的输入电压。
进一步的，所述电压选择电路包括：第四PMOS晶体管(M4)、第五PMOS晶体管(M5)和第一反相器(INV1)，
其中所述第五PMOS晶体管(M5)的栅极连接于所述第一反相器(INV1)的输入端；
所述第四PMOS晶体管(M4)的栅极连接于所述第一反相器(INV1)的输出端；
所述第四PMOS晶体管(M4)的漏极与所述电阻分压电路的所述第二输出电压(V2)连接；
所述第五PMOS晶体管(M5)的漏极与所述电阻分压电路的所述第一输出电压(V1)连接；
所述第五PMOS晶体管(M5)的源极连接于第四PMOS晶体管(M4)的源极，且所述第五PMOS晶体管(M5)的衬底与第四PMOS晶体管(M4)的衬底串联在一起，所述第五PMOS晶体管(M5)的衬底连接于所述第五PMOS晶体管(M5)的源极，且所述第五PMOS晶体管(M5)的源极与所述带隙比较电路的第十二PMOS晶体管(M12)的栅极连接，由所述第五PMOS晶体管(M5)的源极输出所述电压选择电路的输出电压(Vin)，所述输出电压(Vin)作为所述带隙比较电路提供输入电压。
进一步的，所述防止所述电源电压(VDD)的脉冲引起操作的保护电路包括：与所述带隙比较电路的所述第十二PMOS晶体管(M12)并联的第十三PMOS晶体管(M13)、第十一PMOS晶体管(M11)和第十PMOS晶体管(M10)，
其中所述第十一PMOS晶体管(M11)和所述第十PMOS晶体管(M10)均并联在所述内部电源电压(VCC)和所述第十三PMOS晶体管(M13)的源极之间，其中所述第十一PMOS晶体管(M11)的源极和衬底连接于所述内部电源电压(VCC)，所述第十一PMOS晶体管(M11)的漏极与所述第十三PMOS晶体管(M13)的源极连接，所述第十一PMOS晶体管(M11)的漏极与所述第十三PMOS晶体管(M13)的源极，所述第十一PMOS晶体管(M11)的栅极与所述第一偏置电路的第一PMOS晶体管(M1)的栅极连接，所述第十一PMOS晶体管(M11)产生第四镜像电流源支路的第四镜像电流(IC4)；
所述第十PMOS晶体管(M10)的源极和衬底连接于所述内部电源电压(VCC)，所述第十PMOS晶体管(M10)的漏极连接于所述第十三PMOS晶体管(M13)的源极，所述第十PMOS晶体管(M10)的漏极产生第五镜像电流支路的第五镜像电流(IC5)；
所述第十三PMOS晶体管(M13)漏极与所述第十二PMOS晶体管(M12)漏极并联接地，所述第十三PMOS晶体管(M13)的栅极接入第二偏置电压(Vbias2)与所述第十二PMOS晶体管(M12)的栅极接入的输入电压作比较，所述第十三PMOS晶体管(M13)的源极并联于所述第十二PMOS晶体管(M12)的源极，所述第十三PMOS晶体管(M13)的衬底连接于所述第十三PMOS晶体管(M13)的源极，所述第十二PMOS晶体管(M12)的衬底连接于所述第十二PMOS晶体管(M12)的源极，所述第二偏置电压(Vbias2)与所述输入电压比较后由所述第十二PMOS晶体管(M12)的源极输出电压。
进一步的，所述带隙比较电路包括：产生基准电压的带隙基准结构、产生电流源支路电流的负载电路、第二级输出电路、启动钳位电路和逻辑电路。
进一步的，所述逻辑电路包括施密特触发器(SMT)和第二反相器(INV2)，
其中，所述施密斯触发器(SMT)的输入端与所述带隙比较电路的所述第二级输出电路的所述第十九PMOS晶体管(M19)的漏极的输出端连接，经所述第二反相器(INV2)后输出所述欠压保护电路的UVLO信号，且所述第二反相器(INV2)与所述第一反相器(INV1)连接，将所述UVLO信号反馈给所述第一反相器(INV1)的输入端。
进一步的，所述带隙基准结构包括：第十四PMOS晶体管(M14)、第十七PMOS晶体管(M17)、第一三极管(Q1)、第二三极管(Q2)、第一电阻(R1)和第二电阻(R2)，
其中，所述第十四PMOS晶体管(M14)的源极和衬底连接于所述内部电源电压(VCC)；
所述第十四PMOS晶体管(M14)的漏极连接于所述第十七PMOS晶体管(M17)的源极，所述第十七PMOS晶体管(M17)的衬底连接于所述第十七PMOS晶体管(M17)的源极；
所述第十四PMOS晶体管(M14)的栅极与所述第一偏置电路的所述第一PMOS晶体管(M1)的栅极连接，且产生第三镜像电流源支路的第三镜像电流(IC3)；
所述第二三极管(Q2)的基极与第十三PMOS晶体管(M13)的源极连接，所述第二三极管(Q2)的基极与所述第一三极管(Q1)的基极连接作为比较电压输入端；
所述第二三极管(Q2)的集电极与所述负载电路的第十五PMOS晶体管(M15)的漏极连接，产生第二镜像电流源支路的第二镜像电流(IC2)；
所述第一三极管(Q1)的集电极与所述负载电路的第十六PMOS晶体管(M16)的漏极连接，产生第一镜像电流源支路的第一镜像电流(IC1)；
所述第二三极管(Q2)的发射极经所述第二电阻(R2)连接到所述第一三极管(Q1)的发射极，所述第一三极管(Q1)的发射极经所述第一电阻(R1)连接的第十七PMOS晶体管(M17)的源极，第十七PMOS晶体管(M17)的衬底连接于所述第十七PMOS晶体管(M17)的源极，第十七PMOS晶体管(M17)的栅极和漏极均接地。
进一步的，所述产生电流源支路电流的负载电路包括：
第十六PMOS晶体管(M16)、第十五PMOS晶体管(M15)和第二电容(C2)；
其中所述第十六PMOS晶体管M16与所述第十五PMOS晶体管M15形成镜像电流源，所述第十五PMOS晶体管M15栅极产生的自偏置电压Vbias输入到第十六PMOS晶体管M16的栅极，所述第十六PMOS晶体管(M16)的源极和衬底连接于所述内部电源电压(VCC)；
所述第十五PMOS晶体管(M15)的源极和衬底连接于所述内部电源电压(VCC)，所述第十五PMOS晶体管(M15)的栅极连接于所述第十五PMOS晶体管(M15)的漏极，所述第十五PMOS晶体管(M15)的栅极与所述比较电压产生电路的第七PMOS晶体管(M7)的栅极连接；
所述第十五PMOS晶体管(M15)与所述第十PMOS晶体管(M10)形成镜像电流源，所述第十五PMOS晶体管M15栅极产生的自偏置电压Vbias输入到第十PMOS晶体管M10的栅极。
进一步的，所述第二级输出电路包括：第十九PMOS晶体管(M19)、第二十PMOS晶体管(M20)、第二十一PMOS晶体管(M21)和第二十九PMOS晶体管(M29)，其中所述第十五PMOS晶体管(M15)与所述第二十九PMOS晶体管(M29)形成镜像电流源，所述第二十九PMOS晶体管(M29)的源极和衬底连接于所述内部电源电压(VCC)，所述第二十九PMOS晶体管(M29)的漏极与所述第二十PMOS晶体管(M20)的漏极连接，所述第十五PMOS晶体管M15栅极产生的自偏置电压Vbias输入到第二十九PMOS晶体管M29的栅极，产生第六镜像电流支路的第六镜像电流(IC6)；
所述第二十PMOS晶体管(M20)与所述第二十一PMOS晶体管(M21)形成镜像电流源，所述第二十PMOS晶体管(M20)产生第七镜像电流(IC7)，所述第二十PMOS晶体管(M20)的栅极与所述第二十一PMOS晶体管(M21)的栅极连接，所述第二十PMOS晶体管(M20)的栅极与所述第二十PMOS晶体管(M20)的漏极连接，所述第二十PMOS晶体管(M20)的源极和衬底接地，所述第二十一PMOS晶体管(M21)的源极和衬底接地，所述第二十PMOS晶体管(M20)产生第八镜像电流(IC8)；
所述第十九PMOS晶体管(M19)的栅极与所述带隙基准结构的所述第一三极管(Q1)的集电极连接，所述第十九PMOS晶体管(M19)的源极和衬底连接于所述内部电源电压(VCC)，所述第十九PMOS晶体管(M19)的漏极与所述第二十一PMOS晶体管(M21)的漏极连接，产生第二级输出电路的输出电压。
进一步的，所述启动钳位电路包括：第十八PMOS晶体管(M18)，第二十二PMOS晶体管(M22)，第二十三PMOS晶体管(M23)，第二十四PMOS晶体管(M24)，第二十五PMOS晶体管(M25)，第二十六PMOS晶体管(M26)，第二十七PMOS晶体管(M27)，第二十八PMOS晶体管(M28)，第三电容(C3)和第五电容(C5)，
其中所述第十八PMOS晶体管(M18)的漏极与所述第二级输出电路的所述第十九PMOS晶体管(M19)的栅极连接，所述第十九PMOS晶体管(M19)的漏极并联于一接地所述第五电容(C5)；所述第十八PMOS晶体管(M18)的源极和衬底连接于所述内部电源电压(VCC)，所述第十八PMOS晶体管(M18)的栅极与所述第二十七PMOS晶体管(M27)的漏极的连接；
所述第二十二PMOS晶体管(M22)的源极和衬底连接于所述内部电源电压(VCC)，所述第二十二PMOS晶体管(M22)的栅极与所述第一偏置电路连接的第一PMOS晶体管(M1)的栅极连接，所述第二十二PMOS晶体管(M22)的漏极与所述第二十五PMOS晶体管(M25)的源极连接；
所述第二十五PMOS晶体管(M25)的衬底连接于所述内部电源电压(VCC)，所述第二十五PMOS晶体管(M25)的漏极与所述第二十六PMOS晶体管(M26)的漏极连接，所述第二十五PMOS晶体管(M25)的漏极与所述第二十三PMOS晶体管(M23)的栅极连接，所述第二十五PMOS晶体管(M25)的栅极与所述第二十六PMOS晶体管(M26)的栅极连接，且所述第二十六PMOS晶体管(M26)的栅极通过所述第三电容(C3)接地；
所述第二十六PMOS晶体管(M26)的源极和衬底接地；
所述第二十三PMOS晶体管(M23)的漏极并联于所述第二级输出的所述第十九PMOS晶体管(M19)的漏极，所述第二十三PMOS晶体管(M23)的衬底接地，所述第二十三PMOS晶体管(M23)的源极与所述第二十四PMOS晶体管(M24)的漏极连接；
所述第二十四PMOS晶体管(M24)的源极和衬底接地，所述第二十四PMOS晶体管(M24)的栅极与所述第一偏置电路的所述第二PMOS晶体管M2的栅极相连；
所述第二十七PMOS晶体管(M27)的源极和衬底连接于所述内部电源电压(VCC)，所述第二十七PMOS晶体管(M27)的栅极与所述比较电压产生电路的所述第七PMOS晶体管(M7)的栅极连接，所述第二十七PMOS晶体管(M27)的漏极与所述第二十八PMOS晶体管(M28)漏极连接，所述第二十六PMOS晶体管(M26)的栅极并联于所述第二十八PMOS晶体管(M28)漏极；
所述第二十八PMOS晶体管(M28)的源极和衬底接地，所述第二十八PMOS晶体管(M28)的栅极与所述第一偏置电路所述第一PMOS晶体管M2的栅极相连。
本发明的上述技术方案的有益效果如下：
本发明的方案中，通过电阻分压电路产生两个电压值，由电压选择电路选择一个电压值作为带隙比较电路的输入电压，通过与保护电路的电压值相比来防止电源电压的脉冲引起操作，同时通过带隙比较电路产生一欠压保护电路UVLO信号后，由反馈控制回路返回UVLO信号来监控UVLO信号的高低电平，以保护后续模块启动的安全性，这样通过带隙比较电路实现了带隙基准电路和比较器的功能，在优化了电路结构、缩小电路面积、降低功耗的同时，还加快了电路的响应速度。实现对PoE接口和固定的直流电压变换为可变的直流电压的直流斩波器DC/DC控制器电源电压进行监控，同时为了实现高转换效率和得到随输入电压和温度的变化均很小的翻转门限电压。
附图说明
图1为现有技术的通用的欠压保护电路图；
图2为本发明实施例的电流IC1、电流IC2与输入电压VD的关系图；
图3为本发明实施例的欠压保护电路的示意框图；
图4为本发明实施例的欠压保护电路的电路图。
附图标记说明：
1-电阻分压电路，2-电压选择电路，3-带隙比较电路，31-带隙基准结构，32-逻辑电路，4-偏置电路。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明针对现有技术中传统欠压电路使用独立的基准电压源和比较器，导致响应时间较长，占用面积较大以及功耗大的问题，提供一种用于以太网供电的欠压保护电路，通过具有将比较器和基准电压源做成一个带隙比较电路3电路，使欠压保护电路具有更快的翻转速度，并且功耗很低，并且通过保护电路的存在，防止了电源电压VDD脉冲引起误操作。
需要说明的是本发明的VDD为芯片外接电源引脚，VDD经过内部低压源产生电路产生内部电源电压VCC。
如图2至图4所示，本发明实施例提供的用于以太网供电的欠压保护电路，其中，包括：
用于调节翻转门限电压的电阻分压电路1，并产生第一输出电压和第二输出电压；
电压选择电路2，与所述电阻分压电路1连接，从所述第一输出电压和所述第二输出电压选择出一个电压值；
带隙比较电路3，与所述电压选择电路2连接，用于将所述电压选择电路2选择的所述电压值或者将防止电源电压的脉冲引起操作的保护电路的电压值作为输入电压，产生一欠压保护电路UVLO信号；
设置于所述电阻分压电路1与所述带隙比较电路3之间的反馈控制电路，用于在所述UVLO信号输出为高电平时，所述UVLO信号经过所述电压选择电路2，输出较高的所述第一输出电压，所述UVLO信号输出为低电平时，输出较低的所述第二输出电压。
所述电压选择电路2选择电阻分压电路1的电压值或者选择防止电源电压的脉冲引起操作的保护电路的电压值作为带隙比较电路3的输入电压，产生欠压保护电路UVLO信号后，通过反馈控制回路将UVLO信号返回给电压选择电路2，然后电压选择电路2可以选择电压值较高的第一输出电压或者输出较低的第二输出电压作为带隙比较电路3的输入，并在带隙比较电路3的输出欠压保护电路UVLO信号为低电平时，芯片内部基本模块不启动，起到欠压保护的目的；在带隙比较电路3的输出欠压保护电路UVLO信号为高电平时，芯片启动，内部基本模块启动。这样将比较器与基准电压源相结合，组成的带隙比较电路3，电路结构明显简化，减小了面积，降低了成本；再经过欠压保护电路翻转门限电压可调且温漂小；当电源电压出现欠压时，不产生基准电压，节省了大量待机功耗。
为了给带隙比较电路3供电，因此本发明实施例的用于以太网供电的欠压保护电路中，还包括：
偏置电路4，其中所述偏置电路4包括：第一偏置电路和比较电压产生电路；
其中所述第一偏置电路包括：第三十PMOS晶体管M0、第二PMOS晶体管M2、第三PMOS晶体管M3、第一PMOS晶体管(M1)和第四电容C4，其中所述第三十PMOS晶体管M0栅极接地，所述第三十PMOS晶体管M0的源极和衬底连接于内部电源电压VCC，所述第三十PMOS晶体管M0的漏极与所述第二PMOS晶体管M2的漏极连接，所述第二PMOS晶体管M2的漏极连接于所述第二PMOS晶体管M2的栅极上；其中所述第三十PMOS晶体管M0的栅极接地，源极和衬底连接于电源电压VCC，则所述第三十PMOS晶体管M0处于常通状态；
所述第二PMOS晶体管M2的源极和衬底接地；
所述第三PMOS晶体管M3的源极和衬底接地；
所述第三PMOS晶体管M3的栅极通过第四电容C4接地，所述第二PMOS晶体管M2的栅极和所述第三PMOS晶体管的栅极M3为所述带隙比较电路3提供第一偏置电流inp1；
所述第二PMOS晶体管M2的栅极通过二极管与所述第一PMOS晶体管M1的栅极连接，所述第一PMOS晶体管M1的漏极与所述第三PMOS晶体管M3的漏极相连，所述第一PMOS晶体管M1的源极和衬底连接于所述内部电源电压VCC，所述第一PMOS晶体管M1的栅极提供所述第一偏置电流inp1；
其中所述比较电压产生电路包括：第六PMOS晶体管M6、第七PMOS晶体管M7、第八PMOS晶体管M8、第九PMOS晶体管M9和第一电容C1，所述第一偏置电路的所述第一PMOS晶体管M1与所述第六PMOS晶体管M6形成镜像电流源，所述第一PMOS晶体管M1的栅极提供的所述第一偏置电流inp1给所述第六PMOS晶体管M6的栅极；
所述第六PMOS晶体管M6的源极和衬底连接于所述内部电源电压VCC，所述第七PMOS晶体管M7的源极和衬底连接于所述内部电源电压VCC，所述第七PMOS晶体管(M7)的栅极与所述带隙比较电路3的第十五PMOS晶体管(M15)的栅极连接，所述第十五PMOS晶体管M15栅极产生自偏置电压Vbias，所述第七PMOS晶体管M7的漏极与所述第六PMOS晶体管M6的漏极连接，所述第七PMOS晶体管M7的漏极与所述第八PMOS晶体管M8的源极连接，所述第八PMOS晶体管M8的衬底连接于所述第八PMOS晶体管M8的源极，且所述第六PMOS晶体管M6的漏极输出第二偏置电压Vbias2；
所述第八PMOS晶体管的漏极M8与所述第八PMOS晶体管M8的栅极短接，所述第八PMOS管的漏极M8连接于所述第九PMOS管M9的源极，所述第九PMOS管M9的衬底连接于所述第九PMOS管M9的源极；
所述第九PMOS管M9的栅极和所述第九PMOS管M9的漏极通过第一电容C1接地。
上述当芯片上电后，第六PMOS晶体管M6镜像电流源快速给第一电容C1充电，当带隙比较电路3启动，第七PMOS晶体管M7导通，给第一电容C1充电的电流增加后，第二偏置电压Vbias2更加快速的充电。如果电源电压VDD上升的比较慢，那么第二偏置电压Vbias2的电压上升的比输出电压Vin快，VD主要受输出电压Vin控制，即翻转点由输出电压Vin控制；但是当电源电压VDD产生一脉冲，电源电压VDD急速上升，输出电压Vin上升的比第二偏置电压Vbias2快，那么此时，VD的电压由第二偏置电压Vbias2决定，当它上升到某固定值时，使带隙比较电路3翻转，下降沿亦是如此，因此防止了电源电压VDD因为脉冲而引起误操作。
为了采样电源电压VDD，因此本发明实施例的用于以太网供电的欠压保护电路中，所述电阻分压电路1包括：第三电阻R3，第四电阻R4和第五电阻R5，其中所述第三电阻R3一端连接于所述电源电压VDD，且所述第三电阻R3另一端串联于所述第四电阻R4的一端，所述第三电阻R3与所述第四电阻R4之间形成所述第一输出电压V1，所述第一输出电压V1作为所述电压选择电路2的输入电压；
所述第五电阻R5一端串联于所述第四电阻R4的另一端，且所述第五电阻R5的另一端接地，所述第四电阻R4与所述第五电阻R5之间形成所述第二输出电压V2，所述第一输出电压V2作为所述电压选择电路2的输入电压。
通过调节电阻分压电路1的分压电阻也可以调节上下翻转门限电压，带隙比较电路3的输出信号UVLO又返回到电压选择电路2；当UVLO信号翻转时，电压选择电路2也随之翻转，从分压电阻中，输出的信号Vin也随之改变，此信号既是UVLO电路的输入信号，也可以是VDD信号的分压的Vin，因此翻转门限电压随之改变。
本发明的又一实施例的用于以太网供电的欠压保护电路中，所述电压选择电路2包括：第四PMOS晶体管M4、第五PMOS晶体管M5和第一反相器INV1，
其中所述第五PMOS晶体管M5的栅极连接于所述第一反相器INV1的输入端；
所述第四PMOS晶体管M4的栅极连接于所述第一反相器INV1的输出端；
所述第四PMOS晶体管M4的漏极与所述电阻分压电路1的所述第二输出电压V2连接；
所述第五PMOS晶体管M5的漏极与所述电阻分压电路1的所述第一输出电压V1连接；
所述第五PMOS晶体管M5的源极连接于第四PMOS晶体管M4的源极，且所述第五PMOS晶体管M5的衬底与第四PMOS晶体管M4的衬底串联在一起，所述第五PMOS晶体管M5的衬底连接于所述第五PMOS晶体管M5的源极，且所述第五PMOS晶体管M5的源极与所述带隙比较电路3的第十二PMOS晶体管M12的栅极连接，由所述第五PMOS晶体管M5的源极输出所述电压选择电路的输出电压(Vin)，所述输出电压(Vin)作为所述带隙比较电路3提供输入电压。
为了防止所述电源电压VDD的脉冲引起操作，因此本发明实施例的用于以太网供电的欠压保护电路中，所述防止所述电源电压VDD的脉冲引起操作的保护电路包括：与所述带隙比较电路3的所述第十二PMOS晶体管M12并联的第十三PMOS晶体管M13、第十一PMOS晶体管(M11)和第十PMOS晶体管(M10)，
其中所述第十一PMOS晶体管(M11)和所述第十PMOS晶体管(M10)均并联在所述内部电源电压(VCC)和所述第十三PMOS晶体管(M13)的源极之间，其中所述第十一PMOS晶体管(M11)的源极和衬底连接于所述内部电源电压(VCC)，所述第十一PMOS晶体管(M11)的漏极与所述第十三PMOS晶体管(M13)的源极连接，所述第十一PMOS晶体管(M11)的漏极与所述第十三PMOS晶体管(M13)的源极，所述第十一PMOS晶体管(M11)的栅极与所述第一偏置电路的第一PMOS晶体管(M1)的栅极连接，所述第十一PMOS晶体管(M11)产生第四镜像电流源支路的第四镜像电流(IC4)；
所述第十PMOS晶体管(M10)的源极和衬底连接于所述内部电源电压(VCC)，所述第十PMOS晶体管(M10)的漏极连接于所述第十三PMOS晶体管(M13)的源极，所述第十PMOS晶体管(M10)的漏极产生第五镜像电流支路的第五镜像电流(IC5)；其中所述第十PMOS晶体管M10加速了电源电压到达上升门限电压时带隙比较电路3电平翻转速度，减小了比较器的响应时间，所述第十一PMOS晶体管M11提供的偏置电流为第四镜像电流IC4。
所述第十三PMOS晶体管M13漏极与所述第十二PMOS晶体管M12漏极并联接地，所述第十三PMOS晶体管M13的栅极接入第二偏置电压Vbias2与所述第十二PMOS晶体管M12的栅极接入的输入电压作比较，所述第十三PMOS晶体管M13的源极并联于所述第十二PMOS晶体管M12的源极，所述第十三PMOS晶体管M13的衬底连接于所述第十三PMOS晶体管M13的源极，所述第十二PMOS晶体管M12的衬底连接于所述第十二PMOS晶体管M12的源极，所述第二偏置电压Vbias2与所述输入电压比较后由所述第十二PMOS晶体管M12的源极输出电压。
本发明未将电阻分压电路1输出直接输入到带隙比较电路3，而是将其先输入到第十二PMOS晶体管M12，由于第十二PMOS晶体管M12是源极跟随器，抬升输入信号的电平，D点的电压VD随着电源电压VDD的增大而增大，这样因为输入电压先输入到第十二PMOS管M12，由源级跟随器的原理，VD＝Vin+VGS12，表示了输入电压通过M12后，升压了，因此将UVLO电路的翻转点前提了，即减小了开启电压VUVLO_R的值，使电源电压VDD上电后，快速启动。
第十三PMOS管M13通过与输入电压的比较，防止电源电压VDD脉冲引起误操作。
由于本发明将基准电压源与比较器结合形成带隙比较电路3电路，，因此本发明实施例的用于以太网供电的欠压保护电路中，所述带隙比较电路3包括：产生基准电压的带隙基准结构31、产生电流源支路电流的负载电路、第二级输出电路、启动钳位电路和逻辑电路32。
其中所述逻辑电路32包括施密特触发器SMT和第二反相器INV2，其中，所述施密斯触发器SMT的输入端与所述带隙比较电路3的所述第二级输出电路的所述第十九PMOS晶体管M19的漏极的输出端连接，经所述第二反相器INV2后输出所述欠压保护电路的UVLO信号，且所述第二反相器INV2与所述第一反相器INV1连接，将所述UVLO信号反馈给所述第一反相器INV1的输入端。
其中所述带隙基准结构31包括：第十四PMOS晶体管M14、第十七PMOS晶体管M17、第一三极管Q1、第二三极管Q2、第一电阻R1和第二电阻R2，
其中，所述第十四PMOS晶体管M14的源极和衬底连接于所述内部电源电压VCC；
所述第十四PMOS晶体管M14的漏极连接于所述第十七PMOS晶体管M17的源极，所述第十七PMOS晶体管M17的衬底连接于所述第十七PMOS晶体管M17的源极；
所述第十四PMOS晶体管M14的栅极与所述第一偏置电路的所述第一PMOS晶体管M1的栅极连接，且产生第三镜像电流源支路的第三镜像电流IC3；
所述第二三极管Q2的基极与第十三PMOS晶体管M13的源极连接，所述第二三极管Q2的基极与所述第一三极管Q1的基极连接作为比较电压输入端；
所述第二三极管Q2的集电极与所述负载电路的第十五PMOS晶体管M15的漏极连接，产生第二镜像电流源支路的第二镜像电流IC2；
所述第一三极管Q1的集电极与所述负载电路的第十六PMOS晶体管M16的漏极连接，产生第一镜像电流源支路的第一镜像电流IC1；
所述第二三极管Q2的发射极经所述第二电阻R2连接到所述第一三极管Q1的发射极，所述第一三极管Q1的发射极经所述第一电阻R1连接的第十七PMOS晶体管M17的源极，第十七PMOS晶体管M17的衬底连接于所述第十七PMOS晶体管M17的源极，第十七PMOS晶体管M17的栅极和漏极均接地。
通过第十四PMOS晶体管M14、第十七PMOS晶体管M17、第二三极管Q2、第一三极管Q1、第二电阻R2及第一电阻R1组成带隙比较电路3的核心结构，产生基准电压，也可以经过优化的电路大大加速了电源电压到达上升阈值时带隙比较电路3电平翻转速度，同时减小了比较器的响应时间。
如图2所示，ic1、ic2与输入电压VD的关系。电路刚上电时，VDD电压慢慢上升，一开始VD电压小于带隙比较电路3翻转门限电压VTH(IC1＝IC2时VD的值)，IC2大于IC1，因此A点电压比B点电压高，UVLO信号输出低电平；当信号VD从低逐渐增加时，电流ic1、ic2均增加，ic2曲线斜率比ic1曲线斜率小，当VDD上升到VUVLO_R，即当VD达到带隙基准比较器的翻转门限VTH时，ic1＝ic2，A点电压与B点电压相等，此时是翻转的临界状态；在翻转的临界状态时，ΔVBE＝VBE1-VBE2＝ic2R2＝VTln(4)，VBE1、VBE2分别是第一三极管Q1、第二三极管Q2管的发射机-基极电压，则解ic2＝VTln(4)/R2，又设M14的电流为ic3，所以在翻转点时，流过C点的电流为2ic2+ic3，处于翻转点临界状态时，不是有IC1、IC2两路电流，此时IC1＝IC2，再加上IC3支路电流。由此可以得知，C点的电压为：
其中，ic2＝VTln(4)/R2，ic3是电流镜镜像电流。
第一三极管Q1的基极电压就是翻转门限电压VTH，即
其中，ic2＝VTln(4)/R2，ic3是电流镜镜像电流。
于是带隙比较电路3的翻转门限电压就等于VTH，在式(2)中，ic3是负温度系数，但2ic2+ic3是正温度系数，且(2)中第一项是VBE1负温度系数，后三项是正温度系数，因此经过合理的调节就可以得到与温度、电源电压无关的翻转门限电压。
当VDD大于VUVLO_R，UVLO信号翻转输出高电平。其中ic2曲线斜率比ic1曲线斜率小的原因是电压VD输送到第一三极管Q1、第二三极管Q2的基极，在带隙基准结构31中，取第一三极管Q1和第二三极管Q2的发射极面积比为1：4，那么两个晶体管的跨导关系是：
4gm1＝gm2 (1)
由于第一电阻R1和第二电阻R2的射极反馈作用，所以第一三极管Q1和第二三极管Q2的等效跨导是：
将(2)式中gm2用(1)式代入并整理，得：
而
一般选择gm1R2＞＞1，则Gm1＞Gm2。于是，当芯片的电源电压VDD波动时，第一三极管Q1的集电极电流IC1相对于第二三极管Q2的集电极电流IC2变化量要大。因此一开始，IC2大于IC1，且M15、M16宽长比一样，因此通过M15的压降要大于通过M16的压降，因此B点电压小于A点。
正是因为Gm1＞Gm2，所以第一三极管Q1的集电极电流IC1相对于第二三极管Q2的集电极电流IC2变化量要大，因此当它们的基极输入相同的电压时，IC2的斜率比IC1的斜率小。
本发明的又一实施例的用于以太网供电的欠压保护电路中，所述产生电流源支路电流的负载电路包括：
第十六PMOS晶体管(M16)、第十五PMOS晶体管M15和第二电容C2；
其中所述第十六PMOS晶体管M16与所述第十五PMOS晶体管M15形成镜像电流源，所述第十五PMOS晶体管M15栅极产生的自偏置电压Vbias输入到第十六PMOS晶体管M16的栅极，所述第十六PMOS晶体管M16的源极和衬底连接于所述内部电源电压VCC；
所述第十五PMOS晶体管M15的源极和衬底连接于所述内部电源电压VCC，所述第十五PMOS晶体管M15的栅极连接于所述第十五PMOS晶体管M15的漏极，所述第十五PMOS晶体管M15的栅极与所述比较电压产生电路的第七PMOS晶体管M7的栅极连接；
所述第十五PMOS晶体管M15与所述第十PMOS晶体管M10形成镜像电流源，所述第十五PMOS晶体管M15栅极产生的自偏置电压Vbias输入到第十PMOS晶体管M10的栅极。
如图4所示，当带隙比较电路3启动，第十五PMOS晶体管M15支路导通后，其自偏置产生的电压Vbias输入到第十PMOS晶体管M10的栅极，组成镜像关系，其镜像电流源像给第十PMOS晶体管M10，第十PMOS晶体管M10导通，加速了VD的上升，再一次加速了电源电压到达上升阈值时带隙比较电路3电平翻转速度，加速了这个带隙比较电路3的翻转，大大减小了比较器的响应时间。
本发明的又一实施例的用于以太网供电的欠压保护电路中，所述第二级输出电路包括：第十九PMOS晶体管M19、第二十PMOS晶体管M20、第二十一PMOS晶体管M21和第二十九PMOS晶体管M29，其中所述第十五PMOS晶体管M15与所述第二十九PMOS晶体管M29形成镜像电流源，所述第二十九PMOS晶体管M29的源极和衬底连接于所述内部电源电压VCC，所述第二十九PMOS晶体管M29的漏极与所述第二十PMOS晶体管M20的漏极连接，第十五PMOS晶体管M15栅极产生的自偏置电压Vbias输入到第二十九PMOS晶体管M29的栅极，产生第六镜像电流支路的第六镜像电流IC6；
所述第二十PMOS晶体管M20与所述第二十一PMOS晶体管M21形成镜像电流源，所述第二十PMOS晶体管M20产生第七镜像电流IC7，所述第二十PMOS晶体管M20的栅极与所述第二十一PMOS晶体管M21的栅极连接，所述第二十PMOS晶体管M20的栅极与所述第二十PMOS晶体管M20的漏极连接，所述第二十PMOS晶体管M20的源极和衬底接地，所述第二十一PMOS晶体管M21的源极和衬底接地，所述第二十PMOS晶体管M20产生第八镜像电流IC8；
所述第十九PMOS晶体管M19的栅极与所述带隙基准结构31的所述第一三极管Q1的集电极连接，所述第十九PMOS晶体管M19的源极和衬底连接于所述内部电源电压VCC，所述第十九PMOS晶体管M19的漏极与所述第二十一PMOS晶体管M21的漏极连接，产生第二级输出电路的输出电压。
本发明的又一实施例的用于以太网供电的欠压保护电路中，所述启动钳位电路包括：第十八PMOS晶体管M18，第二十二PMOS晶体管M22，第二十三PMOS晶体管M23，第二十四PMOS晶体管M24，第二十五PMOS晶体管M25，第二十六PMOS晶体管M26，第二十七PMOS晶体管M27，第二十八PMOS晶体管M28，第三电容C3和第五电容C5，
其中所述第十八PMOS晶体管M18的漏极与所述第二级输出电路的所述第十九PMOS晶体管M19的栅极连接，所述第十九PMOS晶体管M19的漏极并联于一接地所述第五电容C5；所述第十八PMOS晶体管M18的源极和衬底连接于所述内部电源电压VCC，所述第十八PMOS晶体管M18的栅极与所述第二十七PMOS晶体管M27的漏极的连接；
所述第二十二PMOS晶体管M22的源极和衬底连接于所述内部电源电压VCC，所述第二十二PMOS晶体管M22的栅极与所述第一偏置电路连接的第一PMOS晶体管M1的栅极连接，所述第二十二PMOS晶体管M22的漏极与所述第二十五PMOS晶体管M25的源极连接；
所述第二十五PMOS晶体管M25的衬底连接于所述内部电源电压VCC，所述第二十五PMOS晶体管M25的漏极与所述第二十六PMOS晶体管M26的漏极连接，所述第二十五PMOS晶体管M25的漏极与所述第二十三PMOS晶体管M23的栅极连接，所述第二十五PMOS晶体管M25的栅极与所述第二十六PMOS晶体管M26的栅极连接，且所述第二十六PMOS晶体管M26的栅极通过所述第三电容C3接地；
所述第二十六PMOS晶体管M26的源极和衬底接地；
所述第二十三PMOS晶体管M23的漏极并联于所述第二级输出的所述第十九PMOS晶体管M19的漏极，所述第二十三PMOS晶体管M23的衬底接地，所述第二十三PMOS晶体管M23的源极与所述第二十四PMOS晶体管M24的漏极连接；
所述第二十四PMOS晶体管M24的源极和衬底接地，所述第二十四PMOS晶体管M24的栅极与所述第一偏置电路的所述第二PMOS晶体管M2的栅极相连；
所述第二十七PMOS晶体管M27的源极和衬底连接于所述内部电源电压VCC，所述第二十七PMOS晶体管M27的栅极与所述比较电压产生电路的所述第七PMOS晶体管M7的栅极连接，所述第二十七PMOS晶体管M27的漏极与所述第二十八PMOS晶体管M28漏极连接，所述第二十六PMOS晶体管M26的栅极并联于所述第二十八PMOS晶体管M28漏极；
所述第二十八PMOS晶体管M28的源极和衬底接地，所述第二十八PMOS晶体管M28的栅极与所述第一偏置电路所述第二PMOS晶体管M2的栅极相连。
当电路刚上电时，第二十四PMOS晶体管M24、第二十八PMOS晶体管第二十八PMOS晶体管M28被镜像导通，第二十七PMOS晶体管M27未导通，那么VF为低电平，因此第十八PMOS晶体管M18、第二十三PMOS晶体管M23、第二十五PMOS晶体管M25导通，强制A点电压为高电平，E点的第二级输出电压为低电平，其目的就是强制输出信号UVLO为低电平。
电阻分压电路1的分压电压输出端VD连接到带隙比较电路3的比较电压输入端，带隙比较电路3的输出端输到逻辑电路32的输入端，经过逻辑电路32的整形后输出欠压保护电路的输出端UVLO；UVLO信号又反馈回到电阻分压电路1，当带隙比较电路3输出高电平，电阻分压电路1经过电压选择电路2的二选一开关输出较高的分压电压。从而实现对PoE接口和DC/DC控制器电源电压进行监控，同时实现高转换效率和得到随输入电压和温度的变化均很小的翻转门限电压。带隙比较电路3实现了带隙基准电路和比较器的功能，不仅优化了电路结构、而且缩小了电路面积、同时降低了功耗，还加快了电路的响应速度。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种用于以太网供电的欠压保护电路，其特征在于，包括：
用于调节翻转门限电压的电阻分压电路，并产生第一输出电压和第二输出电压；
电压选择电路，与所述电阻分压电路连接，从所述第一输出电压和所述第二输出电压选择出一个电压值；
带隙比较电路，与所述电压选择电路连接，用于将所述电压选择电路选择的所述电压值或者将防止电源电压的脉冲引起操作的保护电路的电压值作为输入电压，产生一欠压保护电路UVLO信号；
偏置电路，其中所述偏置电路包括：第一偏置电路和比较电压产生电路；
其中所述第一偏置电路包括：第三十PMOS晶体管(M0)、第二PMOS晶体管(M2)、第三PMOS晶体管(M3)、第一PMOS晶体管(M1)和第四电容(C4)，
其中所述第三十PMOS晶体管(M0)栅极接地，所述第三十PMOS晶体管(M0)的源极和衬底连接于内部电源电压(VCC)，所述第三十PMOS晶体管(M0)的漏极与所述第二PMOS晶体管(M2)的漏极连接，所述第二PMOS晶体管(M2)的漏极连接于所述第二PMOS晶体管(M2)的栅极上；
所述第二PMOS晶体管(M2)的源极和衬底接地；
所述第三PMOS晶体管(M3)的源极和衬底接地；
所述第三PMOS晶体管(M3)的栅极通过所述第四电容(C4)接地，所述第二PMOS晶体管(M2)的栅极和所述第三PMOS晶体管(M3)的栅极为所述带隙比较电路提供第一偏置电流(inp1)；
所述第二PMOS晶体管(M2)的栅极通过二极管与所述第一PMOS晶体管(M1)的栅极连接，所述第一PMOS晶体管(M1)的漏极与所述第三PMOS晶体管(M3)的漏极相连，所述第一PMOS晶体管(M1)的源极和衬底连接于所述内部电源电压(VCC)，所述第一PMOS晶体管(M1)的栅极提供所述第一偏置电流(inp1)；
其中所述比较电压产生电路包括：第六PMOS晶体管(M6)、第七PMOS晶体管(M7)、第八PMOS晶体管(M8)、第九PMOS晶体管(M9)和第一电容(C1)，所述第一偏置电路的所述第一PMOS晶体管(M1)与所述第六PMOS晶体管(M6)形成镜像电流源，所述第一PMOS晶体管(M1)的栅极提供的所述第一偏置电流(inp1)给所述第六PMOS晶体管(M6)的栅极；
所述第六PMOS晶体管(M6)的源极和衬底连接于所述内部电源电压(VCC)，所述第七PMOS晶体管(M7)的源极和衬底连接于所述内部电源电压(VCC)，所述第七PMOS晶体管(M7)的栅极与所述带隙比较电路的第十五PMOS晶体管(M15)的栅极连接，所述第十五PMOS晶体管M15栅极产生自偏置电压Vbias)，所述第七PMOS晶体管(M7)的漏极与所述第六PMOS晶体管(M6)的漏极连接，所述第七PMOS晶体管(M7)的漏极与所述第八PMOS晶体管(M8)的源极连接，所述第八PMOS晶体管(M8)的衬底连接于所述第八PMOS晶体管(M8)的源极，且所述第六PMOS晶体管(M6)的漏极输出第二偏置电压(Vbias2)；
所述第八PMOS晶体管(M8)的漏极与所述第八PMOS晶体管(M8)的栅极短接，所述第八PMOS管(M8)的漏极连接于所述第九PMOS管(M9)的源极，所述第九PMOS管(M9)的衬底连接于所述第九PMOS管(M9)的源极；
所述第九PMOS管(M9)的栅极和所述第九PMOS管(M9)的漏极通过第一电容(C1)接地；
设置于所述电阻分压电路与所述带隙比较电路之间的反馈控制回路，用于在所述UVLO信号输出为高电平时，所述UVLO信号经过所述电压选择电路，输出较高的所述第一输出电压，所述UVLO信号输出为低电平时，输出较低的所述第二输出电压。
2.根据权利要求1所述的用于以太网供电的欠压保护电路，其特征在于，所述电阻分压电路包括：第三电阻(R3)，第四电阻(R4)和第五电阻(R5)，其中所述第三电阻(R3)一端连接于所述电源电压(VDD)，且所述第三电阻(R3)另一端串联于所述第四电阻(R4)的一端，所述第三电阻(R3)与所述第四电阻(R4)之间形成所述第一输出电压(V1)，所述第一输出电压(V1)作为所述电压选择电路的输入电压；
所述第五电阻(R5)一端串联于所述第四电阻(R4)的另一端，且所述第五电阻(R5)的另一端接地，所述第四电阻(R4)与所述第五电阻(R5)之间形成所述第二输出电压(V2)，所述第二输出电压(V2)作为所述电压选择电路的输出电压。
3.根据权利要求2所述的用于以太网供电的欠压保护电路，其特征在于，所述电压选择电路包括：第四PMOS晶体管(M4)、第五PMOS晶体管(M5)和第一反相器(INV1)，
其中所述第五PMOS晶体管(M5)的栅极连接于所述第一反相器(INV1)的输入端；
所述第四PMOS晶体管(M4)的栅极连接于所述第一反相器(INV1)的输出端；
所述第四PMOS晶体管(M4)的漏极与所述电阻分压电路的所述第二输出电压(V2)连接；
所述第五PMOS晶体管(M5)的漏极与所述电阻分压电路的所述第一输出电压(V1)连接；
所述第五PMOS晶体管(M5)的源极连接于第四PMOS晶体管(M4)的源极，且所述第五PMOS晶体管(M5)的衬底与第四PMOS晶体管(M4)的衬底串联在一起，所述第五PMOS晶体管(M5)的衬底连接于所述第五PMOS晶体管(M5)的源极，且所述第五PMOS晶体管(M5)的源极与所述带隙比较电路的第十二PMOS晶体管(M12)的栅极连接，由所述第五PMOS晶体管(M5)的源极输出所述电压选择电路的输出电压(Vin)，所述输出电压(Vin)作为所述带隙比较电路提供输入电压。
4.根据权利要求3所述的用于以太网供电的欠压保护电路，其特征在于，所述防止所述电源电压(VDD)的脉冲引起操作的保护电路包括：与所述带隙比较电路的所述第十二PMOS晶体管(M12)并联的第十三PMOS晶体管(M13)、第十一PMOS晶体管(M11)和第十PMOS晶体管(M10)，
其中所述第十一PMOS晶体管(M11)和所述第十PMOS晶体管(M10)均并联在所述内部电源电压(VCC)和所述第十三PMOS晶体管(M13)的源极之间，其中所述第十一PMOS晶体管(M11)的源极和衬底连接于所述内部电源电压(VCC)，所述第十一PMOS晶体管(M11)的漏极与所述第十三PMOS晶体管(M13)的源极连接，所述第十一PMOS晶体管(M11)的漏极与所述第十三PMOS晶体管(M13)的源极，所述第十一PMOS晶体管(M11)的栅极与所述第一偏置电路的第一PMOS晶体管(M1)的栅极连接，所述第十一PMOS晶体管(M11)产生第四镜像电流源支路的第四镜像电流(IC4)；
所述第十PMOS晶体管(M10)的源极和衬底连接于所述内部电源电压(VCC)，所述第十PMOS晶体管(M10)的漏极连接于所述第十三PMOS晶体管(M13)的源极，所述第十PMOS晶体管(M10)的漏极产生第五镜像电流支路的第五镜像电流(IC5)；
所述第十三PMOS晶体管(M13)漏极与所述第十二PMOS晶体管(M12)漏极并联接地，所述第十三PMOS晶体管(M13)的栅极接入第二偏置电压(Vbias2)与所述第十二PMOS晶体管(M12)的栅极接入的输入电压作比较，所述第十三PMOS晶体管(M13)的源极并联于所述第十二PMOS晶体管(M12)的源极，所述第十三PMOS晶体管(M13)的衬底连接于所述第十三PMOS晶体管(M13)的源极，所述第十二PMOS晶体管(M12)的衬底连接于所述第十二PMOS晶体管(M12)的源极，所述第二偏置电压(Vbias2)与所述输入电压比较后由所述第十二PMOS晶体管(M12)的源极输出电压。
5.根据权利要求4所述的用于以太网供电的欠压保护电路，其特征在于，所述带隙比较电路包括：产生基准电压的带隙基准结构、产生电流源支路电流的负载电路、第二级输出电路、启动钳位电路和逻辑电路。
6.根据权利要求5所述的用于以太网供电的欠压保护电路，其特征在于，所述逻辑电路包括施密特触发器(SMT)和第二反相器(INV2)，
其中，所述施密特触发器(SMT)的输入端与所述带隙比较电路的所述第二级输出电路的第十九PMOS晶体管(M19)的漏极的输出端连接，经所述第二反相器(INV2)后输出所述欠压保护电路的UVLO信号，且所述第二反相器(INV2)与所述第一反相器(INV1)连接，将所述UVLO信号反馈给所述第一反相器(INV1)的输入端。
7.根据权利要求6所述的用于以太网供电的欠压保护电路，其特征在于，所述带隙基准结构包括：第十四PMOS晶体管(M14)、第十七PMOS晶体管(M17)、第一三极管(Q1)、第二三极管(Q2)、第一电阻(R1)和第二电阻(R2)，
其中，所述第十四PMOS晶体管(M14)的源极和衬底连接于所述内部电源电压(VCC)；
所述第十四PMOS晶体管(M14)的漏极连接于所述第十七PMOS晶体管(M17)的源极，所述第十七PMOS晶体管(M17)的衬底连接于所述第十七PMOS晶体管(M17)的源极；
所述第十四PMOS晶体管(M14)的栅极与所述第一偏置电路的所述第一PMOS晶体管(M1)的栅极连接，且产生第三镜像电流源支路的第三镜像电流(IC3)；
所述第二三极管(Q2)的基极与第十三PMOS晶体管(M13)的源极连接，所述第二三极管(Q2)的基极与所述第一三极管(Q1)的基极连接作为比较电压输入端；
所述第二三极管(Q2)的集电极与所述负载电路的第十五PMOS晶体管(M15)的漏极连接，产生第二镜像电流源支路的第二镜像电流(IC2)；
所述第一三极管(Q1)的集电极与所述负载电路的第十六PMOS晶体管(M16)的漏极连接，产生第一镜像电流源支路的第一镜像电流(IC1)；
所述第二三极管(Q2)的发射极经所述第二电阻(R2)连接到所述第一三极管(Q1)的发射极，所述第一三极管(Q1)的发射极经所述第一电阻(R1)连接的第十七PMOS晶体管(M17)的源极，第十七PMOS晶体管(M17)的衬底连接于所述第十七PMOS晶体管(M17)的源极，第十七PMOS晶体管(M17)的栅极和漏极均接地。
8.根据权利要求7所述的用于以太网供电的欠压保护电路，其特征在于，所述产生电流源支路电流的负载电路包括：
第十六PMOS晶体管(M16)、第十五PMOS晶体管(M15)和第二电容(C2)；
其中所述第十六PMOS晶体管(M16)与所述第十五PMOS晶体管(M15)形成镜像电流源，所述第十五PMOS晶体管(M15)栅极产生的自偏置电压Vbias输入到第十六PMOS晶体管(M16)的栅极，所述第十六PMOS晶体管(M16)的源极和衬底连接于所述内部电源电压(VCC)；
所述第十五PMOS晶体管(M15)的源极和衬底连接于所述内部电源电压(VCC)，所述第十五PMOS晶体管(M15)的栅极连接于所述第十五PMOS晶体管(M15)的漏极，所述第十五PMOS晶体管(M15)的栅极与所述比较电压产生电路的第七PMOS晶体管(M7)的栅极连接；
所述第十五PMOS晶体管(M15)与所述第十PMOS晶体管(M10)形成镜像电流源，所述第十五PMOS晶体管M15栅极产生的自偏置电压Vbias输入到第十PMOS晶体管(M10)的栅极。
9.根据权利要求8所述的用于以太网供电的欠压保护电路，其特征在于，所述第二级输出电路包括：第十九PMOS晶体管(M19)、第二十PMOS晶体管(M20)、第二十一PMOS晶体管(M21)和第二十九PMOS晶体管(M29),其中所述第十五PMOS晶体管(M15)与所述第二十九PMOS晶体管(M29)形成镜像电流源，所述第二十九PMOS晶体管(M29)的源极和衬底连接于所述内部电源电压(VCC)，所述第二十九PMOS晶体管(M29)的漏极与所述第二十PMOS晶体管(M20)的漏极连接，所述第十五PMOS晶体管M15栅极产生的自偏置电压Vbias输入到第二十九PMOS晶体管M29的栅极，产生第六镜像电流支路的第六镜像电流(IC6)；
所述第二十PMOS晶体管(M20)与所述第二十一PMOS晶体管(M21)形成镜像电流源，所述第二十PMOS晶体管(M20)产生第七镜像电流(IC7)，所述第二十PMOS晶体管(M20)的栅极与所述第二十一PMOS晶体管(M21)的栅极连接，所述第二十PMOS晶体管(M20)的栅极与所述第二十PMOS晶体管(M20)的漏极连接，所述第二十PMOS晶体管(M20)的源极和衬底接地，所述第二十一PMOS晶体管(M21)的源极和衬底接地，所述第二十PMOS晶体管(M20)产生第八镜像电流(IC8)；
所述第十九PMOS晶体管(M19)的栅极与所述带隙基准结构的所述第一三极管(Q1)的集电极连接，所述第十九PMOS晶体管(M19)的源极和衬底连接于所述内部电源电压(VCC)，所述第十九PMOS晶体管(M19)的漏极与所述第二十一PMOS晶体管(M21)的漏极连接，产生第二级输出电路的输出电压。
10.根据权利要求9所述的用于以太网供电的欠压保护电路，其特征在于，所述启动钳位电路包括：第十八PMOS晶体管(M18)，第二十二PMOS晶体管(M22)，第二十三PMOS晶体管(M23)，第二十四PMOS晶体管(M24)，第二十五PMOS晶体管(M25)，第二十六PMOS晶体管(M26)，第二十七PMOS晶体管(M27)，第二十八PMOS晶体管(M28)，第三电容(C3)和第五电容(C5)，
其中所述第十八PMOS晶体管(M18)的漏极与所述第二级输出电路的所述第十九PMOS晶体管(M19)的栅极连接，所述第十九PMOS晶体管(M19)的漏极并联于一接地所述第五电容(C5)；所述第十八PMOS晶体管(M18)的源极和衬底连接于所述内部电源电压(VCC)，所述第十八PMOS晶体管(M18)的栅极与所述第二十七PMOS晶体管(M27)的漏极的连接；
所述第二十二PMOS晶体管(M22)的源极和衬底连接于所述内部电源电压(VCC)，所述第二十二PMOS晶体管(M22)的栅极与所述第一偏置电路连接的第一PMOS晶体管(M1)的栅极连接，所述第二十二PMOS晶体管(M22)的漏极与所述第二十五PMOS晶体管(M25)的源极连接；
所述第二十五PMOS晶体管(M25)的衬底连接于所述内部电源电压(VCC)，所述第二十五PMOS晶体管(M25)的漏极与所述第二十六PMOS晶体管(M26)的漏极连接，所述第二十五PMOS晶体管(M25)的漏极与所述第二十三PMOS晶体管(M23)的栅极连接，所述第二十五PMOS晶体管(M25)的栅极与所述第二十六PMOS晶体管(M26)的栅极连接，且所述第二十六PMOS晶体管(M26)的栅极通过所述第三电容(C3)接地；
所述第二十六PMOS晶体管(M26)的源极和衬底接地；
所述第二十三PMOS晶体管(M23)的漏极并联于所述第二级输出的所述第十九PMOS晶体管(M19)的漏极，所述第二十三PMOS晶体管(M23)的衬底接地，所述第二十三PMOS晶体管(M23)的源极与所述第二十四PMOS晶体管(M24)的漏极连接；
所述第二十四PMOS晶体管(M24)的源极和衬底接地，所述第二十四PMOS晶体管(M24)的栅极与所述第一偏置电路的所述第二PMOS晶体管(M2)的栅极相连；
所述第二十七PMOS晶体管(M27)的源极和衬底连接于所述内部电源电压(VCC)，所述第二十七PMOS晶体管(M27)的栅极与所述比较电压产生电路的所述第七PMOS晶体管(M7)的栅极连接，所述第二十七PMOS晶体管(M27)的漏极与所述第二十八PMOS晶体管(M28)漏极连接，所述第二十六PMOS晶体管(M26)的栅极并联于所述第二十八PMOS晶体管(M28)漏极；
所述第二十八PMOS晶体管(M28)的源极和衬底接地，所述第二十八PMOS晶体管(M28)的栅极与所述第一偏置电路所述第一PMOS晶体管(M1)的栅极相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410239862.XA CN104113041B (zh) | 2014-05-30 | 2014-05-30 | 一种用于以太网供电的欠压保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410239862.XA CN104113041B (zh) | 2014-05-30 | 2014-05-30 | 一种用于以太网供电的欠压保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104113041A CN104113041A (zh) | 2014-10-22 |
| CN104113041B true CN104113041B (zh) | 2017-03-29 |
Family
ID=51709728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410239862.XA Active CN104113041B (zh) | 2014-05-30 | 2014-05-30 | 一种用于以太网供电的欠压保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104113041B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109617559A (zh) * | 2018-12-25 | 2019-04-12 | 成都前锋电子仪器有限责任公司 | 一种高精度盲降ils信号源 |
| CN111446949B (zh) * | 2019-01-16 | 2024-03-01 | 中芯国际集成电路制造(上海)有限公司 | 上电复位电路和集成电路 |
| CN110048368B (zh) * | 2019-04-29 | 2021-01-29 | 中国电子科技集团公司第五十八研究所 | 一种高速高精度欠压保护电路 |
| CN111711172B (zh) * | 2020-06-22 | 2021-03-30 | 电子科技大学 | 一种超低功耗的欠压保护电路 |
| CN112649657B (zh) * | 2020-11-25 | 2021-10-29 | 西南大学 | 一种欠压指示*** |
| CN113206494B (zh) * | 2021-03-19 | 2023-04-28 | 成都市菱奇半导体有限公司 | 一种输入电压的检测电路和充电器 |
| CN113783160B (zh) * | 2021-11-11 | 2022-04-01 | 浙江大学 | 欠压保护电路及功率模块 |
| CN116093887B (zh) * | 2023-02-09 | 2023-07-25 | 北京伽略电子股份有限公司 | 一种过温保护电路 |
| CN117118410B (zh) * | 2023-10-25 | 2024-02-02 | 无锡众享科技有限公司 | 一种比较器、检测电路、分级电路和poe供电*** |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958640A (zh) * | 2010-10-15 | 2011-01-26 | 苏州大学 | 带有带隙基准结构的欠压锁存电路 |
| CN102662518A (zh) * | 2012-03-31 | 2012-09-12 | 华映光电股份有限公司 | 讯号噪声比例控制***及其方法 |
| CN102710011A (zh) * | 2012-06-14 | 2012-10-03 | 济南镭之源电气有限公司 | 一种不间断供电poe装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4886588B2 (ja) * | 2007-05-10 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | 電圧センサモジュール及び電圧監視装置 |
-
2014
- 2014-05-30 CN CN201410239862.XA patent/CN104113041B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958640A (zh) * | 2010-10-15 | 2011-01-26 | 苏州大学 | 带有带隙基准结构的欠压锁存电路 |
| CN102662518A (zh) * | 2012-03-31 | 2012-09-12 | 华映光电股份有限公司 | 讯号噪声比例控制***及其方法 |
| CN102710011A (zh) * | 2012-06-14 | 2012-10-03 | 济南镭之源电气有限公司 | 一种不间断供电poe装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104113041A (zh) | 2014-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104113041B (zh) | 一种用于以太网供电的欠压保护电路 | |
| CN103917012B (zh) | 一种具有欠压锁定和过温保护模块的白光led驱动*** | |
| CN2884681Y (zh) | 用于pwm电源控制芯片的功率限制电路 | |
| CN102128973B (zh) | 一种电压过零检测电路及具有该检测电路的dc-dc转换器 | |
| CN102097928B (zh) | 一种应用于ac/dc转换器的高压启动电路 | |
| CN105988495A (zh) | 一种ldo过冲保护电路 | |
| CN104101764B (zh) | 一种应用于dc‑dc转换器的新型电感电流检测电路 | |
| CN108768142A (zh) | 一种自举电路 | |
| CN204650334U (zh) | 一种超低静态功耗的线性稳压器 | |
| CN201674388U (zh) | 一种pd用功率管限流保护调节电路 | |
| CN105915207A (zh) | 一种电平移位电路 | |
| CN103917011B (zh) | 一种具有软启动模块的白光led驱动*** | |
| CN103529891B (zh) | 一种软启动装置及方法 | |
| CN203339958U (zh) | 一种基于峰值电流检测线电压补偿电路 | |
| CN204291527U (zh) | Led驱动电路及恒定电流驱动器 | |
| CN203722474U (zh) | 一种准z源直流-直流升压变换器电路 | |
| CN209313809U (zh) | 可调节时序的开关电路结构 | |
| CN107911110A (zh) | 基于输入控制二极管的电平移位电路 | |
| CN202133922U (zh) | 一种基准电压电路 | |
| CN217506424U (zh) | 具有软启动电路的低压差线性稳压器 | |
| CN206133346U (zh) | 一种供电电路 | |
| CN103558893A (zh) | 一种超低功耗高性能的ldo电路 | |
| CN205960950U (zh) | 一种dc‑dc转换器及计算机 | |
| CN107992144A (zh) | 带隙基准源的启动电路 | |
| CN104132702A (zh) | 一种带隙基准电压源的启动加速电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200820 Address after: 315000 floor 10, Gaoqiao chamber of Commerce building, No. 388, Huixian Road, Gaoqiao Town, Haishu District, Ningbo City, Zhejiang Province Patentee after: Ningbo Xinhui Technology Co.,Ltd. Address before: Xi'an City, Shaanxi province Taibai Road 710071 No. 2 Patentee before: XIDIAN University |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: Room 01, 4 / F, building B, Xi'an Tengfei innovation center, No. 38, Gaoxin 6th Road, high tech Zone, Xi'an, Shaanxi 710075 Patentee after: Xi'an Xinhui Photoelectric Technology Co.,Ltd. Address before: 315000 10th floor, Gaoqiao chamber of Commerce building, 388 Huixian Road, Gaoqiao Town, Haishu District, Ningbo City, Zhejiang Province Patentee before: Ningbo Xinhui Technology Co.,Ltd. |
|
| CP03 | Change of name, title or address |