CN107331708A - 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置 - Google Patents

薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置 Download PDF

Info

Publication number
CN107331708A
CN107331708A CN201710526266.3A CN201710526266A CN107331708A CN 107331708 A CN107331708 A CN 107331708A CN 201710526266 A CN201710526266 A CN 201710526266A CN 107331708 A CN107331708 A CN 107331708A
Authority
CN
China
Prior art keywords
photoresist
metal level
area
source
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710526266.3A
Other languages
English (en)
Other versions
CN107331708B (zh
Inventor
段献学
宫奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710526266.3A priority Critical patent/CN107331708B/zh
Publication of CN107331708A publication Critical patent/CN107331708A/zh
Priority to US15/945,476 priority patent/US10431611B2/en
Application granted granted Critical
Publication of CN107331708B publication Critical patent/CN107331708B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置，涉及显示技术领域，以简化薄膜晶体管的制作方法。所述制作方法包括：在衬底基板上形成有源层；在有源层的表面形成金属层；采用一次构图工艺和氧化处理工艺对金属层进行处理，使得金属层形成源漏极和钝化层；源漏极与所述有源层接触，钝化层形成在源漏极远离有源层的一侧。所述阵列基板的制作方法包括上述薄膜晶体管的制作方法。本发明提供的薄膜晶体管的制作方法用于显示装置中。

Description

薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显 示装置
技术领域
本发明涉及显示技术领域，尤其涉及薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置。
背景技术
薄膜晶体管阵列基板是液晶显示面板的重要组成部分，其中的薄膜晶体管阵列基板中的薄膜晶体管能够控制液晶偏转，实现液晶显示面板的图像显示，因此，薄膜晶体管阵列基板的性能对液晶显示面板的图像显示效果具有很大的影响。
现有技术中，在制作薄膜晶体管时，在有源层上先形成源漏极，然后在源漏极背离有源层的表面形成覆盖源漏极的钝化层，接着在钝化层上开设过孔，使得钝化层的表面形成像素电极时，像素电极能够通过过孔与源漏极电连接。但是，需要两次成膜工艺，并结合多次构图工艺才能形成源漏极与钝化层，这使得制作薄膜晶体管的方法比较复杂。
发明内容
本发明的目的在于提供薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置，以简化薄膜晶体管的制作方法。
为了实现上述目的，本发明提供如下技术方案：
一种薄膜晶体管的制作方法，该薄膜晶体管的制作方法包括：
提供一衬底基板，在所述衬底基板上形成有源层；
在所述有源层的表面形成金属层；
采用一次构图工艺和氧化处理工艺对所述金属层进行处理，使得所述金属层形成源漏极和钝化层；所述源漏极与所述有源层接触，所述钝化层形成在所述源漏极远离所述有源层的一侧。
与现有技术相比，本发明提供的薄膜晶体管的制作方法中，由于在所述有源层的表面形成金属层，采用一次构图工艺和氧化处理工艺相结合的方式，对所述金属层进行处理，使得金属层的一部分金属材料没有被氧化，形成与有源层接触的源漏极，而金属层的另一部分金属材料被氧化成不导电的金属氧化物，形成位于源漏极远离有源层的一侧的钝化层；可见，本发明提供的薄膜晶体管的制作方法只需要一次成膜工艺，结合构图工艺和氧化处理工艺，就能够使得金属层形成源漏极和钝化层。所以，相对于现有技术，本发明提供的薄膜晶体管的制作方法的比较简单，有利于简化薄膜晶体管的制作方法。
本发明还提供了一种阵列基板的制作方法，该阵列基板的制作方法包括：
提供一衬底基板，在所述衬底基板上形成有源层；
在所述有源层的表面形成金属层；
采用一次构图工艺和氧化处理工艺对所述金属层进行处理，使得所述金属层形成源漏极、钝化层以及与源漏极连接的导电部；所述源漏极与所述有源层接触，所述钝化层形成在所述源漏极远离所述有源层的一侧；
在钝化层的表面形成像素电极，所述像素电极通过导电部与所述源漏极连接。
与现有技术相比，本发明提供的阵列基板的制作方法的有益效果与上述技术方案提供的薄膜晶体管的制作方法的有益效果相同，在此不做赘述。
在此基础上，本发明提供的阵列基板的制作方法中，还能够采用一次构图工艺和氧化处理工艺相结合的方式，在使得金属层形成源漏极和钝化层的同时，还能够形成与源漏极连接的导电部，这样直接在钝化层的表面形成像素电极时，像素电极就能够通过导电部与源漏极连接，从而跳过在钝化层上开设过孔这一工艺步骤。
另外，本发明提供的阵列基板的制作方法中，在制作源漏极和钝化层时，同时制作了与源漏极连接的导电部，这样就能跳过在钝化层上开设过孔这一工艺步骤，避免现有技术中，钝化层所使用的材料为金属氧化物时，采用干法刻蚀难以在钝化层刻蚀过孔的问题。
本发明还提供了一种阵列基板，该阵列基板为上述技术方案提供的所述的阵列基板的制作方法制作而成。
与现有技术相比，本发明提供的阵列基板的有益效果与上述技术方案提供的阵列基板的制作方法的有益效果相同，在此不做赘述。
本发明还提供了一种显示装置，该显示装置包括上述技术方案提供的阵列基板。
与现有技术相比，本发明提供的显示装置的有益效果与上述技术方案提供的阵列基板的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的薄膜晶体管的制作方法的结构流程图；
图2为本发明实施例提供的薄膜晶体管的制作方法的流程框图一；
图3为本发明实施例提供的薄膜晶体管的制作方法的流程框图二。
具体实施方式
下面结合说明书附图进行详细描述。下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1和图2所示，本发明实施例提供了一种薄膜晶体管的制作方法，该薄膜晶体管的制作方法的具体步骤如下：
S100，提供一衬底基板1；
S400：在衬底基板1上形成有源层4；
S500：在有源层4的表面形成金属层5；
S600：采用一次构图工艺和氧化处理工艺对金属层5进行处理，使得金属层5形成源漏极和钝化层500；源漏极与有源层4接触，钝化层500形成在源漏极远离有源层4的一侧；其中，源漏极具体包括源极501和漏极502。
基于上述薄膜晶体管的制作方法可知，由于在有源层4的表面形成金属层5，采用一次构图工艺和氧化处理工艺相结合的方式，对金属层5进行处理，使得金属层5的一部分金属材料没有被氧化，形成与有源层4接触的源漏极，而金属层5的另一部分金属材料被氧化成不导电的金属氧化物，形成位于源漏极远离有源层的一侧的钝化层500；可见，本实施例提供的薄膜晶体管的制作方法只需要一次成膜工艺，结合构图工艺和氧化处理工艺，就能够使得金属层5形成源漏极和钝化层500。因此，相对于现有技术，本实施例提供的薄膜晶体管的制作方法的比较简单，有利于简化薄膜晶体管的制作方法。
需要说明的是，上述金属层5的材料为铝、镁、钛、铝合金、镁合金或钛合金，当然也可以是其他可氧化的金属材料；可选的，当金属层5的材料为铝时，经过氧化后所形成的钝化层500的材料对应为氧化铝，而在微电子领域，氧化铝具有很高的介电常数(约8.1，其介电常数比SiO2高出4倍)，很低的金属离子渗透率，强抗辐射能力，在可见光和近红外线区域没有吸收峰，具有良好的透光特性；并且具有很高的化学稳定性和很高的导热系数，且其绝缘性也非常好，电阻率为3×1015Ω·m，因此，当金属层5的材料为铝时，能够提高钝化层500的绝缘性能和透光性能，从而减少光损失。
另外，上述实施例提供的薄膜晶体管的制备方法中，如图1和图2所示，在衬底基板1上形成有源层4前，还包括：
S200：在衬底基板1的表面形成栅极层2；
S300：在栅极层2的表面形成栅极绝缘层3，使得有源层4形成在栅极绝缘层3的表面。
而由于钝化层500所使用的材料为金属氧化物时，钝化层500具有陶瓷性质，使得采用干法刻蚀难以在钝化层上刻蚀过孔，导致过孔刻蚀速率极慢，为了克服该问题，如图1所示，S500中，采用一次构图工艺和氧化处理工艺对金属层5进行处理，使得金属层5形成源漏极和钝化层500具体包括采用一次构图工艺和氧化处理工艺对金属层5进行处理，使得金属层5形成源漏极和钝化层500的同时，还形成了导电部503。
具体的，如图1和图3所示，S500中，采用一次构图工艺和氧化处理工艺对金属层5进行处理，使得金属层5形成源漏极和钝化层500的步骤包括：
S610：在金属层5的表面形成光刻胶层(图1未示出)；
S620：采用一次构图工艺对光刻胶层进行处理，使得光刻胶层形成光刻胶完全去除区、光刻胶部分保留区和光刻胶完全保留区63；光刻胶部分保留区和光刻胶完全保留区63相连；
S630：对光刻胶完全去除区对应的金属层5的区域进行完全氧化处理，形成第一钝化部；
具体的，在该步骤光刻胶部分保留区的光刻胶对光刻胶部分保留区对应的金属层5的区域进行掩膜，光刻胶完全保留区63的光刻胶对光刻胶部分保留区对应的金属层5的区域进行掩膜；
S640：去除光刻胶部分保留区的光刻胶；
S650：对光刻胶部分保留区对应的金属层5的区域进行部分氧化处理，形成源漏极以及第二钝化部；源漏极与有源层4接触，第二钝化部形成在源漏极远离有源层4的一侧；第一钝化部和所述第二钝化部形成钝化层500；
具体的，在该步骤光刻胶完全保留区63的光刻胶对光刻胶完全保留区63对应的金属层5的区域进行掩膜；
S660：去除光刻胶完全保留区63的光刻胶，形成与源漏极连接的导电部503。
通过上述对采用一次构图工艺和氧化处理工艺对金属层5进行处理的步骤的进一步限定可以发现，采用一次构图工艺对光刻胶层进行处理，使得光刻胶层形成光刻胶完全去除区、光刻胶部分保留区和光刻胶完全保留区63后，在对光刻胶完全去除区对应的金属层5的区域进行完全氧化处理，以及对光刻胶部分保留区对应的金属层5的区域进行部分氧化处理时，光刻胶完全保留区63仍然存在，这使得在完成源漏极和钝化层500的制作后，光刻胶完全保留区63对应的金属层的区域仍然具有导电性。而由于光刻胶部分保留区和光刻胶完全保留区63相连，使得光刻胶部分保留区对应的金属层5的区域与光刻胶完全保留区63对应的金属层5的区域的金属层连成一体，而对光刻胶部分保留区对应的金属层5的区域进行部分氧化时，只是光刻胶部分保留区对应的金属层5的区域，远离有源层4的一部分金属材料被氧化，而靠近有源层4的这部分金属材料没有被氧化(远离有源层4的金属材料和靠近有源层4的金属材料按照金属层的厚度方向划分，靠近有源层4的金属材料也可以被认为是与有源层4接触，远离有源层4的金属材料也可被认为是没有与有源层4接触)，这部分金属材料用于形成源漏极。因此，在完成源漏极和第二钝化部的制作后，光刻胶完全保留区63对应的金属层5的区域能够作为导电部503与源漏极电连接，这样使得在制作阵列基板时，只需要在钝化层500上制作像素电极7，并保证像素电极7与金属导线503接触，就能够实现像素电极7与漏极502的电连接，从而避免干法刻蚀工艺在钝化层500中制作过孔，所导致的阵列基板制作时间长的问题。
示例性的，采用一次构图工艺对光刻胶层进行处理的方法为半色调掩膜工艺，也可以为其他工艺。当采用一次构图工艺对光刻胶层进行处理时，具体包括：
利用半色调掩膜板对光刻胶层进行光刻，然后通过显影，使得光刻胶层形成光刻胶完全去除区、光刻胶部分保留区和光刻胶完全保留区63，光刻胶部分保留区和光刻胶完全保留区63按照源漏极的位置和过孔的位置形成在金属层5的表面，光刻胶部分保留区对应源漏极的位置，光刻胶完全保留区63对应过孔的位置，此处需要说明的是，虽然光刻胶完全保留区63对应过孔的位置，但其实际表示的是金属层5中用于充当过孔中导电部503的区域，并不能说明本实施例具有制作过孔这一工艺步骤。
具体的，图1中示出的光刻胶完全去除区对应的金属层5的区域包括第一完全去除区对应金属部A1、第二完全去除区对应金属部A2和第三完全去除区对应金属部A3，对第一完全去除区对应金属部A1进行完全氧化处理，形成第一钝化部的第一子部A1'，对第二完全去除区对应金属部A2进行完全氧化处理，形成第一钝化部的第二子部A2'，对第二完全去除区对应金属部A3进行完全氧化处理，形成第一钝化部的第三子部A3'。
图1中示出的光刻胶部分保留区在金属层5的正投影的位置对应源漏极的位置，且光刻胶部分保留区分为第一光刻胶部分保留区61和第二光刻胶部分保留区62，第一光刻胶部分保留区61在金属层5的正投影的位置对应源极501的位置，第二光刻胶部分保留区62在金属层5的正投影的位置对应漏极502的位置；
第一光刻胶部分保留区61和第二光刻胶部分保留区62之间具有间隙，第二光刻胶部分保留区62与光刻胶完全保留区63连接；第一光刻胶部分保留区61对应的金属层5的区域为第一部分保留区对应金属部B1，第二光刻胶部分保留区62对应的金属层5的区域为第二部分保留区对应金属部B2，第二完全去除区对应金属部A2位于第一部分保留区对应金属部B1和第二部分保留区对应金属部B2之间。对第一部分保留区对应金属部B1进行部分氧化处理，形成沿着金属层5的厚度方向上下分布的第二钝化部的第一子部B1'和源极501，源极501与有源层4接触，第二钝化部的第一子部B1'位于源极501背离有源层4的一侧；对第二部分保留区对应金属部B2进行部分氧化处理，形成沿着金属层5的厚度方向上下分布的第二钝化部的第二子部B2'和漏极502，漏极502与有源层4接触，第二钝化部的第二子部B2'位于漏极502背离有源层4的一侧。
图1中光刻胶完全保留区63在金属层5的正投影对应过孔的位置，光刻胶完全保留区63对应的金属层5的区域为完全保留区对应金属部C，去除光刻胶完全保留区63后，完全保留区对应金属部C作为导电部503与漏极502连接。
另外，如图1所示，由于光刻胶完全保留区63的光刻胶厚度大于光刻胶部分保留区的光刻胶厚度，使得在光刻胶完全保留区63没有保护的情况下，去除光刻胶部分保留区的光刻胶时，即使光刻胶完全保留区63受到去除光刻胶工艺的影响，光刻胶完全保留区63的光刻胶也不会被完全去除，只是光刻胶完全保留区63的厚度在完成光刻胶部分保留区的光刻胶去除时有所减小。
可选的，上述实施例对光刻胶完全去除区对应的金属层5的区域进行完全氧化处理，以及对光刻胶部分保留区对应的金属层5的区域进行部分氧化处理，可以使用阳极氧化法。当采用阳极氧化法对光刻胶完全去除区对应的金属层5的区域进行完全氧化处理，以及采用阳极氧化法对光刻胶部分保留区对应的金属层5的区域进行部分氧化处理，使得在阳极氧化时，能够以金属层5对应待氧化的部分为阳极，以一石墨电极或者金属铂电极作为阴极，然后在阳极与阴极之间连接一恒压或者恒流的电源，将阳极与阴极均浸泡于电解质溶液中，通电进行阳极氧化；其中，电解质溶液为弱酸或弱碱溶液，如柠檬酸或酒石酸铵溶液。
当金属层的材料为Al时，阳极发生的电化学反应为：2Al+3H2O→Al2O3+6e-+6H+，阴极发生的电化学反应为：6H2O+6e-→3H2+6OH-。由此可见，阳极发生的反应为金属氧化反应，且阳极发生氧化时能够在常温下进行，因此，本发明实施例提供的薄膜晶体管的制作方法中，如果衬底基板1为不耐高温的柔性基底上，采用阳极氧化法不会对柔性衬底基板造成损伤，所以，本发明实施例提供的薄膜晶体管的制作方法适用于柔性显示技术，同时不需要昂贵的化学气相沉积等高温制程设备，能够大大降低制作的成本。
具体的，如图1所示，对光刻胶完全去除区对应的金属层5的区域进行完全氧化处理的步骤包括：
采用阳极氧化法对光刻胶完全去除区对应的金属层5的区域进行氧化处理，光刻胶完全去除区对应的金属层5的金属材料被氧化为金属氧化物，使得光刻胶完全去除区对应的金属层5形成第一钝化部；第一钝化部由第一钝化部的第一子部A1'、第一钝化部的第二子部A2'和第一钝化部的第三子部A3'组成；
光刻胶完全去除区对应的金属层5的金属材料是指：光刻胶完全去除区在金属层5的正投影方向，光刻胶完全去除区所覆盖的金属层的所有金属材料；即图1所示的第一完全去除区对应金属部A1的所有金属材料、第二完全去除区对应金属部A2的所有金属材料，第三完全去除区对应金属部A3的所有金属材料。
需要说明的是，由于采用阳极氧化法对光刻胶完全去除区对应的金属层5的表面进行氧化处理，因此，应当以光刻胶完全去除区对应的金属层5的区域为阳极，以一石墨电极或者金属铂电极作为阴极，通过控制氧化时间，使得光刻胶完全去除区对应的金属层5的区域的所有金属材料被氧化成金属氧化物，这部分金属氧化物就形成了第一钝化部。
如图1所示，采用阳极氧化法对光刻胶部分保留区对应的金属层5的区域进行部分氧化处理时，对光刻胶部分保留区对应的金属层5的区域进行部分氧化处理的步骤包括：
采用阳极氧化法对光刻胶部分保留区对应的金属层5的表面进行氧化处理，光刻胶部分保留区对应的金属层5的表面金属材料被氧化为金属氧化物，使得光刻胶部分保留区对应的金属层的表面形成第二钝化部，光刻胶部分保留区对应的金属层5的表面下方的金属材料形成源漏极，第二钝化部与源漏极沿着金属层5的厚度方向上下分布。其中，源漏极包括源极501和漏极502，第二钝化部包括第二钝化部的第一子部B1'和第二钝化部的第二子部B2'。
光刻胶部分保留区对应的金属层5的表面金属材料是指：光刻胶部分保留区在金属层5的正投影方向上，所述光刻胶部分保留区所覆盖的金属层5的表面金属材料；具体如图1所示的第一部分保留区对应金属部B1的表面和第二部分保留区对应金属部B2的表面；
光刻胶部分保留区对应的金属层5的表面下方的金属材料是指光刻胶部分保留区在金属层5的正投影方向上，光刻胶部分保留区所覆盖的金属层5的表面下方的金属材料；具体如图1所示的第一部分保留区对应金属部B1的表面下方，以及和第二部分保留区对应金属部B2的表面下方。
需要说明的是，由于采用阳极氧化法对光刻胶部分保留区对应的金属层5的表面进行氧化处理，因此，应当以光刻胶部分保留区对应的金属层5的区域表面为阳极，以一石墨电极或者金属铂电极作为阴极，通过控制氧化时间，使得光刻胶部分保留区对应的金属层5的表面金属材料被氧化成金属氧化物，这部分金属氧化物就形成了第二钝化部。
另外，上述去除光刻胶部分保留区的光刻胶，以及去除光刻胶完全保留区63的光刻胶的方法多种多样。例如：光刻胶灰化处理工艺或等离子氧化处理工艺。
示例性的，采用光刻胶灰化处理工艺去除光刻胶部分保留区的光刻胶的步骤包括：采用光刻胶灰化处理工艺对光刻胶部分保留区的光刻胶进行处理，使得光刻胶部分保留区的光刻胶灰化，从而去除光刻胶部分保留区的光刻胶。
采用光刻胶灰化处理工艺去除光刻胶完全保留区63的光刻胶的步骤包括：采用光刻胶灰化处理工艺对光刻胶完全保留区63的光刻胶进行处理，使得光刻胶完全保留区63的光刻胶灰化，从而去除光刻胶完全保留区63的光刻胶。
示例性的，采用等离子氧化处理工艺去除光刻胶部分保留区的光刻胶的步骤包括：采用等离子氧化处理工艺对光刻胶部分保留区的光刻胶进行氧化处理，使得光刻胶部分保留区的光刻胶被氧化成气体。
采用等离子氧化处理工艺去除光刻胶完全保留区63的光刻胶的步骤包括：采用等离子氧化处理工艺对光刻胶完全保留区63的光刻胶进行氧化处理，使得光刻胶完全保留区63的光刻胶被氧化成气体，从而去除光刻胶部分保留区的光刻胶。
而考虑到等离子氧化处理工艺不仅可以通过氧化处理方式，将光刻胶被氧化成气体，从而实现光刻胶的去除，而且还可以将金属氧化成氧化物。因此，可采用等离子氧化处理工艺对光刻胶部分保留区对应的金属层的区域进行部分氧化处理，以及对光刻胶完全去除区63对应的金属层5的区域进行完全氧化处理。
优选的，对光刻胶完全去除区对应的金属层5的区域进行完全氧化处理和去除光刻胶部分保留区的光刻胶，在一次等离子氧化处理工艺中完成，这样就能够对光刻胶完全去除区对应的金属层5的区域进行完全氧化处理的同时，去除光刻胶部分保留区的光刻胶，使得两个步骤合二为一，从而简化了薄膜晶体管的制作方法。
而且，去除光刻胶部分保留区的光刻胶后，光刻胶部分保留区对应的金属层5的表面金属材料也需要被氧化，因此，即使光刻胶完全去除区对应的金属层5的区域没有被完全氧化，光刻胶部分保留区的光刻胶就已经被完全去除，也可以继续对光刻胶完全去除区对应的金属层5的区域进行氧化处理，在此期间，如果没有对光刻胶部分保留区对应的金属层5的区域进行保护，还能够对光刻胶部分保留区对应的金属层5的区域进行部分氧化处理，从而通过一次等离子氧化处理工艺，完成对光刻胶完全去除区对应的金属层5的区域进行完全氧化处理、去除光刻胶部分保留区的光刻胶，以及对光刻胶部分保留区对应的金属层的区域进行部分氧化处理。
此外，由于光刻胶部分保留区对应的金属层5的区域厚度与光刻胶完全去除区对应的金属层5的区域的厚度相同，而在光刻胶部分保留区对应的金属层5的区域上还形成有光刻胶部分保留区，因此，在一次等离子氧化处理工艺中，光刻胶完全去除区对应的金属层5的区域的金属材料被全部氧化时，光刻胶部分保留区对应的金属层5的区域下方还有一部分金属材料不会被氧化，这部分金属材料对应形成源漏极。
需要说明的是，虽然光刻胶完全保留区63的光刻胶可以通过等离子氧化处理工艺去除，但是由于光刻胶完全保留区63对应的金属层5的区域需要作为导电部503与源漏极连接，以保证在钝化层500的表面形成像素电极7时，能够通过钝化层500与导电部503接触，实现像素电极7与源漏极的电连接，因此，光刻胶完全保留区63对应的金属层5的表面不能被氧化，所以，在对光刻胶部分保留区对应的金属层5的表面进行等离子氧化处理时，需要对光刻胶完全保留区63进行保护，避免因为光刻胶完全保留区63没有被保护的情况下，光刻胶完全保留区63的光刻胶被完全去除后，光刻胶完全保留区63对应的金属层5被氧化。
具体的，如图1所示，对光刻胶完全去除区对应的金属层5的区域进行完全氧化处理的步骤包括：
采用等离子氧化处理工艺对应光刻胶完全去除区的区域进行氧化处理，光刻胶完全去除区对应的金属层的金属材料被氧化为金属氧化物，使得光刻胶完全去除区对应的金属层形成第一钝化部；
光刻胶完全去除区对应的金属层5的金属材料是指：光刻胶完全去除区在金属层5的正投影方向上，光刻胶完全去除区所覆盖的金属层5的所有金属材料。
具体的，如图1所示，对光刻胶部分保留区对应的金属层5的区域进行部分氧化处理的步骤包括：
采用等离子氧化处理工艺对光刻胶部分保留区对应的金属层5的表面进行氧化处理，光刻胶部分保留区对应的金属层5的表面金属材料被氧化为金属氧化物，使得光刻胶部分保留区对应的金属层5的表面形成第二钝化部，光刻胶部分保留区对应的金属层5的表面下方的金属材料形成源漏极；
光刻胶部分保留区对应的金属层5的表面金属材料是指：光刻胶部分保留区在金属层5的正投影方向上，光刻胶部分保留区所覆盖的金属层的表面金属材料；
光刻胶部分保留区对应的金属层5的表面下方金属材料是指：光刻胶部分保留区在金属层5的正投影方向上，光刻胶部分保留区所覆盖的金属层5表面下方的金属材料。
与现有技术相比，本发明提供的薄膜晶体管的制作方法中，由于在所述有源层的表面形成金属层，采用一次构图工艺和氧化处理工艺相结合的方式，对所述金属层进行处理，使得金属层的一部分金属材料没有被氧化，形成与有源层接触的源漏极，而金属层的另一部分金属材料被氧化成不导电的金属氧化物，形成位于源漏极远离有源层的一侧的钝化层；可见，本发明提供的薄膜晶体管的制作方法只需要一次成膜工艺，结合构图工艺和氧化处理工艺，就能够使得金属层形成源漏极和钝化层。所以，相对于现有技术，本发明提供的薄膜晶体管的制作方法的比较简单，有利于简化薄膜晶体管的制作方法。
如图1所示，本发明实施例还提供了一种阵列基板的制作方法，该阵列基板的制作方法包括：
第一步，提供一衬底基板1，在衬底基板1上形成有源层4；
第二步，在有源层4的表面形成金属层5；
第三步，采用一次构图工艺和氧化处理工艺对金属层5进行处理，使得金属层5形成源漏极、钝化层500以及与源漏极连接的导电部503；源漏极与有源层4接触，钝化层500形成在源漏极远离有源层4的一侧；源漏极包括源极501和漏极502；
第四步，在钝化层500的表面形成像素电极7，像素电极7通过导电部503与源漏极连接。
与现有技术相比，本发明实施例提供的阵列基板的制作方法的有益效果与上述实施例提供的薄膜晶体管的制作方法的有益效果相同，在此不做赘述。
具体的，如图1和图3所示，采用一次构图工艺和氧化处理工艺对金属层5进行处理，使得金属层5形成源漏、钝化层500以及与源漏极连接的导电部500的步骤包括：
S610：在金属层5的表面形成光刻胶层(图1未示出)；
S620：采用一次构图工艺对光刻胶层进行处理，形成光刻胶完全去除区、光刻胶部分保留区和光刻胶完全保留区63；光刻胶部分保留区和光刻胶完全保留区63相连；
S630：对光刻胶完全去除区对应的金属层5的区域进行完全氧化处理，得到第一钝化部；
S640：去除光刻胶部分保留区的光刻胶；
S650：对光刻胶部分保留区对应的金属层5的区域进行部分氧化处理，形成源漏极以及第二钝化部；源漏极与有源层4接触，第二钝化部形成在源漏极远离有源层4的一侧；第一钝化部和所述第二钝化部形成钝化层500；
S660：去除光刻胶完全保留区63的光刻胶，得到与源漏极连接的导电部503。本发明还提供了一种阵列基板，该阵列基板为上述实施例提供的所述的阵列基板的制作方法制作而成。
与现有技术相比，本发明提供的薄膜晶体管的制作方法中，由于在所述有源层的表面形成金属层，采用一次构图工艺和氧化处理工艺相结合的方式，对所述金属层进行处理，使得金属层的一部分金属材料没有被氧化，形成与有源层接触的源漏极，而金属层的另一部分金属材料被氧化成不导电的金属氧化物，形成位于源漏极远离有源层的一侧的钝化层；可见，本发明提供的薄膜晶体管的制作方法只需要一次成膜工艺，结合构图工艺和氧化处理工艺，就能够使得金属层形成源漏极和钝化层。所以，相对于现有技术，本发明提供的薄膜晶体管的制作方法的比较简单，有利于简化薄膜晶体管的制作方法。在此基础上，本发明提供的阵列基板的制作方法中，还能够采用一次构图工艺和氧化处理工艺相结合的方式，在使得金属层形成源漏极和钝化层的同时，还能够形成与源漏极连接的导电部，这样直接在钝化层的表面形成像素电极时，像素电极就能够通过导电部与源漏极连接，从而跳过在钝化层上开设过孔这一工艺步骤。
本发明实施例还提供了一种显示装置，该显示装置包括上述实施例提供的阵列基板。
与现有技术相比，本发明提供的显示装置的有益效果与上述实施例提供的薄膜晶体管的制作方法的有益效果相同，在此不做赘述。
其中，上述实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种薄膜晶体管的制作方法，其特征在于，包括：
提供一衬底基板，在所述衬底基板上形成有源层；
在所述有源层的表面形成金属层；
采用一次构图工艺和氧化处理工艺对所述金属层进行处理，使得所述金属层形成源漏极和钝化层；所述源漏极与所述有源层接触，所述钝化层形成在所述源漏极远离所述有源层的一侧。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述采用一次构图工艺和氧化处理工艺对所述金属层进行处理，使得所述金属层形成源漏极和钝化层的步骤包括：
在所述金属层的表面形成光刻胶层；
采用一次构图工艺对所述光刻胶层进行处理，形成光刻胶完全去除区、光刻胶部分保留区和光刻胶完全保留区；所述光刻胶部分保留区和光刻胶完全保留区相连；
对所述光刻胶完全去除区对应的所述金属层的区域进行完全氧化处理，形成第一钝化部；
去除所述光刻胶部分保留区的光刻胶；
对所述光刻胶部分保留区对应的所述金属层的区域进行部分氧化处理，形成源漏极以及第二钝化部；所述源漏极与所述有源层接触，所述第二钝化部形成在所述源漏极远离所述有源层的一侧；所述第一钝化部和所述第二钝化部形成所述钝化层；
去除所述光刻胶完全保留区的光刻胶，形成与源漏极连接的导电部。
3.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述对所述光刻胶完全去除区对应的所述金属层的区域进行完全氧化处理的步骤包括：
采用阳极氧化法对所述光刻胶完全去除区对应的所述金属层的区域进行氧化处理，所述光刻胶完全去除区对应的金属层的金属材料被氧化为金属氧化物，使得所述光刻胶完全去除区对应的金属层形成第一钝化部。
4.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述对所述光刻胶部分保留区对应的所述金属层的区域进行部分氧化处理的步骤包括：
采用阳极氧化法对所述光刻胶部分保留区对应的所述金属层的表面进行氧化处理，所述光刻胶部分保留区对应的金属层的表面金属材料被氧化为金属氧化物，使得所述光刻胶部分保留区对应的金属层的表面形成第二钝化部，所述光刻胶部分保留区对应的金属层的表面下方的金属材料形成源漏极。
5.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述对所述光刻胶完全去除区对应的所述金属层的区域进行完全氧化处理的步骤包括：
采用等离子氧化处理工艺对应光刻胶完全去除区的区域进行氧化处理，所述光刻胶完全去除区对应的金属层的金属材料被氧化为金属氧化物，使得所述光刻胶完全去除区对应的金属层形成第一钝化部。
6.根据权利要求5所述的薄膜晶体管的制作方法，其特征在于，所述去除所述光刻胶部分保留区的光刻胶的步骤包括：采用等离子氧化处理工艺对所述光刻胶部分保留区的光刻胶进行氧化处理，使得所述光刻胶部分保留区的光刻胶被氧化成气体；
所述对所述光刻胶完全去除区对应的所述金属层的区域进行完全氧化处理和所述去除所述光刻胶部分保留区的光刻胶在一次等离子氧化处理工艺中完成。
7.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述对所述光刻胶部分保留区对应的所述金属层的区域进行部分氧化处理的步骤包括：
采用等离子氧化处理工艺对所述光刻胶部分保留区对应的所述金属层的表面进行氧化处理，所述光刻胶部分保留区对应的金属层的表面金属材料被氧化为金属氧化物，使得所述光刻胶部分保留区对应的金属层的表面形成第二钝化部，所述光刻胶部分保留区对应的金属层的表面下方的金属材料形成源漏极。
8.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述去除所述光刻胶完全保留区的光刻胶的步骤包括：采用等离子氧化处理工艺对所述光刻胶完全保留区的光刻胶进行氧化处理，使得所述光刻胶完全保留区的光刻胶被氧化成气体。
9.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，所述采用一次构图工艺对所述光刻胶层进行处理的方法为半色调掩膜工艺。
10.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述金属层的材料为铝、镁、钛、铝合金、镁合金或钛合金。
11.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，在所述衬底基板上形成有源层前，所述薄膜晶体管的制作方法还包括：
在所述衬底基板的表面形成栅极层；
在所述栅极层的表面形成栅极绝缘层，使得所述有源层形成在栅极绝缘层的表面。
12.一种阵列基板的制作方法，其特征在于，包括：
提供一衬底基板，在所述衬底基板上形成有源层；
在所述有源层的表面形成金属层；
采用一次构图工艺和氧化处理工艺对所述金属层进行处理，使得所述金属层形成源漏极、钝化层以及与源漏极连接的导电部；所述源漏极与所述有源层接触，所述钝化层形成在所述源漏极远离所述有源层的一侧；
在所述钝化层的表面形成像素电极，所述像素电极通过导电部与所述源漏极连接。
13.根据权利要求12所述的阵列基板的制作方法，其特征在于，所述采用一次构图工艺和氧化处理工艺对所述金属层进行处理，使得所述金属层形成源漏、钝化层以及与源漏极连接的导电部的步骤包括：
在所述金属层的表面形成光刻胶层；
采用一次构图工艺对所述光刻胶层进行处理，形成光刻胶完全去除区、光刻胶部分保留区和光刻胶完全保留区；所述光刻胶部分保留区和光刻胶完全保留区相连；
对所述光刻胶完全去除区对应的所述金属层的区域进行完全氧化处理，得到第一钝化部；
去除所述光刻胶部分保留区的光刻胶；
对所述光刻胶部分保留区对应的所述金属层的区域进行部分氧化处理，形成源漏极以及第二钝化部；所述源漏极与所述有源层接触，所述第二钝化部形成在所述源漏极远离所述有源层的一侧；所述第一钝化部和所述第二钝化部形成所述钝化层；
去除所述光刻胶完全保留区的光刻胶，得到与源漏极连接的导电部。
14.一种阵列基板，其特征在于，所述阵列基板为权利要求12或13所述的阵列基板的制作方法制作而成。
15.一种显示装置，其特征在于，包括权利要求14所述的阵列基板。
CN201710526266.3A 2017-06-30 2017-06-30 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置 Expired - Fee Related CN107331708B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710526266.3A CN107331708B (zh) 2017-06-30 2017-06-30 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置
US15/945,476 US10431611B2 (en) 2017-06-30 2018-04-04 Method for manufacturing thin film transistor, method for manufacturing array substrate, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710526266.3A CN107331708B (zh) 2017-06-30 2017-06-30 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN107331708A true CN107331708A (zh) 2017-11-07
CN107331708B CN107331708B (zh) 2020-06-16

Family

ID=60199505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710526266.3A Expired - Fee Related CN107331708B (zh) 2017-06-30 2017-06-30 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置

Country Status (2)

Country Link
US (1) US10431611B2 (zh)
CN (1) CN107331708B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799466A (zh) * 2017-11-16 2018-03-13 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法
CN109461658A (zh) * 2018-10-09 2019-03-12 深圳市华星光电技术有限公司 一种薄膜晶体管的制备方法及薄膜晶体管
CN110379819A (zh) * 2019-06-11 2019-10-25 滁州惠科光电科技有限公司 一种阵列基板及其制造方法和显示面板
CN111192889A (zh) * 2020-01-07 2020-05-22 京东方科技集团股份有限公司 光检测模块及其制备方法、光检测基板
WO2020140751A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
WO2022141140A1 (zh) * 2020-12-28 2022-07-07 深圳市华星光电半导体显示技术有限公司 阵列基板制备方法、阵列基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952881A (zh) * 2015-05-06 2015-09-30 合肥京东方光电科技有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105374748A (zh) * 2015-10-13 2016-03-02 深圳市华星光电技术有限公司 薄膜晶体管基板的制作方法及制得的薄膜晶体管基板
CN105870169A (zh) * 2016-04-18 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950008261B1 (ko) * 1991-12-03 1995-07-26 삼성전자주식회사 반도체장치의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952881A (zh) * 2015-05-06 2015-09-30 合肥京东方光电科技有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105374748A (zh) * 2015-10-13 2016-03-02 深圳市华星光电技术有限公司 薄膜晶体管基板的制作方法及制得的薄膜晶体管基板
CN105870169A (zh) * 2016-04-18 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799466A (zh) * 2017-11-16 2018-03-13 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法
CN107799466B (zh) * 2017-11-16 2020-04-07 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法
CN109461658A (zh) * 2018-10-09 2019-03-12 深圳市华星光电技术有限公司 一种薄膜晶体管的制备方法及薄膜晶体管
WO2020140751A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
US11257874B2 (en) 2019-01-02 2022-02-22 Boe Technology Group Co., Ltd. Array substrate, preparation method thereof, display panel and display device
CN110379819A (zh) * 2019-06-11 2019-10-25 滁州惠科光电科技有限公司 一种阵列基板及其制造方法和显示面板
CN110379819B (zh) * 2019-06-11 2022-02-18 滁州惠科光电科技有限公司 一种阵列基板及其制造方法和显示面板
CN111192889A (zh) * 2020-01-07 2020-05-22 京东方科技集团股份有限公司 光检测模块及其制备方法、光检测基板
US11843021B2 (en) 2020-01-07 2023-12-12 Hefei Boe Optoelectronics Technology Co., Ltd. Optical detection module, method for manufacturing optical detection module, and optical detection substrate
WO2022141140A1 (zh) * 2020-12-28 2022-07-07 深圳市华星光电半导体显示技术有限公司 阵列基板制备方法、阵列基板及显示装置

Also Published As

Publication number Publication date
US10431611B2 (en) 2019-10-01
CN107331708B (zh) 2020-06-16
US20190006396A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
CN107331708A (zh) 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置
CN104576705B (zh) 一种阵列基板及制作方法、显示装置
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN102265323B (zh) 显示装置
CN104681627B (zh) 阵列基板、薄膜晶体管及制作方法、显示装置
CN108288621A (zh) 阵列基板的制造方法、阵列基板及显示面板
CN108493198A (zh) 阵列基板及其制作方法、有机发光二极管显示装置
CN103295970B (zh) 阵列基板、其制造方法及显示装置
CN104766803B (zh) Tft的制作方法及tft、阵列基板、显示装置
WO2018119927A1 (zh) 一种薄膜晶体管的制作方法
CN108666325A (zh) 一种tft基板的制备方法、tft基板及显示装置
JP2004273614A (ja) 半導体装置およびその製造方法
CN102473644A (zh) 半导体装置、半导体装置的制造方法、以及显示装置
CN107658345A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN107195641A (zh) 一种阵列基板及其制备方法、显示面板
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103500738A (zh) 含刻蚀阻挡层的半导体器件及其制造方法和应用
CN102723359B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN108198756A (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN105655291A (zh) 一种阵列基板的制作方法、阵列基板和显示面板
CN107799466A (zh) Tft基板及其制作方法
CN104538356B (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200616

Termination date: 20210630

CF01 Termination of patent right due to non-payment of annual fee