CN104681627B - 阵列基板、薄膜晶体管及制作方法、显示装置 - Google Patents

阵列基板、薄膜晶体管及制作方法、显示装置 Download PDF

Info

Publication number
CN104681627B
CN104681627B CN201510105369.3A CN201510105369A CN104681627B CN 104681627 B CN104681627 B CN 104681627B CN 201510105369 A CN201510105369 A CN 201510105369A CN 104681627 B CN104681627 B CN 104681627B
Authority
CN
China
Prior art keywords
film
grid
photoresist
region
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510105369.3A
Other languages
English (en)
Other versions
CN104681627A (zh
Inventor
王珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510105369.3A priority Critical patent/CN104681627B/zh
Publication of CN104681627A publication Critical patent/CN104681627A/zh
Application granted granted Critical
Publication of CN104681627B publication Critical patent/CN104681627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明属于显示技术领域，尤其涉及一种阵列基板、薄膜晶体管及制作方法、显示装置。所述阵列基板包括基板(1)，在基板(1)上同层设置的有源层(2)、源电极(3)、漏电极(4)、像素电极(5)；位于有源层(2)上的栅极绝缘层(6)；位于栅极绝缘层(6)上的栅极(7)；有源层(2)、源电极(3)、漏电极(4)、像素电极(5)、栅极绝缘层(6)和栅极(7)通过一次构图工艺形成，源电极(3)通过有源层(2)与漏电极(4)连接。本发明的阵列基板解决了现有技术阵列基板的结构较为复杂、制作工艺较多、生产效率低、成本较高等技术问题，可代替现有的阵列基板，应用于显示技术领域中。

Description

阵列基板、薄膜晶体管及制作方法、显示装置
技术领域
本发明属于显示技术领域，尤其涉及一种阵列基板、薄膜晶体管及制作方法、显示装置。
背景技术
随着显示技术的飞速发展，人们对显示器的分辨率、响应时间、功耗等特性要求也越来越高。在这种情况下，随着显示器的尺寸越来越大以及3D等显示技术的发展，对设置在显示器阵列基板上的TFT(Thin Film Transistor，薄膜晶体管)的迁移率要求越来越高。TFT的迁移率是指TFT的有源层中载流子(电子和空穴)在单位电场作用下的平均飘移速度。实际上用非晶硅制作有源层已不能满足对迁移率的要求，人们已经开始使用具有较高迁移速率的金属氧化物材料。
目前金属氧化物技术已经逐渐成为大尺寸、高画质、低功耗显示器产品的主流技术，各大显示器商都在量产或者积极开发。高级超维场转换技术(ADvanced SuperDimension Switch,简称ADS)可以提高薄膜晶体管液晶显示器(Thin Film TransistorLiquid Crystal Display，简称TFT-LCD)产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push mura)等优点。
然而，ADS模式的氧化物TFT阵列基板的制备过程，通常需要7-9道掩膜(mask)工艺，尤其是阵列基板中的TFT就需要5道掩膜工艺，因此制作工艺复杂，生产效率较低，成本较高。
发明内容
本发明的实施例提供一种阵列基板、薄膜晶体管及制作方法、显示装置，用以解决现有技术中薄膜晶体管、阵列基板制作工艺复杂、生产效率较低、成本较高等技术问题，该阵列基板的结构简单，制作工艺较少，从而生产效率高，成本较低。
为达到上述目的，本发明的实施例采用如下技术方案：
一种阵列基板，包括：
基板；
在所述基板上同层设置的有源层、源电极、漏电极、像素电极；
位于所述有源层上的栅极绝缘层；
位于所述栅极绝缘层上的栅极；
所述有源层、源电极、漏电极、像素电极、栅极绝缘层和栅极通过一次构图工艺形成，所述源电极通过所述有源层与所述漏电极连接。
上述方案优选的是，所述阵列基板还包括：
位于所述像素电极、源电极、漏电极、栅极上的层间介质(Inter LevelDielectric，简称ILD)，所述层间介质包括对应所述源电极的过孔；
位于所述层间介质上的数据线，所述数据线通过所述过孔与所述源电极连接。
上述任一方案优选的是，所述阵列基板还包括：
位于所述数据线和所述层间介质上的钝化层(passivation，简称PVX)；
位于所述钝化层上的公共电极。
上述任一方案优选的是，所述阵列基板还包括：位于所述钝化层上的有机树脂层，所述公共电极位于所述有机树脂层上。
一种阵列基板的制作方法，包括以下步骤：
在基板上依次层叠制作半导体金属氧化物薄膜、栅极绝缘薄膜、栅极薄膜；
通过一次构图工艺，将所述半导体金属氧化物薄膜形成包含有源层以及位于像素电极区域、源电极区域、漏电极区域的图形，将所述栅极绝缘薄膜形成包含栅极绝缘层的图形，将所述栅极薄膜形成包含栅极的图形；所述源电极通过所述有源层与所述漏电极连接；
将所述位于像素电极区域、源电极区域和漏电极区域的图形进行导体化，形成像素电极、源电极和漏电极。
上述方案优选的是，所述形成像素电极、源电极和漏电极之后还包括：
制作覆盖所述像素电极、源电极、漏电极、栅极的层间介质薄膜，通过一次构图工艺将所述层间介质薄膜形成包含过孔的层间介质，所述过孔对应所述源电极；
制作覆盖所述过孔的数据线薄膜，通过一次构图工艺将所述数据线薄膜形成包含数据线的图形，所述数据线通过所述过孔与所述源电极连接。
上述任一方案优选的是，所述通过一次构图工艺将所述数据线薄膜形成包含数据线的图形之后还包括：
制作覆盖所述数据线和所述层间介质的钝化层薄膜，通过一次构图工艺将所述钝化层薄膜形成钝化层；
在所述钝化层上制作公共电极薄膜，通过一次构图工艺将所述公共电极薄膜形成包含公共电极的图形。
上述任一方案优选的是，所述通过一次构图工艺将所述钝化层薄膜形成钝化层包括：
制作覆盖所述钝化层薄膜的有机树脂薄膜；
将所述有机树脂薄膜在钝化层区域的有机树脂保留，其他区域的有机树脂去除，形成有机树脂层；
将暴露出的钝化层薄膜去除，形成钝化层；
所述在所述钝化层上制作公共电极薄膜具体为：在所述有机树脂层上制作公共电极薄膜。
上述任一方案优选的是，在所述通过一次构图工艺将所述公共电极薄膜形成包含公共电极的图形之后，对阵列基板进行退火处理，所述退火温度为200℃-250℃。
上述任一方案优选的是，所述通过一次构图工艺，将所述半导体金属氧化物薄膜形成包含有源层以及位于像素电极区域、源电极区域、漏电极区域的图形，将所述栅极绝缘薄膜形成包含栅极绝缘层的图形，将所述栅极薄膜形成包含栅极的图形，包括以下步骤：
在所述栅极薄膜上涂覆光刻胶；通过半色调掩膜板对光刻胶进行一次曝光、显影，使得光刻胶形成半保留光刻胶区域、全保留光刻胶区域和全去除光刻胶区域，所述半保留光刻胶区域包括源电极区域、漏电极区域和像素电极区域，所述全保留光刻胶区域包括栅极区域，除半保留光刻胶区域、全保留光刻胶区域之外的区域为全去除光刻胶区域；
刻蚀掉全去除光刻胶区域对应的栅极薄膜、栅极绝缘薄膜和半导体金属氧化物薄膜；
通过第一次灰化工艺，去除半保留光刻胶区域的光刻胶，且去除全保留光刻胶区域的部分光刻胶；
刻蚀掉所述半保留光刻胶区域对应的栅极薄膜和栅极绝缘薄膜，以便由所述栅极薄膜形成包含栅极的图形，由所述栅极绝缘薄膜形成包含栅极绝缘层的图形；
通过光刻胶剥离工艺，去除所述全保留光刻胶区域的光刻胶。
上述任一方案优选的是，所述半导体金属氧化物薄膜是IGZO(Indium GalliumZinc Oxide，铟镓锌氧化物)薄膜。
上述任一方案优选的是，所述层间介质薄膜的材料包含SiNx。
一种薄膜晶体管，包括：
基板；
在所述基板上同层设置的有源层、源电极、漏电极；
位于所述有源层上的栅极绝缘层；
位于所述栅极绝缘层上的栅极；
所述有源层、源电极、漏电极、栅极绝缘层和栅极通过一次构图工艺形成，所述源电极通过所述有源层与所述漏电极连接。
一种薄膜晶体管的制作方法，包括以下步骤：
在基板上依次层叠制作半导体金属氧化物薄膜、栅极绝缘薄膜、栅极薄膜；
通过一次构图工艺，将所述半导体金属氧化物薄膜形成包含有源层以及位于源电极区域、漏电极区域的图形，将所述栅极绝缘薄膜形成包含栅极绝缘层的图形，将所述栅极薄膜形成包含栅极的图形；所述源电极通过所述有源层与所述漏电极连接；
将所述位于源电极区域和漏电极区域的图形进行导体化，形成源电极和漏电极。
一种包含上述任一方案所述的阵列基板的显示装置。
本发明实施例提供的阵列基板，有源层、源电极、漏电极、像素电极设置在同一层，栅极绝缘层位于有源层上，栅极位于栅极绝缘层上，简化了现有技术的阵列基板的结构，方便了有源层、源电极、漏电极、像素电极、栅极绝缘层和栅极通过一次构图工艺形成，且有源层、源电极、漏电极、像素电极、栅极绝缘层和栅极通过一次构图工艺形成，减少了阵列基板的掩膜工艺，缩短了阵列基板的制造时间，提高了阵列基板的制造效率，降低了阵列基板的生产成本。
附图说明
图1为本发明一实施例中的阵列基板的截面示意图。
图2为本发明另一实施例中的阵列基板的截面示意图。
图3为本发明另一实施例中的阵列基板的截面示意图。
图4为本发明另一实施例中的阵列基板的截面示意图。
图5为本发明一实施例中的在基板上依次层叠制作半导体金属氧化物薄膜、栅极绝缘薄膜、栅极薄膜后的截面示意图。
图6为本发明一实施例中的通过一次构图工艺，形成像素电极区域、源电极区域、漏电极区域、栅极绝缘层和栅极的图形过程中涂覆掩膜光刻胶后的截面示意图。
图7为本发明一实施例中的通过一次构图工艺，形成像素电极区域、源电极区域、漏电极区域、栅极绝缘层和栅极的图形过程中，刻蚀掉全去除光刻胶区域对应的栅极薄膜、栅极绝缘薄膜和半导体金属氧化物薄膜后的截面示意图。
图8为本发明一实施例中的通过一次构图工艺，形成像素电极区域、源电极区域、漏电极区域、栅极绝缘层和栅极的图形过程中，通过第一次灰化工艺，去除半保留光刻胶区域的光刻胶，且去除全保留光刻胶区域的部分光刻胶后的截面示意图。
图9-1为本发明一实施例中的通过一次构图工艺，形成像素电极区域、源电极区域、漏电极区域、栅极绝缘层和栅极的图形过程中，刻蚀掉半保留光刻胶区域对应的栅极薄膜和栅极绝缘薄膜后的截面示意图。
图9-2为本发明一实施例中的通过一次构图工艺，形成像素电极区域、源电极区域、漏电极区域、栅极绝缘层和栅极的图形过程中，刻蚀掉半保留光刻胶区域对应的栅极薄膜和栅极绝缘薄膜后，进行导体化的截面示意图。
图10为本发明一实施例中的阵列基板的制作方法流程示意图。
图11为本发明一实施例中的阵列基板的制作方法部分流程示意图。
图12为本发明一实施例中的阵列基板的制作方法部分流程示意图。
图13为本发明一实施例中的阵列基板的制作方法中，将钝化层薄膜形成钝化层的流程示意图。
图14为本发明一实施例中的阵列基板的制作方法部分流程示意图。
附图标记：1-基板，2-有源层，3-源电极，4-漏电极，5-像素电极，6-栅极绝缘层，7-栅极，8-层间介质，9-过孔，10-数据线，11-钝化层，12-有机树脂层，13-公共电极，14-半导体金属氧化物薄膜，15-栅极绝缘薄膜，16-栅极薄膜，17-光刻胶，18-全保留光刻胶区域，19-半保留光刻胶区域，20-全去除光刻胶区域。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
众所周知，薄膜晶体管(TFT)包括：栅极、源电极和漏电极。通常来讲，TFT的源电极和漏电极可以视为等同的；即除TFT中除栅极以外的两极中，可以将其中任一个称为源电极、另一极称为漏电极。具体的，在本发明实施例中为了避免称谓所导致的混淆，将TFT与数据线电性连接一极称为源电极、将TFT与像素电极电性连接的一极称为漏电极。当然，若是将TFT与数据线电性连接一极称为漏电极，将TFT与像素电极电性连接的一极称为源电极，也是可以的。
本发明一实施例中提供一种阵列基板，如图1所示，包括：基板1；在基板1上同层设置的有源层2、源电极3、漏电极4、像素电极5；位于所述有源层上的栅极绝缘层6；位于所述栅极绝缘层上的栅极7；所述有源层2、源电极3、漏电极4、像素电极5、栅极绝缘层6和栅极7通过一次构图工艺形成，所述源电极3通过所述有源层2与所述漏电极4连接。
本发明实施例中，如图1所示，源电极3通过有源层2与漏电极4连接，漏电极4与像素电极5连接。这些是基于本发明实施例的精神进行的略微改变，均应落入本发明的保护范围。
本发明实施例提供的阵列基板中，有源层、源电极、漏电极、像素电极设置在同一层，栅极绝缘层位于有源层上，栅极位于栅极绝缘层上，简化了现有技术的阵列基板的结构，方便了有源层、源电极、漏电极、像素电极、栅极绝缘层和栅极通过一次构图工艺形成，且有源层、源电极、漏电极、像素电极、栅极绝缘层和栅极通过一次构图工艺形成，减少了阵列基板的掩膜工艺次数，缩短了阵列基板的制作时间，提高了阵列基板的制作效率，降低了阵列基板的生产成本。
需要说明的是，对于阵列基板而言，一般还需设置数据线。对于本实施例而言较佳地，如图2所示的阵列基板还包括：位于像素电极5、源电极3、漏电极4、栅极7上的层间介质(Inter Level Dielectric，简称ILD)8，层间介质8包括对应所述源电极3的过孔9；位于层间介质8上的数据线10，数据线10通过过孔9与源电极3连接。数据线采取该方法设置可以方便前期制作的源电极、漏电极、像素电极进行进一步处理(如导体化处理)。实际运用过程中，也可以将数据线与源电极进行同层设置。数据线的材质可以为铝、铜或其他导电性能较好的金属材质。
层间介质8是一种绝缘结构，可以使像素电极5、源电极3、漏电极4、栅极7与其他部分进行绝缘。层间介质8的厚度可以是层间介质8的具体材料可以是SiNx、SiON或者SiO2的单层薄膜，或者是硅的氮化物(SiNx)和二氧化硅(SiO2)的复合薄膜(即是硅的氮化物薄膜和二氧化硅薄膜构成的复合薄膜)，或者二氧化硅和氮氧化硅(SiON)的复合薄膜(即是二氧化硅薄膜和氮氧化硅薄膜构成的复合薄膜)，或者二氧化硅、氮氧化硅和硅的氮化物的复合薄膜(即是二氧化硅薄膜、氮氧化硅薄膜和硅的氮化物薄膜构成的复合薄膜)。
过孔9的横截面可以是V型、T型或U型结构或其他具有相同作用的结构。图2所示的是V型结构。
为了保护源电极、漏电极、像素电极、栅极、数据线等，避免它们受到氧化腐蚀作用，如图3、4所示的阵列基板还包括：位于数据线10和层间介质8上的钝化层11；位于钝化层11上的公共电极13。
钝化层11可以为二氧化硅单层薄膜，或者二氧化硅和氮氧化硅的复合薄膜，钝化层的厚度可以是公共电极13的厚度可以为
另一优选实施例中，所述阵列基板还包括：位于钝化层11上的有机树脂层12，公共电极13位于有机树脂层12上，如图4所示。有机树脂层的设置，可以降低公共电极和数据线之间的寄生电容，从而降低阵列基板的功耗，也可以使阵列基板的表面平板化。
本发明另一实施例中，如图10所示的阵列基板的制作方法，包括以下步骤：
S101、在基板上依次层叠制作半导体金属氧化物薄膜14、栅极绝缘薄膜15、栅极薄膜16。
如图5所示的在基板上依次层叠制作半导体金属氧化物薄膜、栅极绝缘薄膜、栅极薄膜后的截面示意图。在基板上制作半导体金属氧化物薄膜，可以使用溅射方法沉积成膜，金属氧化物薄膜的材料可以是IGZO(Indium Gallium ZincOxide，铟镓锌氧化物)或ITZO(铟锡锌氧化物)，半导体金属氧化物薄膜的厚度一般为
制作栅极绝缘薄膜时，是在形成有金属氧化物薄膜的基板上制作的。制作方法可以为PECVD(等离子体增强化学气相沉积法)，栅极绝缘薄膜层的总厚度可以为栅极绝缘薄膜可以是单层的二氧化硅薄膜，也可以是硅的氮化物和二氧化硅的复合薄膜(即是硅的氮化物薄膜和二氧化硅薄膜构成的复合薄膜)，或者是硅的氮化物、氮氧化硅和二氧化硅的复合薄膜。若栅极绝缘薄膜层是硅的氮化物和二氧化硅的复合薄膜，或硅的氮化物、氮氧化硅和二氧化硅的复合薄膜，优选的是，将二氧化硅薄膜与半导体金属氧化物薄膜接触，应避免硅的氮化物薄膜或氮氧化硅薄膜直接与半导体金属氧化物薄膜接触，这是因为硅的氮化物薄膜或氮氧化硅薄膜与半导体金属氧化物薄膜接触时，尤其是与IGZO薄膜接触时，硅的氮化物薄膜或氮氧化硅薄膜中的氢(H)会对半导体金属氧化物薄膜进行导体化，从而影响了半导体金属氧化物薄膜的特性。
制作栅极薄膜时，是在形成有栅极绝缘薄膜的基板上制作的。制作方法可以为溅射沉积，栅极薄膜的材料可以为钼(Mo)、铝(Al)等金属，厚度为
S102、通过一次构图工艺，将半导体金属氧化物薄膜14形成包含有源层以及位于像素电极区域、源电极区域、漏电极区域的图形，将所述栅极绝缘薄膜形成包含栅极绝缘层的图形，将所述栅极薄膜形成包含栅极的图形；所述源电极通过所述有源层与所述漏电极连接。
所述通过一次构图工艺，具体包括涂覆光刻胶、曝光、显影、刻蚀等工艺。其中，曝光工艺需要使用掩膜板控制光刻胶在不同区域的曝光度。在阵列基板的整个制作过程中，通常将使用掩膜板的个数作为构图工艺的次数；也就是说，进行一次构图工艺即为使用一次掩膜板完成构图。如图9-1，该方法通过一次构图工艺，形成了有源层、像素电极区域、源电极区域、漏电极区域、栅极绝缘层和栅极图形。
S103、将所述位于像素电极区域、源电极区域和漏电极区域的图形进行导体化，形成像素电极、源电极和漏电极。
如图9-2，通过导体化，将像素电极区域、源电极区域、漏电极区域的金属氧化物薄膜分别形成了像素电极、源电极、漏电极。图9-2中的箭头表示导体化，导体化可以降低数据线与源电极之间的接触电阻，也可以使半导体金属氧化物充当像素电极，同时，因为只对像素电极区域、源电极区域、漏电极区域对应的半导体金属氧化物薄膜进行导体化，所以并不影响有源层对应的半导体金属氧化物薄膜的特性。
本发明实施例提供的阵列基板的制作方法中，通过层叠成膜和一次构图工艺及导体化步骤，制得的有源层、源电极、漏电极、像素电极在同一层，栅极绝缘层位于有源层上，栅极位于栅极绝缘层上，该方法减少了阵列基板的掩膜工艺次数，缩短了阵列基板的制作时间，提高了阵列基板的制作效率，降低了阵列基板的生产成本。
较佳地实施例中，如图11所示的阵列基板的制作方法中，所述形成像素电极、源电极和漏电极之后还包括：
S201、制作覆盖所述像素电极、源电极、漏电极、栅极的层间介质薄膜，通过一次构图工艺将所述层间介质薄膜形成包含过孔的层间介质，所述过孔对应所述源电极。
层间介质是一种绝缘结构，可以使像素电极、源电极、漏电极、栅极与其他部分进行绝缘。层间介质的厚度可以是成膜方法可以是PECVD，具体材料可以是硅的氮化物和二氧化硅(SiO2)的复合薄膜，或者二氧化硅和氮氧化硅(SiON)的复合薄膜，或者二氧化硅、氮氧化硅和硅的氮化物的复合薄膜。
过孔的横截面可以是V型、T型或U型结构或其他具有相同作用的结构。
S202、制作覆盖所述过孔的数据线薄膜，通过一次构图工艺将所述数据线薄膜形成包含数据线的图形，所述数据线通过所述过孔与所述源电极连接。
优选的是，如图12所示的阵列基板的制作方法，所述通过一次构图工艺将所述数据线薄膜形成包含数据线的图形之后还包括：
S301、制作覆盖所述数据线和所述层间介质的钝化层薄膜，通过一次构图工艺将所述钝化层薄膜形成钝化层。
钝化层可以为二氧化硅单层薄膜，或者二氧化硅和氮氧化硅的复合薄膜，钝化层的厚度可以是成膜方法可以是PECVD。钝化层可以保护源电极、漏电极、像素电极、栅极、数据线等，避免它们受到氧化腐蚀作用。
S302、在所述钝化层上制作公共电极薄膜，通过一次构图工艺将所述公共电极薄膜形成包含公共电极的图形。公共电极的厚度可以为成膜方法可以是磁控溅射法。
如图13所示，所述通过一次构图工艺将所述钝化层薄膜形成钝化层包括：
S401、制作覆盖所述钝化层薄膜的有机树脂薄膜。
S402、将所述有机树脂薄膜在钝化层区域的有机树脂保留，其他区域的有机树脂去除，形成有机树脂层。有机树脂层的设置，可以降低公共电极和数据线之间的寄生电容，从而降低阵列基板的功耗，也可以使阵列基板的表面平板化。
S403、将暴露出的钝化层薄膜去除，形成钝化层。
S404、所述在所述钝化层上制作公共电极薄膜具体为：在所述有机树脂层上制作公共电极薄膜。
该步骤，通过一次构图工艺形成了钝化层和有机树脂层，制作工艺简便，生产成本较低。
优选的实施例中，在所述通过一次构图工艺将所述公共电极薄膜形成包含公共电极的图形之后，对阵列基板进行退火处理，所述退火温度为200℃-250℃。退火处理是为了提高氧化物阵列基板的稳定性，同时降低像素电极的电阻率；退火处理的温度不应高于有机树脂层的后烘温度，避免对有机树脂层造成影响。
本发明另一实施例中，如图1、6、7、8、9-1、9-2、14所示，所述通过一次构图工艺，将所述半导体金属氧化物薄膜形成包含有源层以及位于像素电极区域、源电极区域、漏电极区域的图形，将所述栅极绝缘薄膜形成包含栅极绝缘层的图形，将所述栅极薄膜形成包含栅极的图形，包括以下步骤：
S501、在所述栅极薄膜上涂覆光刻胶17；通过半色调掩膜板对光刻胶17进行一次曝光、显影，使得光刻胶形成半保留光刻胶区域19、全保留光刻胶区域18和全去除光刻胶区域20，半保留光刻胶区域19包括源电极区域、漏电极区域和像素电极区域，全保留光刻胶区域18包括栅极区域，除半保留光刻胶区域、全保留光刻胶区域之外的区域为全去除光刻胶区域20。
S502、刻蚀掉全去除光刻胶区域20对应的栅极薄膜、栅极绝缘薄膜和半导体金属氧化物薄膜。
刻蚀掉全去除光刻胶区域20对应的栅极薄膜可以使用SF6和O2的混合气或者Cl2和O2的混合气进行干法刻蚀，刻蚀掉全去除光刻胶区域20对应的栅极绝缘薄膜可以使用CF4和O2的混合气进行干法刻蚀，刻蚀掉全去除光刻胶区域20对应的半导体金属氧化物薄膜可以利用湿法刻蚀。
S503、通过第一次灰化工艺，去除半保留光刻胶区域19的光刻胶，且去除全保留光刻胶区域18的部分光刻胶。
S504、刻蚀掉半保留光刻胶区域19对应的栅极薄膜和栅极绝缘薄膜，以便由所述栅极薄膜形成包含栅极的图形，由所述栅极绝缘薄膜形成包含栅极绝缘层的图形。
刻蚀掉半保留光刻胶区域19对应的栅极薄膜也可以使用SF6和O2的混合气或者Cl2和O2的混合气进行干法刻蚀，刻蚀掉半保留光刻胶区域19对应的栅极绝缘薄膜也可以使用CF4和O2的混合气进行干法刻蚀。
S505、通过光刻胶剥离工艺，去除全保留光刻胶区域18的光刻胶。
该方法经过一次构图工艺，在所述基板上分别形成有源层以及位于像素电极区域、源电极区域、漏电极区域的图形，也形成了栅极绝缘层和栅极，操作简单，方便快捷，也降低了生产成本。
进一步优选的是，所述半导体金属氧化物薄膜是IGZO(Indium Gallium ZincOxide，铟镓锌氧化物)薄膜。所述IGZO薄膜可以使用溅射方法成膜，所述溅射方法成膜时，通入Ar和O2，所述O2占总气体的体积百分比是15％-30％。
源电极、漏电极由IGZO薄膜层形成，代替了现有技术不透明的金属薄膜，该方法直接增大了阵列基板的透过率，进而提升了显示器的整体开口率。IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20～30倍，由IGZO薄膜形成的有源层，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率；因为载流子迁移率较高，降低了显示器的耗电量，且相同电流流过的TFT面积就可以减小，布线也可以减细，不透光部分的面积减小，能够获得很大的开口率。
另外，IGZO薄膜进行导体化时，可以使用干刻设备，利用SF6和He的组合气体或者只使用He对IGZO薄膜进行离子化(Plasma)处理，离子化时长一般为20s-60s；或者使用CF4和O2的组合气体在干刻设备中对IGZO薄膜进行离子化处理，时长可以为20s-60s。导体化能够提高IGZO薄膜的载流子迁移率，进一步降低功耗。
较佳地，所述层间介质薄膜的材料为硅的氮化物(SiNx)。硅的氮化物薄膜是由硅烷(SiH4)和氨气(NH3)生成，且硅的氮化物(SiNx)中含有氢(H)。氢(H)经过扩散作用，可以与像素电极图形、源电极图形和漏电极图形对应的IGZO薄膜层中的氧(O)结合，从而使像素电极区域、源电极区域和漏电极区域对应的IGZO薄膜层进行导体化。制作层间介质薄膜时，使用硅的氮化物(SiNx)使得暴露出的IGZO薄膜进行导体化，省去了单独对暴露出的IGZO薄膜进行导体化的步骤，从而提高了生产效率，降低了生产成本。
本发明另一实施例中提供一种薄膜晶体管，包括：基板；在所述基板上同层设置的有源层、源电极、漏电极；位于所述有源层上的栅极绝缘层；位于所述栅极绝缘层上的栅极；所述有源层、源电极、漏电极、栅极绝缘层和栅极通过一次构图工艺形成，所述源电极通过所述有源层与所述漏电极连接。
本发明实施例提供的薄膜晶体管中，其中的有源层、源电极、漏电极、像素电极设置在同一层，栅极绝缘层位于有源层上，栅极位于栅极绝缘层上，简化了现有技术的阵列基板的结构，方便了有源层、源电极、漏电极、像素电极、栅极绝缘层和栅极通过一次构图工艺形成，且有源层、源电极、漏电极、像素电极、栅极绝缘层和栅极通过一次构图工艺形成，减少了薄膜晶体管制作工艺中的掩膜次数，缩短了薄膜晶体管的制作时间，提高了薄膜晶体管的制作效率，降低了薄膜晶体管的生产成本。
本发明另一实施例中提供一种薄膜晶体管的制作方法，包括以下步骤：
在基板上依次层叠制作半导体金属氧化物薄膜、栅极绝缘薄膜、栅极薄膜；
通过一次构图工艺，将所述半导体金属氧化物薄膜形成包含有源层以及位于源电极区域、漏电极区域的图形，将所述栅极绝缘薄膜形成包含栅极绝缘层的图形，将所述栅极薄膜形成包含栅极的图形；所述源电极通过所述有源层与所述漏电极连接；
将所述位于源电极区域和漏电极区域的图形进行导体化，形成源电极和漏电极。
本发明实施例提供的薄膜晶体管的制作方法中，其通过层叠成膜和一次构图工艺及导体化步骤，制得的有源层、源电极、漏电极在同一层，栅极绝缘层位于有源层上，栅极位于栅极绝缘层上，该方法减少了薄膜晶体管制作工艺中的掩膜次数，缩短了薄膜晶体管的制作时间，提高了薄膜晶体管的制作效率，降低了薄膜晶体管的生产成本。
本发明另一实施例中提供一种包含上述任一方案所述的阵列基板的显示装置。
本发明实施例提供的显示装置中，其中的有源层、源电极、漏电极、像素电极设置在同一层，栅极绝缘层位于有源层上，栅极位于栅极绝缘层上，简化了现有技术的显示装置的结构，方便了有源层、源电极、漏电极、像素电极、栅极绝缘层和栅极通过一次构图工艺形成，且有源层、源电极、漏电极、像素电极、栅极绝缘层和栅极通过一次构图工艺形成，减少了显示装置制作工艺中的掩膜次数，缩短了显示装置的制作时间，提高了显示装置的制作效率，降低了显示装置的生产成本。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求所述的保护范围为准。

Claims (7)

1.一种阵列基板的制作方法，其特征在于，包括以下步骤：
在基板上依次层叠制作半导体金属氧化物薄膜、栅极绝缘薄膜、栅极薄膜；
通过一次构图工艺，将所述半导体金属氧化物薄膜形成包含有源层以及位于像素电极区域、源电极区域、漏电极区域的图形，将所述栅极绝缘薄膜形成包含栅极绝缘层的图形，将所述栅极薄膜形成包含栅极的图形；所述源电极通过所述有源层与所述漏电极连接；
将所述位于像素电极区域、源电极区域和漏电极区域的图形进行导体化，形成像素电极、源电极和漏电极；
所述形成像素电极、源电极和漏电极之后还包括：
制作覆盖所述像素电极、源电极、漏电极、栅极的层间介质薄膜，通过一次构图工艺将所述层间介质薄膜形成包含过孔的层间介质，所述过孔对应所述源电极；
制作覆盖所述过孔的数据线薄膜，通过一次构图工艺将所述数据线薄膜形成包含数据线的图形，所述数据线通过所述过孔与所述源电极连接；
其中，所述通过一次构图工艺，将所述半导体金属氧化物薄膜形成包含有源层以及位于像素电极区域、源电极区域、漏电极区域的图形，将所述栅极绝缘薄膜形成包含栅极绝缘层的图形，将所述栅极薄膜形成包含栅极的图形，包括以下步骤：
在所述栅极薄膜上涂覆光刻胶；通过半色调掩膜板对光刻胶进行一次曝光、显影，使得光刻胶形成半保留光刻胶区域、全保留光刻胶区域和全去除光刻胶区域，所述半保留光刻胶区域包括源电极区域、漏电极区域和像素电极区域，所述全保留光刻胶区域包括栅极区域，除半保留光刻胶区域、全保留光刻胶区域之外的区域为全去除光刻胶区域；
刻蚀掉全去除光刻胶区域对应的栅极薄膜、栅极绝缘薄膜和半导体金属氧化物薄膜；
通过第一次灰化工艺，去除半保留光刻胶区域的光刻胶，且去除全保留光刻胶区域的部分光刻胶；
刻蚀掉所述半保留光刻胶区域对应的栅极薄膜和栅极绝缘薄膜，以便由所述栅极薄膜形成包含栅极的图形，由所述栅极绝缘薄膜形成包含栅极绝缘层的图形；
通过光刻胶剥离工艺，去除所述全保留光刻胶区域的光刻胶。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述通过一次构图工艺将所述数据线薄膜形成包含数据线的图形之后还包括：
制作覆盖所述数据线和所述层间介质的钝化层薄膜，通过一次构图工艺将所述钝化层薄膜形成钝化层；
在所述钝化层上制作公共电极薄膜，通过一次构图工艺将所述公共电极薄膜形成包含公共电极的图形。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述通过一次构图工艺将所述钝化层薄膜形成钝化层包括：
制作覆盖所述钝化层薄膜的有机树脂薄膜；
将所述有机树脂薄膜在钝化层区域的有机树脂保留，其他区域的有机树脂去除，形成有机树脂层；
将暴露出的钝化层薄膜去除，形成钝化层；
所述在所述钝化层上制作公共电极薄膜具体为：在所述有机树脂层上制作公共电极薄膜。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，在所述通过一次构图工艺将所述公共电极薄膜形成包含公共电极的图形之后，对阵列基板进行退火处理，所述退火温度为200℃-250℃。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述半导体金属氧化物薄膜是IGZO薄膜。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述层间介质薄膜的材料包含SiNx。
7.一种薄膜晶体管的制作方法，其特征在于，包括以下步骤：
在基板上依次层叠制作半导体金属氧化物薄膜、栅极绝缘薄膜、栅极薄膜；
通过一次构图工艺，将所述半导体金属氧化物薄膜形成包含有源层以及位于源电极区域、漏电极区域的图形，将所述栅极绝缘薄膜形成包含栅极绝缘层的图形，将所述栅极薄膜形成包含栅极的图形；所述源电极通过所述有源层与所述漏电极连接；
将所述位于源电极区域和漏电极区域的图形进行导体化，形成源电极和漏电极；
其中，所述通过一次构图工艺，将所述半导体金属氧化物薄膜形成包含有源层以及位于源电极区域、漏电极区域的图形，将所述栅极绝缘薄膜形成包含栅极绝缘层的图形，将所述栅极薄膜形成包含栅极的图形，包括以下步骤：
在所述栅极薄膜上涂覆光刻胶；通过半色调掩膜板对光刻胶进行一次曝光、显影，使得光刻胶形成半保留光刻胶区域、全保留光刻胶区域和全去除光刻胶区域，所述半保留光刻胶区域包括源电极区域和漏电极区域，所述全保留光刻胶区域包括栅极区域，除半保留光刻胶区域、全保留光刻胶区域之外的区域为全去除光刻胶区域；
刻蚀掉全去除光刻胶区域对应的栅极薄膜、栅极绝缘薄膜和半导体金属氧化物薄膜；
通过第一次灰化工艺，去除半保留光刻胶区域的光刻胶，且去除全保留光刻胶区域的部分光刻胶；
刻蚀掉所述半保留光刻胶区域对应的栅极薄膜和栅极绝缘薄膜，以便由所述栅极薄膜形成包含栅极的图形，由所述栅极绝缘薄膜形成包含栅极绝缘层的图形；
通过光刻胶剥离工艺，去除所述全保留光刻胶区域的光刻胶。
CN201510105369.3A 2015-03-10 2015-03-10 阵列基板、薄膜晶体管及制作方法、显示装置 Active CN104681627B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510105369.3A CN104681627B (zh) 2015-03-10 2015-03-10 阵列基板、薄膜晶体管及制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510105369.3A CN104681627B (zh) 2015-03-10 2015-03-10 阵列基板、薄膜晶体管及制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN104681627A CN104681627A (zh) 2015-06-03
CN104681627B true CN104681627B (zh) 2019-09-06

Family

ID=53316440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510105369.3A Active CN104681627B (zh) 2015-03-10 2015-03-10 阵列基板、薄膜晶体管及制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN104681627B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851789B (zh) 2015-06-08 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN105070765B (zh) * 2015-09-09 2018-11-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及制造方法
CN105762195B (zh) * 2016-03-04 2019-07-26 武汉华星光电技术有限公司 金属氧化物薄膜晶体管及其制备方法
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107275342B (zh) * 2017-06-12 2019-11-08 京东方科技集团股份有限公司 一种显示装置及其制备方法
CN107359126B (zh) * 2017-07-11 2020-03-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN107910351B (zh) * 2017-11-14 2020-06-05 深圳市华星光电技术有限公司 Tft基板的制作方法
CN108447888B (zh) * 2018-03-15 2020-12-25 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN109860305B (zh) * 2018-12-25 2020-11-06 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN109755261A (zh) * 2018-12-26 2019-05-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN110780492A (zh) * 2019-10-28 2020-02-11 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法、显示装置
CN111180471A (zh) * 2020-03-02 2020-05-19 南京中电熊猫平板显示科技有限公司 阵列基板及其制造方法
CN113728442A (zh) * 2020-03-13 2021-11-30 京东方科技集团股份有限公司 阵列基板及其制作方法
CN116184730B (zh) * 2023-04-27 2023-07-18 惠科股份有限公司 阵列基板及其制备方法和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383214A (zh) * 2001-04-26 2002-12-04 三星电子株式会社 液晶显示器的多晶硅薄膜晶体管及其制造方法
CN1567029A (zh) * 2003-06-12 2005-01-19 统宝光电股份有限公司 液晶显示器的制造方法
CN1577893A (zh) * 2003-07-18 2005-02-09 精工爱普生株式会社 薄膜晶体管、有源矩阵基板、显示装置和电子设备
CN1866092A (zh) * 2005-05-20 2006-11-22 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN103715094A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104157693A (zh) * 2013-05-14 2014-11-19 乐金显示有限公司 氧化物薄膜晶体管及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272929A (ja) * 2000-03-24 2001-10-05 Toshiba Corp 平面表示装置用アレイ基板の製造方法
JP4904671B2 (ja) * 2004-06-24 2012-03-28 日本電気株式会社 半導体装置、その製造方法及び電子機器
KR100626007B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법
KR101293566B1 (ko) * 2007-01-11 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101284287B1 (ko) * 2010-12-21 2013-07-08 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
CN103646966B (zh) * 2013-12-02 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN104022076B (zh) * 2014-05-27 2017-01-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383214A (zh) * 2001-04-26 2002-12-04 三星电子株式会社 液晶显示器的多晶硅薄膜晶体管及其制造方法
CN1567029A (zh) * 2003-06-12 2005-01-19 统宝光电股份有限公司 液晶显示器的制造方法
CN1577893A (zh) * 2003-07-18 2005-02-09 精工爱普生株式会社 薄膜晶体管、有源矩阵基板、显示装置和电子设备
CN1866092A (zh) * 2005-05-20 2006-11-22 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN104157693A (zh) * 2013-05-14 2014-11-19 乐金显示有限公司 氧化物薄膜晶体管及其制造方法
CN103715094A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Also Published As

Publication number Publication date
CN104681627A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
CN104681627B (zh) 阵列基板、薄膜晶体管及制作方法、显示装置
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN103413812B (zh) 阵列基板及其制备方法、显示装置
CN103489876B (zh) 一种阵列基板及其制备方法、显示装置
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN105185714B (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
CN104409413B (zh) 阵列基板制备方法
CN103715177A (zh) 一种图案化的金属导线和基板的组合
JP2007173489A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
TW201128779A (en) Thin film transistor and method of forming the same
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
CN103500738A (zh) 含刻蚀阻挡层的半导体器件及其制造方法和应用
CN103840010A (zh) 薄膜晶体管与其制造方法及具有其的阵列基板和显示装置
CN104503162A (zh) 具有触控功能的显示面板及其制造方法和复合电极
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
WO2022267554A1 (zh) 薄膜晶体管的制备方法及薄膜晶体管
US9159746B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN106847830A (zh) 阵列基板及其制作方法、显示面板
CN103151309A (zh) 深沟槽功率mos器件及其制备方法
CN105655291A (zh) 一种阵列基板的制作方法、阵列基板和显示面板
WO2017193637A1 (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant