CN107316906A - Ltps基板及其制作方法、薄膜晶体管、阵列基板和显示装置 - Google Patents
Ltps基板及其制作方法、薄膜晶体管、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN107316906A CN107316906A CN201710482644.2A CN201710482644A CN107316906A CN 107316906 A CN107316906 A CN 107316906A CN 201710482644 A CN201710482644 A CN 201710482644A CN 107316906 A CN107316906 A CN 107316906A
- Authority
- CN
- China
- Prior art keywords
- layer
- light shield
- ltps
- shield layer
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 239000010409 thin film Substances 0.000 title claims abstract description 25
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000010408 film Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 33
- 229910052747 lanthanoid Inorganic materials 0.000 claims abstract description 29
- 150000002602 lanthanoids Chemical class 0.000 claims abstract description 29
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 229910052684 Cerium Inorganic materials 0.000 claims description 22
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000002425 crystallisation Methods 0.000 claims description 6
- 230000008025 crystallization Effects 0.000 claims description 6
- 229910021644 lanthanide ion Inorganic materials 0.000 claims description 6
- 229910052746 lanthanum Inorganic materials 0.000 claims description 5
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000004880 explosion Methods 0.000 abstract description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 24
- 239000007789 gas Substances 0.000 description 15
- 238000000151 deposition Methods 0.000 description 12
- 229910021529 ammonia Inorganic materials 0.000 description 8
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 8
- 238000006356 dehydrogenation reaction Methods 0.000 description 6
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical group Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 5
- 150000004678 hydrides Chemical class 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 2
- 241000196435 Prunus domestica subsp. insititia Species 0.000 description 1
- XMIJDTGORVPYLW-UHFFFAOYSA-N [SiH2] Chemical compound [SiH2] XMIJDTGORVPYLW-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000005574 cross-species transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000008246 gaseous mixture Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及显示技术领域，尤其涉及一种LTPS基板及其制作方法、薄膜晶体管、阵列基板和显示装置。所述一种LTPS基板，能够用于薄膜晶体管的制作，包括遮光层，所述遮光层主要由掺杂镧系元素的非晶硅构成。本发明通过采用主要由掺杂镧系元素的非晶硅膜层作为LTPS基板的遮光层，不仅在确保遮光效率的同时减少了生产的工艺，更进一步地防止由于ELA过程中H渗出而造成的H***问题的发生。解决了LTPS基板制作过程中存在的ELA不良问题，此外，可在一定程度上实现降低相应装置或***整体制造的复杂性及有效地节约成本。
Description
【技术领域】
本发明涉及显示技术领域，尤其涉及一种LTPS基板及其制作方法、薄膜晶体管、阵列基板和显示装置。
【背景技术】
由于LTPS(低温多晶硅)具有较高的离子迁移率，可用于制作分辨率高，开口率大的显示面板。随着技术的发展，在液晶显示装置在制作过程中，LTPS已慢慢成为主流显示器中薄膜晶体管有源层沉积所使用的必选材料。在现有技术中，采用多晶硅沉积形成有源层时，其底部需要有一层遮光层，而该遮光层材料通常为不透光的金属材料，由于采用金属材料形成遮光层，其在后续的步骤中需要加入一步形成掩膜(mask)的过程，而此过程的增加必定引起生产成本的提高。
【发明内容】
本发明的目的旨在提供一种LTPS基板及其制作方法、薄膜晶体管、阵列基板和显示装置。所述LTPS基板采用掺杂镧系元素的非晶硅形成遮光层，达到LTPS遮光要求的同时，实现了减少处理工艺，降低生产成本的目的。
为实现该目的，本发明提供了一种LTPS基板，能够用于薄膜晶体管的制作，其特征在于，包括遮光层，所述遮光层主要由掺杂镧系元素的非晶硅构成。
进一步地，所述非晶硅中掺杂的镧系元素为镧或铈。
具体地，所述遮光层中铈的含量为0.2-2.0％wt。
进一步地，所述LTPS基板还包括：第一缓冲层，形成于所述遮光层的下方；第二缓冲层，形成于所述遮光层的上方；多晶硅层，形成于所述第二缓冲层的上方。
更进一步地，所述第一缓冲层以及第二缓冲层的沉积材料包括氧化硅、氮化硅中的至少一种；所述多晶硅层包括沉积的非晶硅膜层晶化形成的多晶硅膜层。
还提供另一种LTPS基板的制作方法，所述LTPS基板包括衬底基板及在所述衬底基板上沉积而依次层叠的第一缓冲层、遮光层、第二缓冲层、多晶硅层；所述制作方法包括在所述多晶硅层沉积形成膜层后，对所述遮光层进行镧系元素掺杂处理。
进一步地，所述对所述遮光层进行镧系元素掺杂处理的具体过程包括：采用离子注入的方法，控制镧系元素离子动能，使镧系元素离子进入所述遮光层所处的位置且不停留在所述多晶硅层的位置；所述控制镧系元素离子动能的方式主要包括电压控制为10-15Kev，电子束电流控制为0.9-1.3uA/cm。
更进一步地，所述遮光层进行镧系元素掺杂处理之前还包括步骤：去氢，将所述LTPS基板置于温度为450-490℃的环境下，空气处理30-60min。
还提供另一种薄膜晶体管，所述薄膜晶体管以上述任一技术方案所述的LTPS基板为基础进行制作而成。
还提供一种阵列基板，包括如上任一技术方案所述的薄膜晶体管。
还提供一种显示装置，包括如上任一技术方案所述的阵列基板。
与现有技术相比，本发明具备如下优点：
本发明提供的LTPS基板中，包括采用掺杂镧系元素的非晶硅形成的遮光层，所述遮光层的材料中采用镧系元素作为杂质，由于镧系元素具有很强的H结合能力，可迅速与H作用，在H溢出非晶硅之前与其迅速结合成二氢化物或三氢化物，而此种氢化物需要在一定的条件下才会开始分解，所以往非晶硅中掺杂镧系元素能有效地固定非晶硅去氢工艺后残余的H，防止在ELA工艺中H渗出导致的H***等问题的发生。此外，在ELA过程中，对掺杂镧系元素的非晶硅不造成影响。因掺杂镧系元素的非晶硅上方有buffer层。并且，通过调节ELA能量参数，可达到控制不对掺杂镧系元素的非晶硅层造成影响的效果。同时，由于采用掺杂镧系元素的非晶硅形成的遮光层达到了LTPS对光遮挡效率的要求，在减少了LTPS基板处理工艺步骤的同时，减少了生产的成本。
进一步地，本发明中优选镧系元素中的铈元素作为非晶硅层的掺杂元素，由于铈与H作用成的氢化物需要加热到1000℃才会开始分解，其进一步地增加了遮光层在ELA过程中的稳定性。
进一步地，本发明提供的LTPS基板的制作方法中，主要包括在所述多晶硅层沉积形成膜层后，对所述遮光层进行镧系元素掺杂处理。具体地为通过控制镧系元素离子的动能，使得遮光层获得镧系元素的掺杂，有效固定了遮光层中存有的H；且该方法保证了在掺杂过程中镧系元素离子不会停留在多晶硅层所处的位置，保证了后续工艺的进行。
同时，本发明提供的薄膜晶体管是以所述的LTPS基板为基础进行制作而成，因此，所述薄膜晶体管自然继承了所述LTPS基板的全部优点。
另一方面，本发明提供的阵列基板是采用上述的薄膜晶体管而成，因此，所述阵列自然继承了所述薄膜晶体管的全部优点。
相应地，本发明提供的显示装置采用上述阵列基板制作而成。
综上，本发明不仅在确保遮光效率的同时减少了生产的工艺，更进一步地防止由于ELA过程中H渗出而造成的H***问题的发生。解决了LTPS基板制作过程中存在的ELA不良问题，此外，可在一定程度上实现降低相应装置或***整体制造的复杂性及有效地节约成本。
【附图说明】
图1为本发明中一种LTPS基板的一个实施例的结构示意图，主要展示了LTPS基板沉积后形成的截面形貌。
图2为本发明中一种LTPS基板的一个实施例的结构示意图，主要展示了LTPS基板刻蚀后形成的截面形貌。
图3为本发明中一种薄膜晶体管的一个实施例的结构示意图，主要展示了TFT截面形貌。
附图标记说明：
1衬底基板； 2第一缓冲层； 3遮光层；
4第二缓冲层； 5多晶硅层； 6有源层。
【具体实施方式】
下面结合附图和示例性实施例对本发明作进一步地描述，其中附图中相同的标号全部指的是相同的部件。此外，如果已知技术的详细描述对于示出本发明的特征是不必要的，则将其省略。
本发明实施例提供的LTPS(低温多晶硅)基板，能够用于薄膜晶体管(Thinfilmtransistor,TFT)的制作，所述LTPS基板采用主要由掺杂镧系元素的非晶硅(a-Si)构成的遮光层(LS)作为多晶硅(p-Si)层底部的遮光层，简化了制作工艺，减少了生产成本。
下面通过附图和具体实施例，对本发明的技术方案做进一步的详细描述。
实施例一
如图1可见，本实施例中的LTPS基板存有独立的遮光层3，所述遮光层3选择采用掺杂镧系元素的非晶硅形成。其中，所述非晶硅中掺杂的镧系元素为镧(La)或铈(Ce)。具体地，当采用铈作为掺杂元素时，所述遮光层3中铈的含量为0.2-2.0％wt。本实施例中，采用掺杂镧系元素的非晶硅形成的膜层作为遮光层3是由于非晶硅中含有H，而形成LTPS基板会经过去H和ELA的工艺，由于去H工艺无法完全去除非晶硅中含有的H，使得在ELA过程中，采用非晶硅形成的遮光层3将存有H渗出的情况而导致形成LTPS基板的ELA过程中出现不良现象。于是，在本实施例中，往由非晶硅形成的膜层中掺杂镧系元素而作为遮光层3使用，以解决上述问题。其中，镧系元素位于周期系第III族副族；由于铈在与H作用所产生的氢化物的稳定性较镧与H作用产生的氢化物的稳定性强，在本实施例中优选往非晶硅中掺杂铈(以下实施例均以往非晶硅中掺杂铈为优选实施例进行描述)。铈为稀土元素，其原子序数为58，具有很强的H结合能力。稀土铈金属在150-300℃可迅速与氢作用，在非晶硅中的H溢出之前已与其迅速结合形成二氢化物或三氢化物。并且，该种氢化物只有加热到1000℃以上才会开始分解。其使得掺杂有铈的非晶硅膜层在进行ELA过程中，对膜层中的H起到有效的固定作用，避免了H的渗出现象。
基于本实施例上述的遮光层3的结构，本实施例所提供的LTPS基本还包括：
第一缓冲层2，形成于所述遮光层3的下方。具体地，所述第一缓冲层2为在衬底基板1上利用等离子体化学气相沉积法(PECVD)沉积的缓冲层(Buffer)；沉积的第一缓冲层2为单层的氧化硅(SiOX)膜层、单层的氮化硅(SiNX)膜层、以及由氧化硅和氮化硅形成的叠层膜层中的至少一种。形成SiOX膜层的反应气体可以为硅烷(SiHX)、氨气(NH3)、氧气(O2)的混合气体，或者为二氯化硅(SiH2Cl2)、氨气(NH3)、氧气(O2)的混合气体；形成SiNX膜层的反应气体可以为硅烷(SiHX)、氨气(NH3)、氮气(N2)的混合气体，或者为二氯化硅(SiH2Cl2)、氨气(NH3)、氮气(N2)的混合气体。其中，沉积一层膜层的厚度为可选地，所述第一缓冲层2覆盖整个衬底基板1。
第二缓冲层4，形成于所述遮光层3的上方。具体地，所述第二缓冲层4为在遮光层3上利用等离子体化学气相沉积法(PECVD)沉积的缓冲层(Buffer)；沉积的第二缓冲层4为单层的氧化硅(SiOX)膜层、单层的氮化硅(SiNX)膜层、以及由氧化硅和氮化硅形成的叠层膜层中的至少一种。形成SiOX膜层的反应气体可以为硅烷(SiHX)、氨气(NH3)、氧气(O2)的混合气体，或者为二氯化硅(SiH2Cl2)、氨气(NH3)、氧气(O2)的混合气体；形成SiNX膜层的反应气体可以为硅烷(SiHX)、氨气(NH3)、氮气(N2)的混合气体，或者为二氯化硅(SiH2Cl2)、氨气(NH3)、氮气(N2)的混合气体。其中，沉积一层膜层的厚度为
多晶硅层5，形成于所述第二缓冲层4的上方。具体地，所述多晶硅层5包括沉积的非晶硅膜层(此处所指的非晶硅膜层不包括镧系元素)晶化形成的多晶硅膜层。对于多晶硅层5膜层的形成，其具体为在遮光层3上(对应LTPS基板上无第二缓冲层4的情况)或在第二缓冲层4上沉积一层非晶硅膜层(该膜层不掺杂镧系元素)，对应的反应气体可以为SiH4和氢气(H2)的混合气体或者二氯化硅(SiH2Cl2)和氢气(H2)的混合气体。在形成非晶硅膜层后，对其进行热退火工艺，以实现去除非晶硅膜层中的氢气的目的，防止在后续步骤晶化过程中发生氢***。在经过晶化过程后，非晶硅膜层可进一步形成多晶硅层5。优选地，所述多晶硅层5可用作后续的有源层使用(如图2所示)。
在本实施例中，提供的LTPS基板包括第一缓冲层2、遮光层3、第二缓冲层3、多晶硅层5，在此结构下，所述第一缓冲层2优选为氧化硅和氮化硅形成的叠层膜层；所述第二缓冲层4优选为单层的氧化硅(SiOX)膜层。
在本实施例中，通过采用掺杂镧系元素的非晶硅膜层作为多晶硅层5的遮光层3，其在确保对光的遮挡效率的同时，满足了LTPS的要求，并且减少成本。
实施例二
在本实施例中提供一种LTPS基板的制作方法。其中，所述LTPS基板包括衬底基板1以及在所述衬底基板1上沉积而依次层叠的第一缓冲层2、遮光层3、第二缓冲层4、多晶硅层5。其中，所述LTPS基板包括的膜层优选引用实施例一所提供的结构特点，其也当然地继承实施例一所提及的优点。
具体地，本实施例提供的制作方法包括在所述多晶硅层5沉积形成膜层后，对所述遮光层3进行铈掺杂处理的工艺方法。对所述遮光层3进行是掺杂处理的具体过程包括：采用离子注入的方法(implanter原理，使离子加速，具备一定动能后，利用惯性进入材料内部，主要控制参数为共同控制射出离子动能的Voltage、Beam Current；控制掺杂量的ScanPass以及控制离子源的Gas；在本实施例中，需控制Voltage、Beam Current以控制铈离子掺杂的深度)，控制铈离子动能，使铈离子进入所述遮光层3所述的位置且不停留在所述多晶硅层5的位置；进一步地，所述控制铈离子动能的方式主要包括电压控制为10-15Kev，电子束电流控制为0.9-1.3uA/cm(亦即(1.0-1.2)±10％uA/cm)。更进一步地，在掺杂铈之前，所述遮光层3为非晶硅膜层，其需要进行去氢工艺，即热退火工艺，将所述LTPS基板置于温度为450-490℃的环境下，空气处理30-60min。从LTPS基板结构可见，由于遮光层3上有一层介质层(缓冲层)，其去氢效果不如上层的多晶硅层5(原为非晶硅膜层时)的效率高。在进行ELA工艺，晶化所述多晶硅层5(原为非晶硅膜层时)时，底部的遮光层3含有的H会渗出而导致H***的情况。在本实施例中，提供的对所述遮光层3进行铈掺杂处理，使得在ELA过程中，遮光层3中去氢工艺没去掉的H，仍可通过与铈的反应固定起来，防止了H的溢出现象，从而导致H***。优选地，在包括进行铈掺的步骤时，保证多晶硅层5在去氢工艺中达到一般工艺的要求(仅剩的氢为2％以下)。
实施例三
如图3所示，在本实施例中，提供一种薄膜晶体管，具体地，所述薄膜晶体管以实施例一中任一技术方案所述的LTPS基板为基础进行制作而成。在所述LTPS基板的基础上，通过刻蚀工艺，可形成如图2所示的截面形貌，此时，所述多晶硅层用作有源层6。在TFT的后续工艺中，其采用常规工艺形成。
进一步地在本发明中，还提供另一实施例，其提供一种阵列基板，包括如实施例三中任一技术方案所述的薄膜晶体管。
更进一步地，在本发明中，还提供另一实施例，其提供一种显示装置，包括如上述实施例中任一技术方案所述的阵列基板。所述显示装置包括LTPS基板以及形成在所述LTPS基板上的薄膜晶体管，由于该显示装置中采用的低温多晶硅薄膜晶体管的电特性比较稳定，有效避免关态电流的发生，从而提高了该显示装置的显示质量。
具体地，所述显示装置指人通过视感觉而获得信息的装置，具体地，所述显示装置自然继承了所述阵列基板的全部优点，其可为显示面板、有机发光显示器OLED或者液晶显示器LCD、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上，本发明通过采用主要由掺杂镧系元素的非晶硅膜层作为LTPS基板的遮光层，不仅在确保遮光效率的同时减少了生产的工艺，更进一步地防止由于ELA过程中H渗出而造成的H***问题的发生。解决了LTPS基板制作过程中存在的ELA不良问题，此外，可在一定程度上实现降低相应装置或***整体制造的复杂性及有效地节约成本。
虽然上面已经示出了本发明的一些示例性实施例，但是本领域的技术人员将理解，在不脱离本发明的原理或精神的情况下，可以对这些示例性实施例做出改变，本发明的范围由权利要求及其等同物限定。
Claims (10)
1.一种LTPS基板，能够用于薄膜晶体管的制作，其特征在于，包括遮光层，所述遮光层主要由掺杂镧系元素的非晶硅构成。
2.根据权利要求1所述的LTPS基板，其特征在于，所述非晶硅中掺杂的镧系元素为镧或铈。
3.根据权利要求2所述的LTPS基板，其特征在于，所述遮光层中铈的含量为0.2-2.0％wt。
4.根据权利要求2所述的LTPS基板，其特征在于，所述LTPS基板还包括：
第一缓冲层，形成于所述遮光层的下方；
第二缓冲层，形成于所述遮光层的上方；
多晶硅层，形成于所述第二缓冲层的上方。
5.根据权利要求4所述的LTPS基板，其特征在于，所述第一缓冲层以及第二缓冲层的沉积材料包括氧化硅、氮化硅中的至少一种；所述多晶硅层包括沉积的非晶硅膜层晶化形成的多晶硅膜层。
6.一种LTPS基板的制作方法，其特征在于，所述LTPS基板包括衬底基板及在所述衬底基板上沉积而依次层叠的第一缓冲层、遮光层、第二缓冲层、多晶硅层；所述制作方法包括在所述多晶硅层沉积形成膜层后，对所述遮光层进行镧系元素掺杂处理。
7.根据权利要求6所述的LTPS基板的制作方法，其特征在于，所述对所述遮光层进行镧系元素掺杂处理的具体过程包括：采用离子注入的方法，控制镧系元素离子动能，使镧系元素离子进入所述遮光层所处的位置且不停留在所述多晶硅层的位置；所述控制镧系元素离子动能的方式主要包括电压控制为10-15Kev，电子束电流控制为0.9-1.3uA/cm。
8.一种薄膜晶体管，其特征在于，所述薄膜晶体管以如权利要求1-5任一项所述的LTPS基板为基础进行制作而成。
9.一种阵列基板，其特征在于，所述阵列基板上形成有权利要求8所述的薄膜晶体管。
10.一种显示装置，其特征在于，所述显示装置包括权利要求9所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710482644.2A CN107316906B (zh) | 2017-06-22 | 2017-06-22 | Ltps基板及其制作方法、薄膜晶体管、阵列基板和显示装置 |
| PCT/CN2018/086809 WO2018233403A1 (zh) | 2017-06-22 | 2018-05-15 | Ltps基板及其制作方法、薄膜晶体管、阵列基板和显示装置 |
| US16/330,922 US10916565B2 (en) | 2017-06-22 | 2018-05-15 | LTPS substrate and fabricating method thereof, thin film transistor thereof, array substrate thereof and display device thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710482644.2A CN107316906B (zh) | 2017-06-22 | 2017-06-22 | Ltps基板及其制作方法、薄膜晶体管、阵列基板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107316906A true CN107316906A (zh) | 2017-11-03 |
| CN107316906B CN107316906B (zh) | 2020-03-27 |
Family
ID=60179635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710482644.2A Active CN107316906B (zh) | 2017-06-22 | 2017-06-22 | Ltps基板及其制作方法、薄膜晶体管、阵列基板和显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10916565B2 (zh) |
| CN (1) | CN107316906B (zh) |
| WO (1) | WO2018233403A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910378A (zh) * | 2017-11-14 | 2018-04-13 | 京东方科技集团股份有限公司 | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 |
| WO2018196399A1 (zh) * | 2017-04-28 | 2018-11-01 | 京东方科技集团股份有限公司 | 显示基板及其制造方法和显示装置 |
| WO2018233403A1 (zh) * | 2017-06-22 | 2018-12-27 | 京东方科技集团股份有限公司 | Ltps基板及其制作方法、薄膜晶体管、阵列基板和显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59204274A (ja) * | 1983-05-06 | 1984-11-19 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| CN104022123A (zh) * | 2014-05-16 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种柔性显示基板及其制备方法、柔性显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5291572A (en) * | 1993-01-14 | 1994-03-01 | At&T Bell Laboratories | Article comprising compression bonded parts |
| US6448109B1 (en) * | 2000-11-15 | 2002-09-10 | Analog Devices, Inc. | Wafer level method of capping multiple MEMS elements |
| US6777263B1 (en) * | 2003-08-21 | 2004-08-17 | Agilent Technologies, Inc. | Film deposition to enhance sealing yield of microcap wafer-level package with vias |
| EP2078979A1 (en) * | 2007-12-25 | 2009-07-15 | TPO Displays Corp. | Pixel design having reduced parasitic capacitance for an active matrix display |
| CN104466020B (zh) * | 2014-12-12 | 2017-12-15 | 深圳市华星光电技术有限公司 | 一种ltps像素单元及其制造方法 |
| CN107316906B (zh) | 2017-06-22 | 2020-03-27 | 京东方科技集团股份有限公司 | Ltps基板及其制作方法、薄膜晶体管、阵列基板和显示装置 |
| CN107452758B (zh) * | 2017-08-08 | 2020-05-15 | 京东方科技集团股份有限公司 | 显示基板及其制造方法和显示装置 |
| FR3071354A1 (fr) * | 2017-09-18 | 2019-03-22 | Stmicroelectronics (Grenoble 2) Sas | Dispositif electronique comprenant un substrat de support et un capot d'encapsulation d'un composant electronique |
| TWI657545B (zh) * | 2018-03-12 | 2019-04-21 | 頎邦科技股份有限公司 | 半導體封裝結構及其線路基板 |
-
2017
- 2017-06-22 CN CN201710482644.2A patent/CN107316906B/zh active Active
-
2018
- 2018-05-15 WO PCT/CN2018/086809 patent/WO2018233403A1/zh active Application Filing
- 2018-05-15 US US16/330,922 patent/US10916565B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59204274A (ja) * | 1983-05-06 | 1984-11-19 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| CN104022123A (zh) * | 2014-05-16 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种柔性显示基板及其制备方法、柔性显示装置 |
Non-Patent Citations (1)
| Title |
|---|
| 程兴奎 等: "掺稀土元素a-Si∶H材料特性的研究", 《无机材料学报》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018196399A1 (zh) * | 2017-04-28 | 2018-11-01 | 京东方科技集团股份有限公司 | 显示基板及其制造方法和显示装置 |
| US11201120B2 (en) | 2017-04-28 | 2021-12-14 | Boe Technology Group Co., Ltd. | Display having an amorphous silicon light shield below a thin film transistor |
| WO2018233403A1 (zh) * | 2017-06-22 | 2018-12-27 | 京东方科技集团股份有限公司 | Ltps基板及其制作方法、薄膜晶体管、阵列基板和显示装置 |
| US10916565B2 (en) | 2017-06-22 | 2021-02-09 | Boe Technology Group Co., Ltd. | LTPS substrate and fabricating method thereof, thin film transistor thereof, array substrate thereof and display device thereof |
| CN107910378A (zh) * | 2017-11-14 | 2018-04-13 | 京东方科技集团股份有限公司 | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 |
| US10741692B2 (en) | 2017-11-14 | 2020-08-11 | Boe Technology Group Co., Ltd. | LTPS thin film transistor and method for manufacturing the same, array substrate and method for manufacturing the same, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190237488A1 (en) | 2019-08-01 |
| WO2018233403A1 (zh) | 2018-12-27 |
| CN107316906B (zh) | 2020-03-27 |
| US10916565B2 (en) | 2021-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6868675B2 (ja) | 半導体装置 | |
| KR102239942B1 (ko) | 반도체 장치 | |
| CN101393859B (zh) | 设置有半导体膜的衬底及其制造方法 | |
| JP7455242B2 (ja) | 表示装置 | |
| WO2016145967A9 (zh) | 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置 | |
| CN107316906A (zh) | Ltps基板及其制作方法、薄膜晶体管、阵列基板和显示装置 | |
| CN102683422A (zh) | 氧化物薄膜晶体管及制作方法、阵列基板、显示装置 | |
| CN107482066A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN104576399B (zh) | 一种薄膜晶体管及其制造方法 | |
| CN107425044A (zh) | 一种柔性显示面板、其制作方法及显示装置 | |
| US20070176180A1 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
| CN109786440A (zh) | 阵列基板的制造方法、装置及阵列基板 | |
| CN102709184B (zh) | 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板 | |
| CN105513960A (zh) | 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法 | |
| CN104299891B (zh) | 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置 | |
| CN107919268A (zh) | 低温多晶硅薄膜及晶体管的制造方法 | |
| CN107910263A (zh) | 低温多晶硅薄膜及晶体管的制造方法 | |
| CN108258021B (zh) | 薄膜晶体管、其制备方法、阵列基板及显示装置 | |
| CN103730373A (zh) | 一种半导体器件的制备方法及半导体器件 | |
| US9837542B2 (en) | Polycrystalline silicon thin-film transistor | |
| TWI260747B (en) | A method for forming a thin film transistor, and a method for transforming an amorphous layer into a poly crystal layer of a single crystal layer | |
| CN107039284A (zh) | 一种制作低温多晶硅薄膜晶体管的方法 | |
| CN102842620A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN104851809A (zh) | 薄膜晶体管及其制作方法、以及阵列基板与显示装置 | |
| CN105140237B (zh) | 阵列基板及其制备方法以及液晶显示器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |