CN107305778B - 储存器电路以及储存器电路的预充电方法 - Google Patents

储存器电路以及储存器电路的预充电方法 Download PDF

Info

Publication number
CN107305778B
CN107305778B CN201610239879.4A CN201610239879A CN107305778B CN 107305778 B CN107305778 B CN 107305778B CN 201610239879 A CN201610239879 A CN 201610239879A CN 107305778 B CN107305778 B CN 107305778B
Authority
CN
China
Prior art keywords
data line
memory circuit
bank
switch element
sense amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610239879.4A
Other languages
English (en)
Other versions
CN107305778A (zh
Inventor
梁志玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201610239879.4A priority Critical patent/CN107305778B/zh
Publication of CN107305778A publication Critical patent/CN107305778A/zh
Application granted granted Critical
Publication of CN107305778B publication Critical patent/CN107305778B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种储存器电路以及储存器电路的预充电方法，该储存器电路包括一第一储存库，通过一第一数据线连接一第一传感放大器；一第二储存库，通过一第二数据线连接一第二传感放大器；一第一开关元件，该第一开关元件的一端连接该第一数据线，且该第一开关元件的另一端连接该第二数据线；以及一控制电路，连接该第一开关元件的控制端，控制该第一开关元件的导通以及断开。该预充电方法包括设置第一开关元件，该第一开关元件的一端连接该第一数据线，且该第一开关元件的另一端连接该第二数据线；当该第一储存库执行读取或写入的预充电动作，且该第二储存库操作于闲置状态时，将该开关元件导通。

Description

储存器电路以及储存器电路的预充电方法
技术领域
本发明有关储存器电路，特别有关储存器电路在读取、写入时预充电的电路以及方法。
背景技术
现今储存器电路对操作速度的要求越来越高，在储存器电路内部的各种动作所耗费的时间当中，储存器电路在读取或写入后预充电(pre-charge)的时间是重要的设计参数。一般储存器电路在做读取或写入的操作时，需要先把读取或写入所使用的数据线预充到高电压位准，例如，当储存器电路在执行完写入动作后，接下来就是将写入所使用的数据线预充到高电压位准，再执行下一个读取或写入的动作。
而在一些情况下，若上述预充电的动作没有正确的执行，则在下一个读取的动作执行时，有可能造成读取出来的数据不正确；或者当上述储存器电路在处理连续读取的动作时，因为预充电的动作没有正确的执行，造成所使用的数据线的电压位准越来越低，导致连接上述数据线的上述储存器电路的传感放大器发生误动作。
发明内容
有鉴于此，本发明提供一种储存器电路以及储存器电路的预充电方法，以加强储存器电路的预充电电路的性能，进而避免上述预充电的动作没有被正确的执行。
依据本发明的一实施例，提供一种储存器电路，包括一第一储存库(memorybank)，通过一第一数据线连接一第一传感放大器；一第二储存库，通过一第二数据线连接一第二传感放大器；一第一开关元件，该第一开关元件的一端连接该第一数据线，且该第一开关元件的另一端连接该第二数据线；以及一控制电路，连接该第一开关元件的控制端，控制该第一开关元件的导通以及断开，其中在该储存器电路对该第一储存库执行读取或写入的预充电动作且该第二储存库操作于闲置状态时，该控制电路将该第一开关元件导通。
依据本发明的另一实施例，提供一种储存器电路的预充电方法，该储存器电路的一第一储存库通过一第一数据线连接一第一传感放大器，而该储存器电路的一第二储存库，通过一第二数据线连接一第二传感放大器，该方法包括设置一第一开关元件，该第一开关元件的一端连接该第一数据线，且该第一开关元件的另一端连接该第二数据线；以及当该第一储存库执行读取或写入的预充电动作，且该第二储存库操作于闲置状态时，将该第一开关元件导通。
本发明的有益效果在于，当储存库操作在闲置状态，而储存库欲执行预充电的动作时，控制电路除了将开关元件导通以执行预充电的动作之外，本发明实施例装置更可以提供额外的预充电路径，藉以提供比常用技术更为快速的预充电速度，从而保证预充电的正确执行，减少读取出数据不正确的可能性。
附图说明
图1A是依据本发明一实施例的储存器电路区块的示意图。
图1B是依据本发明一实施例的储存器电路区块的示意图。
图2A是依据本发明一实施例的储存器电路区块的示意图。
图2B是依据本发明一实施例的储存器电路的预充电时序图。
附图标号：
100A、100B、200 储存器电路
101、102、201、202 储存库
1011、1012、2011、2013、2012、2014 数据线
103B 共用传感放大器
1031、1032、2031、2032 传感放大器
104、204 控制电路
110-130、210-260 开关元件
T 既定时间
t1 时间点
Vdd 电压源
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合所附图式，作详细说明如下。
图1A是依据本发明一实施例的储存器电路100A的示意图。储存器电路100A包括一储存库(memory bank)101；一储存库102；一传感放大器1031，通过一数据线1011连接储存库101；一传感放大器1032，通过一数据线1012连接储存库102；一开关元件110，开关元件110的一端连接数据线1011，且开关元件110的另一端连接数据线1012；一开关元件120，开关元件120的一端连接数据线1011，且开关元件120的另一端连接一电压源Vdd；一开关元件130，开关元件130的一端连接数据线1012，且开关元件130的另一端连接电压源Vdd；以及一控制电路104，分别连接开关元件110、120、130的控制端，并且个别控制开关元件110、120、130的导通以及断开。
一般而言，储存器电路对一储存库执行读取或写入动作时，会在读取或写入动作完成后，先执行一预充电的动作，再进行下一个读取或写入的动作。根据以往储存器电路的预充电的操作，当储存器电路100A经由数据线1011对储存库101完成一次读取或写入动作后，控制电路104仅会将开关元件120导通，藉以使数据线1011在下一次读取或写入动作前，通过电压源Vdd将电位预充至一高电压位准(例如约等于电压源Vdd的电压位准)。此外，根据以往储存器电路的操作设定，当储存器电路的一储存库操作在闲置状态时，上述储存库连接至一传感放大器的数据线会被充电以维持在上述高电压位准，例如当储存器电路100A的储存库101操作在闲置状态时，开关元件120会操作在导通状态，且数据线1011的电位会维持在上述高电压位准。
在本发明的一实施例中，当储存库102操作在闲置状态，而储存库101欲执行上述预充电的动作时，控制电路104除了将开关元件120导通以执行预充电的动作之外，更可将本发明所设置的开关元件110导通以提供额外的预充电路径，藉以提供比常用技术更为快速的预充电速度。更加具体而言，当储存库102操作在闲置状态，而储存库101完成一次读取或写入动作后，控制电路104会将开关元件120导通，藉以让数据线1011通过电压源Vdd进行预充电，在一既定时间后，控制电路104再将开关元件110导通，使数据线1011同时通过电压源Vdd以及维持在上述高电压位准的数据线1012进行预充电的动作，进而增进储存器电路100A的预充电的能力及速度。
在本发明另一实施例中，当储存库102操作在闲置状态，而储存库101完成一次读取或写入动作后，控制电路104亦可先将开关元件110导通，藉以让数据线1011先通过维持在上述高电压位准的数据线1012进行预充电，并在一既定时间后再将开关元件120导通，使数据线1011同时通过数据线1012以及电压源Vdd进行预充电。此时，由于数据线1011与维持在高准位的数据线1012之间的跨压较大，故较前一实施例而言，可进一步增加储存器电路100A预充电的速度。
在一实施例中，传感放大器1031、1032可整合为一共用传感放大器，如图1B所示的储存器电路100B的共用传感放大器103B。在一实施例中，当储存库102操作在闲置状态，而储存库101欲执行上述预充电的动作时，控制电路104会先将开关元件120导通一既定时间，再将开关元件110导通。在另一实施例中，当储存库102操作在闲置状态，而储存库101欲执行上述预充电的动作时，控制电路104会先将开关元件110导通一既定时间，再将开关元件120导通。在其他实施例中，当储存库102操作在闲置状态，而储存库101欲执行上述预充电的动作时，控制电路104会同时将开关元件110、120导通。
在一实施例中，由于开关元件110的设置，可同时增加储存库101、102的预充电路径。因此在相同的预充电能力下，设置一个开关元件110，可同时减少两个开关元件120、130(以往用于储存库101、102的预充电动作的开关元件)的元件尺寸，进而减少储存器电路的整体电路尺寸。而在另一实施例中，通过开关元件110的设置，更可同时达成增加储存器电路的预充电速度以及减少储存器电路的整体电路尺寸的效果。
图2A是依据本发明一实施例的储存器电路200的示意图。储存器电路200包括一储存库201；一储存库202；一传感放大器2031，通过数据线2011、2013连接储存库201；一传感放大器2032，通过数据线2012、2014连接储存库202；一开关元件210，开关元件210的一端连接数据线2011，且开关元件210的另一端连接数据线2012；一开关元件220，开关元件220的一端连接数据线2013，且开关元件220的另一端连接数据线2014；一开关元件230，开关元件230的一端连接数据线2011，且开关元件230的另一端连接一电压源Vdd；一开关元件240，开关元件240的一端连接数据线2012，且开关元件240的另一端连接电压源Vdd；一开关元件250，开关元件250的一端连接数据线2013，且开关元件250的另一端连接电压源Vdd；一开关元件260，开关元件260的一端连接数据线2014，且开关元件260的另一端连接电压源Vdd；以及一控制电路204，分别连接开关元件210、220、230、240、250、260的控制端(栅极)，并且个别控制开关元件210、220、230、240、250、260的导通以及断开。在此实施例中，数据线2013是传输数据线2011所传输的数据的反相数据，而数据线2014是传输数据线2012所传输的数据的反相数据。在此实施例中，开关元件210、220、230、240、250、260是P型场效应晶体管。
在此实施例中，储存库202操作在闲置状态，因此开关元件240、260已被导通，且数据线2012、2014的电位维持在一高电压位准(例如约等于电压源Vdd的电压位准)。当储存库201欲执行上述预充电的动作时，控制电路204会将开关元件230、250导通，藉以使数据线2011、2013分别通过电压源Vdd进行预充电的动作，在一既定时间后，控制电路204再将开关元件210、220导通，使数据线2011同时通过数据线2012以及电压源Vdd进行预充电的动作；数据线2013同时通过数据线2014以及电压源Vdd进行预充电的动作，进而增进储存器电路200的预充电的能力并且增加储存器电路200的预充电的速度。
在另一实施例中，当储存库201欲执行上述预充电的动作时，控制电路204会将开关元件210、220导通，藉以使数据线2011、2013分别通过数据线2012、2014进行预充电的动作，在一既定时间后，控制电路204再将开关元件230、250导通，使数据线2011同时通过数据线2012以及电压源Vdd进行预充电的动作；数据线2013同时通过数据线2014以及电压源Vdd进行预充电的动作。此时，由于数据线2011、2013与维持在高准位的数据线2012、2014之间的跨压较大，故较前一实施例而言，可进一步增加储存器电路200预充电的速度。另外，在本发明其他实施例中，控制器亦可同时将开关元件210、220、230及250导通，使数据线2011直接同时通过数据线2012以及电压源Vdd进行预充电的动作；数据线2013直接同时通过数据线2014以及电压源Vdd进行预充电的动作。
图2B是依据本发明一实施例的储存器电路200对储存库201执行读取或写入时的预充电时序图。参考图2A，在此实施例中，储存库202操作在闲置状态，因此开关元件240、260已被导通，且数据线2012、2014的电位维持在一高电压位准(未绘示，在此实施例中等于电压源Vdd的电压位准)；储存库201刚执行完写入动作，而数据线2011的电压是一低电压位准(0V)，且传输数据线2011的反相数据的数据线2013的电压是上述高电压位准。当储存库201在时间点t1执行上述预充电的动作时，控制电路204先将开关元件210、220的栅极电压拉低，使开关元件210、220导通以使数据线2011、2013分别通过数据线2012、2014进行预充电的动作，在一既定时间T后，控制电路204再将开关元件230、250的栅极电压拉低，使开关元件230、250导通以使数据线2011、2013分别通过数据线2012、2014以及电压源Vdd进行预充电的动作。
在一实施例中，传感放大器2031、2032可整合为一共用传感放大器。在一实施例中，储存库202操作在闲置状态，因此开关元件240、260已被导通，且数据线2012、2014的电位维持在上述高电压位准，当储存库201欲执行上述预充电的动作时，控制电路204会先将开关元件230、250导通一既定时间，再将开关元件210、220导通。在另一实施例中，当储存库202操作在闲置状态，而储存库201欲执行上述预充电的动作时，控制电路204亦可先将开关元件210、220导通一既定时间，再将开关元件230、250导通。在其他实施例中，当储存库202操作在闲置状态，而储存库201欲执行上述预充电的动作时，控制电路104会同时将开关元件210、220、230、250导通。
在一实施例中，上述储存器电路100A、100B、200可为动态随机存取储存器电路、静态随机存取储存器电路、闪存电路或电阻式随机存取储存器电路，但本发明并不受限于此。在一实施例中，上述开关元件110～130、210～260可为P型或N型场效应晶体管元件，但本发明并不受限于此。
本发明的有益效果在于，当储存库操作在闲置状态，而储存库欲执行预充电的动作时，控制电路除了将开关元件导通以执行预充电的动作之外，更可将本发明可以提供额外的预充电路径，藉以提供比常用技术更为快速的预充电速度，从而保证预充电的正确执行，减少读取出数据不正确的可能性。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域相关技术人员在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求为准。

Claims (10)

1.一种储存器电路，其特征在于，包括：
一第一储存库，通过一第一数据线连接一第一传感放大器；
一第二储存库，通过一第二数据线连接一第二传感放大器；
一第一开关元件，该第一开关元件的一端连接该第一数据线，且该第一开关元件的另一端连接该第二数据线；以及
一控制电路，连接该第一开关元件的控制端，控制该第一开关元件的导通以及断开，其中在该储存器电路对该第一储存库执行读取或写入的预充电动作且该第二储存库操作于闲置状态时，该控制电路将该第一开关元件导通。
2.如权利要求1所述的储存器电路，其特征在于，更包括：
一第三数据线，连接该第一储存库以及该第一传感放大器；
一第四数据线，连接该第二储存库以及该第二传感放大器；以及
一第二开关元件，该第二开关元件的一端连接该第三数据线，且该第二开关元件的另一端连接该第四数据线；
其中该第三数据线，传输该第一数据线传输的数据的反相数据，而该第四数据线，传输该第二数据线传输的数据的反相数据；
其中该控制电路，连接该第二开关元件的控制端，控制该第二开关元件的导通以及断开。
3.如权利要求2所述的储存器电路，其特征在于，更包括：
一第三开关元件，该第三开关元件的一端连接该第一数据线，且该第三开关元件的另一端连接一电压源；
一第四开关元件，该第四开关元件的一端连接该第二数据线，且该第四开关元件的另一端连接该电压源；
一第五开关元件，该第五开关元件的一端连接该第三数据线，且该第五开关元件的另一端连接该电压源；以及
一第六开关元件，该第六开关元件的一端连接该第四数据线，且该第六开关元件的另一端连接该电压源；
其中，该控制电路分别连接该第三、四、五、六开关元件的控制端，且该控制电路可个别控制该第一、二、三、四、五、六开关元件的导通以及断开。
4.如权利要求3所述的储存器电路，其特征在于，当该第二储存库操作于闲置状态时，该控制电路将该第四、六开关元件导通；
其中，在该储存器电路对该第一储存库执行读取或写入的预充电动作且该第二储存库操作于闲置状态时，该控制电路个别将该第一、二、三、五开关元件导通。
5.如权利要求4所述的储存器电路，其特征在于，在该储存器电路对该第一储存库执行读取或写入的预充电动作且该第二储存库操作于闲置状态时，该控制电路将该第一、二、三、五开关元件导通的顺序，是先将该第一、二开关元件导通，再将该第三、五开关元件导通。
6.如权利要求1所述的储存器电路，其特征在于，该储存器电路是动态随机存取储存器电路、静态随机存取储存器电路、闪存电路或电阻式随机存取储存器电路。
7.如权利要求1所述的储存器电路，其特征在于，该第一传感放大器以及该第二传感放大器可整合成一共用传感放大器。
8.一种储存器电路的预充电方法，其特征在于，该储存器电路的一第一储存库通过一第一数据线连接一第一传感放大器，而该储存器电路的一第二储存库，通过一第二数据线连接一第二传感放大器，该方法包括：
设置第一开关元件，该第一开关元件的一端连接该第一数据线，且该第一开关元件的另一端连接该第二数据线；以及
当该第一储存库执行读取或写入的预充电动作，且该第二储存库操作于闲置状态时，将该开关元件导通。
9.如权利要求8所述的储存器电路的预充电方法，其特征在于，更包括：
当该第一储存库开始执行读取或写入的预充电动作的同时，将该开关元件导通。
10.如权利要求8所述的储存器电路的预充电方法，其特征在于，该第一传感放大器以及该第二传感放大器可整合成一共用传感放大器。
CN201610239879.4A 2016-04-18 2016-04-18 储存器电路以及储存器电路的预充电方法 Active CN107305778B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610239879.4A CN107305778B (zh) 2016-04-18 2016-04-18 储存器电路以及储存器电路的预充电方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610239879.4A CN107305778B (zh) 2016-04-18 2016-04-18 储存器电路以及储存器电路的预充电方法

Publications (2)

Publication Number Publication Date
CN107305778A CN107305778A (zh) 2017-10-31
CN107305778B true CN107305778B (zh) 2020-05-01

Family

ID=60152656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610239879.4A Active CN107305778B (zh) 2016-04-18 2016-04-18 储存器电路以及储存器电路的预充电方法

Country Status (1)

Country Link
CN (1) CN107305778B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101253570A (zh) * 2005-09-01 2008-08-27 飞思卡尔半导体公司 具有稳健数据读出的存储器以及读出数据的方法
CN104160453A (zh) * 2012-03-27 2014-11-19 苹果公司 具有冗余读出放大器的存储器
CN104616692A (zh) * 2013-11-05 2015-05-13 旺宏电子股份有限公司 存储器的集成电路及其操作方法
CN204680377U (zh) * 2015-04-01 2015-09-30 山东华芯半导体有限公司 一种rram灵敏放大器
CN105469827A (zh) * 2014-09-25 2016-04-06 旺宏电子股份有限公司 用于闪存的感测方法及其存储器元件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101666941B1 (ko) * 2010-07-06 2016-10-17 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 반도체 시스템
US9552251B2 (en) * 2014-04-22 2017-01-24 Sandisk Technologies Llc Neighboring word line program disturb countermeasure for charge-trapping memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101253570A (zh) * 2005-09-01 2008-08-27 飞思卡尔半导体公司 具有稳健数据读出的存储器以及读出数据的方法
CN104160453A (zh) * 2012-03-27 2014-11-19 苹果公司 具有冗余读出放大器的存储器
CN104616692A (zh) * 2013-11-05 2015-05-13 旺宏电子股份有限公司 存储器的集成电路及其操作方法
CN105469827A (zh) * 2014-09-25 2016-04-06 旺宏电子股份有限公司 用于闪存的感测方法及其存储器元件
CN204680377U (zh) * 2015-04-01 2015-09-30 山东华芯半导体有限公司 一种rram灵敏放大器

Also Published As

Publication number Publication date
CN107305778A (zh) 2017-10-31

Similar Documents

Publication Publication Date Title
US9466357B2 (en) Circuit for mitigating write disturbance of dual-port SRAM
US10503421B2 (en) Configurable memory storage system
US9685208B2 (en) Assist circuit for memory
US8598912B2 (en) Transistor voltage threshold mismatch compensated sense amplifiers and methods for precharging sense amplifiers
US20150255148A1 (en) Bit line write assist for static random access memory architectures
US10714153B2 (en) Reversed bias compensation for sense amplifier operation
US20210043239A1 (en) Memory circuit and method of operating same
US20130028007A1 (en) Sense amplifier
US7539064B2 (en) Precharge circuit of semiconductor memory apparatus
US9013914B2 (en) Semiconductor memory device and method for controlling semiconductor memory device
CN107305778B (zh) 储存器电路以及储存器电路的预充电方法
JP2015056199A (ja) 不揮発性半導体記憶装置およびデータ転送方法
TWI582789B (zh) 記憶體電路以及記憶體電路之預充電方法
US9076501B2 (en) Apparatuses and methods for reducing current leakage in a memory
US9812189B2 (en) Read and write apparatus and method for a dual port memory
CN105590647B (zh) 非易失静态随机存取存储器电路
US10803949B2 (en) Master slave level shift latch for word line decoder memory architecture
US10699761B2 (en) Word line decoder memory architecture
US20070014145A1 (en) Nonvolatile memory circuit based on change in MIS transistor characteristics
US10153036B2 (en) Method for autocorrective writing to a multiport static random access memory device, and corresponding device
US10141070B2 (en) Semiconductor device
JP2011159332A (ja) 半導体記憶装置
KR20060088679A (ko) 휘발성 메모리 장치의 워드라인 활성화 시간 제어 장치 및그 방법
US9607669B2 (en) Semiconductor memory device including precharge circuit
US9378807B2 (en) Non-volatile static random access memory circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant