CN107302825A - 铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法 - Google Patents

铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法 Download PDF

Info

Publication number
CN107302825A
CN107302825A CN201710245430.3A CN201710245430A CN107302825A CN 107302825 A CN107302825 A CN 107302825A CN 201710245430 A CN201710245430 A CN 201710245430A CN 107302825 A CN107302825 A CN 107302825A
Authority
CN
China
Prior art keywords
copper foil
less
carrier
layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710245430.3A
Other languages
English (en)
Inventor
福地亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of CN107302825A publication Critical patent/CN107302825A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/16—Layered products comprising a layer of metal next to a particulate layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法，具体提供一种即便使用在高频电路基板，传输损耗亦良好地获得抑制且与树脂的密接性良好的铜箔。一种铜箔，具有粗化处理层，粗化处理层具有原粒子层，原粒子层侧表面的表面粗糙度Ra在0.12μm以下，原粒子层的原粒子的平均粒径为0.10～0.25μm。

Description

铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
技术领域
本发明关于一种铜箔、高频电路用铜箔、附载体铜箔、高频电路用附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法。
背景技术
印刷配线板这半世纪以来取得重大发展，目前已几乎使用在所有的电子机器。随着近年来电子机器的小型化、高性能化需求增大，装载零件的高密度构装化及信号的高频化亦不断发展，对于印刷配线板要求优异的高频对应。
对于高频用基板，为了确保输出信号的品质，而要求降低传输损耗。传输损耗主要由起因于树脂(基板侧)的介电损耗与起因于导体(铜箔侧)的导体损耗构成。关于介电损耗，树脂的介电系数及介电损失正切越小，则越减少。在高频信号中，关于导体损耗，主要原因如下：因“频率越高，电流越仅是流经导体的表面”的集肤效应，导致电流流经的截面积减少，电阻变高。
作为用以降低高频电路用铜箔的传输损耗的技术，例如，在专利文献1揭示有一种如下的高频电路用金属箔：将银或银合金被覆在金属箔表面的单面或两面，在该银或银合金被覆层上，施加有厚度小于前述银或银合金被覆层的银或银合金以外的被覆层。又，记载有：藉此，可提供一种即使在如卫星通讯所使用的超高频领域，亦可减少因集肤效应所导致的损失的金属箔。
又，在专利文献2，揭示有一种高频电路用粗化处理压延铜箔，其特征在于：压延铜箔其再结晶退火后在压延面以X射线绕射所求得的(200)面的积分强度(I(200))相对于微粉末铜以X射线绕射所求得的(200)面的积分强度(I0(200))，I(200)/I0(200)＞40，对该压延面进行利用电镀的粗化处理后的粗化处理面的算术平均粗糙度(以下，称为Ra)为0.02μm～0.2μm，十点平均粗糙度(以下，称为Rz)为0.1μm～1.5μm，为印刷电路基板用原材料。又，记载有：藉此，可提供一种能够在超过1GHz的高频率下使用的印刷电路板。
并且，在专利文献3，揭示有一种电解铜箔，其特征在于：铜箔表面的一部份为由瘤状突起构成的表面粗糙度为2μm～4μm的凹凸面。又，记载有：藉此，可提供一种高频传输特性优异的电解铜箔。
专利文献1：日本专利第4161304号公报
专利文献2：日本专利第4704025号公报
专利文献3：日本特开2004-244656号公报
发明内容
起因于导体(铜箔侧)的导体损耗，如上述，虽然是因集肤效应使得电阻变大所导致，但此电阻，不仅铜箔本身的电阻会有影响，且在铜箔表面用以确保与树脂基板的接着性所进行的粗化处理导致的电阻亦会有影响，具体而言，铜箔表面的粗糙度为导体损耗的主要原因，粗糙度越小，传输损耗越减少。
因此，本发明的目的在于提供一种铜箔，该铜箔即便用在高频电路基板，传输损耗亦良好地获得抑制且与树脂的密接性良好。
本发明人发现：将规定的粗化粒子层形成在铜箔表面，且控制该粗化粒子层侧表面的表面粗糙度Ra及粗化粒子的平均粒径，对抑制当使用在高频电路基板时的传输损耗及与树脂的良好密接性极具效果。
本发明是基于上述见解而完成者，在一方案中，为一种具有粗化处理层的铜箔，前述粗化处理层具有原粒子层，前述原粒子层侧表面的表面粗糙度Ra为0.12μm以下，前述原粒子层的原粒子的平均粒径为0.10～0.25μm。
本发明的铜箔在一实施形态中，前述粗化处理层在前述原粒子层上具有二次粒子层，前述二次粒子层的二次粒子的平均粒径为0.35μm以下。
本发明的铜箔在另一实施形态中，前述原粒子层的原粒子的平均粒径未达0.25μm。
本发明的铜箔在再另一实施形态中，前述原粒子层的原粒子的平均粒径为0.244μm以下。
本发明的铜箔在再另一实施形态中，将介电系数为2.4，介电损失正切为0.001及厚度为50μm的树脂贴合在前述铜箔的前述粗化处理层侧表面后，使前述铜箔为18μm厚，利用蚀刻以特性阻抗成为50Ω的方式形成电路，经测量在频率60GHz的传输损耗时，前述传输损耗为8.4dB/10cm以下。
本发明的铜箔在再另一实施形态中，将介电系数为2.9，介电损失正切为0.002及厚度为50μm的树脂贴合在前述铜箔的前述粗化处理层侧表面后，使前述铜箔为18μm厚，利用蚀刻以特性阻抗成为50Ω的方式形成电路，经测量在频率60GHz的传输损耗时，前述传输损耗为8.4dB/10cm以下。
本发明的铜箔在再另一实施形态中，将介电系数为3.2，介电损失正切为0.002及厚度为50μm的树脂贴合在前述铜箔的前述粗化处理层侧表面后，使前述铜箔为18μm厚，利用蚀刻以特性阻抗成为50Ω的方式形成电路，经测量在频率60GHz的传输损耗时，前述传输损耗为8.4dB/10cm以下。
本发明的铜箔在再另一实施形态中，前述粗化处理层的Co及Ni的合计含量为2000μg/dm2以下。
本发明的铜箔在再另一实施形态中，前述粗化处理层的Co含量为1000μg/dm2以下。
本发明的铜箔在再另一实施形态中，前述粗化处理层的Ni含量为1000μg/dm2以下。
本发明的铜箔在再另一实施形态中，前述原粒子层侧表面的表面粗糙度Rz为1.6μm以下。
本发明的铜箔在再另一实施形态中，在前述粗化处理层的表面，具有选自由耐热层、防锈层、铬酸盐(クロメート)处理层及硅烷偶合处理层构成的群中的1种以上的层。
本发明的铜箔在再另一实施形态中，在前述铜箔的前述粗化处理层侧表面具备树脂层。
本发明的铜箔在再另一实施形态中，前述树脂层为接着用树脂，及/或半硬化状态的树脂。
本发明的铜箔在再另一实施形态中，为高频电路用铜箔。
本发明在另一方案中，为一种附载体铜箔，该附载体铜箔在载体的一面或两面，依序具有中间层、极薄铜层，前述极薄铜层为本发明的铜箔。
本发明的附载体铜箔在再另一方案中，为高频电路用附载体铜箔。
本发明在再另一方案中，为一种具有本发明的铜箔或本发明的附载体铜箔的积层体。
本发明在再另一方案中，为一种含有本发明的附载体铜箔与树脂的积层体，前述附载体铜箔的端面的一部份或全部被前述树脂覆盖。
本发明在再另一方案中，为一种如下的积层体：一片本发明的附载体铜箔从前述载体侧或前述极薄铜层侧积层在另一片本发明的附载体铜箔的前述载体侧或前述极薄铜层侧。
本发明在再另一方案中，为一种使用本发明的铜箔或本发明的附载体铜箔制造印刷配线板的印刷配线板的制造方法。
本发明在再另一方案中，为一种含有下述步骤的印刷配线板的制造方法：准备本发明的铜箔或本发明的附载体铜箔与绝缘基板的步骤，经过将前述铜箔与前述绝缘基板积层的步骤而形成覆铜积层板的步骤，或经过将前述附载体铜箔与前述绝缘基板积层后将前述附载体铜箔的载体剥除的步骤而形成覆铜积层板的步骤，及然后利用半加成法(セミアディティブ法)、减成法(サブトラクティブ法)、部分加成法(パートリーアディティブ法)或改良半加成法(モディファイドセミアディティブ法)中任一方法形成电路的步骤。
本发明在再另一方案中，为一种含有下述步骤的印刷配线板的制造方法：将电路形成在本发明的铜箔的前述粗化处理层侧表面的步骤，或将电路形成在本发明的附载体铜箔的前述极薄铜层侧表面或者前述载体侧表面的步骤，以埋没前述电路的方式将树脂层形成在前述铜箔的前述粗化处理层侧表面，或前述附载体铜箔的前述极薄铜层侧表面或者前述载体侧表面的步骤，将电路形成在前述树脂层上的步骤，将电路形成在前述树脂层上后，将前述铜箔去除，或将前述载体或前述极薄铜层剥离后，将前述极薄铜层或前述载体去除，藉此使被前述树脂层埋没的电路露出的步骤。
本发明在再另一方案中，为一种含有下述步骤的印刷配线板的制造方法：将本发明的附载体铜箔与树脂基板积层的步骤，在前述附载体铜箔的积层树脂基板侧的相反侧表面，设置树脂层与电路这2层至少1次的步骤，及在形成前述树脂层及电路这2层后，从前述附载体铜箔将前述载体或前述极薄铜层剥离的步骤。
本发明在再另一方案中，为一种含有下述步骤的印刷配线板的制造方法：在本发明的积层体的任一面或两面设置树脂层与电路这2层至少1次的步骤，及在形成前述树脂层及电路这2层后，从构成前述积层体的附载体铜箔将前述载体或前述极薄铜层剥离的步骤。
本发明在再另一方案中，为一种使用以本发明的方法制造的印刷配线板来制造电子机器的电子机器的制造方法。
若根据本发明，则可提供一种即便使用于高频电路基板，传输损耗亦可良好地获得抑制且与树脂的密接性良好的铜箔。
附图说明
图1的A～C为使用本发明的附载体铜箔的印刷配线板制造方法具体例至镀覆电路、去除阻剂为止的步骤中的配线板截面的示意图。
图2的D～F为使用本发明的附载体铜箔的印刷配线板制造方法具体例从树脂及第2层附载体铜箔积层至激光开孔为止的步骤中的配线板截面的示意图。
图3的G～I为使用本发明的附载体铜箔的印刷配线板制造方法具体例从形成填孔(ビアフィル)至剥离第1层载体为止的步骤中的配线板截面的示意图。
图4的J～K为使用本发明的附载体铜箔的印刷配线板制造方法具体例从快速蚀刻(フラッシュエッチング)至形成凸块、铜柱(ピラー)为止的步骤中的配线板截面的示意图。
具体实施方式
可使用于本发明的铜箔的形态并无特别限制。又，典型上本发明所使用的铜箔可为电解铜箔或者为压延铜箔。一般而言，电解铜箔是使铜从硫酸铜镀浴电解析出在钛或不锈钢的滚筒上来制造，而压延铜箔则是重复进行利用轧辊的塑性加工与热处理来制造。在要求弯曲性的用途，大多应用压延铜箔。
作为铜箔材料，可使用通常被使用作为印刷配线板的导体图案的精铜或无氧铜等高纯度铜，除此之外，例如亦可使用掺Sn铜，掺Ag铜，添加有P、Cr、Zr或Mg等的铜合金，添加有Ni及Si等的科森系铜合金之类的铜合金。另，在本说明书中单独使用“铜箔”这个用语时也包含铜合金箔。
另，铜箔的板厚并无需要特别限定，例如为1～1000μm，或者为1～500μm，或者为1～300μm，或者为3～100μm，或者为5～70μm，或者为6～35μm，或者为9～18μm。
又，本发明于另外的方案中，为一种依序具有载体、中间层、极薄铜层的附载体铜箔，前述极薄铜层为本发明的铜箔。当本发明中使用附载体铜箔的情形时，会在极薄铜层表面设置后述的粗化处理层等表面处理层。另，后文也会叙述附载体铜箔另外的实施形态。另，本发明的铜箔及附载体铜箔可适用在高频电路用途。这里的高频电路，是指通过电路传输的信号频率在1GHz以上的电路。
通常，对于铜箔的与树脂基材接着的面也就是粗化面，为了提升积层后的铜箔的剥除强度，会对脱脂后的铜箔表面施以进行“瘤”状电沈积的粗化处理。电解铜箔虽然在制造时有凹凸，但会利用粗化处理增强电解铜箔的凸部，来进一步增大凹凸。有时会进行通常的镀铜等来作为粗化前的前处理，也有时会为了防止电沈积物脱落而进行通常的镀铜等作为粗化后的精加工处理。
在本发明中，也包含前述的前处理及精加工处理，视需要并包含与铜箔粗化相关的公知处理，称为“粗化处理”。
本发明的铜箔的粗化处理层具有原粒子层，原粒子层的原粒子的平均粒径为0.10～0.25μm。若原粒子层的原粒子的平均粒径未达0.10μm，则会有发生与高频基材等树脂的密接力变低的问题之虞。又，若原粒子层的原粒子的平均粒径超过0.25μm，则会有发生导体损耗变大，高频特性变差的问题之虞。原粒子层的原粒子的平均粒径优选为0.10～0.20μm，更优选为0.10～0.15μm。又，原粒子层的原粒子的平均粒径优选未达0.25μm，优选为0.244μm以下，优选为0.24μm以下，更优选为0.234μm以下，更优选为0.23μm以下，更优选为0.22μm以下，更优选为0.21μm以下，更优选为0.204μm以下，更优选为0.20μm以下，更优选为0.19μm以下，更优选为0.18μm以下，更优选为0.17μm以下，更优选为0.16μm以下，更优选为0.15μm以下，更优选为0.145μm以下，更优选为0.14μm以下，更优选为0.13μm以下，更优选为0.125μm以下。
本发明的铜箔的原粒子层侧表面的表面粗糙度Ra(算术平均粗糙度)为0.12μm以下。若原粒子层侧表面的表面粗糙度Ra超过0.12μm，则会有发生因集肤效应导致在高频的导体损耗变大的问题之虞。原粒子层侧表面的表面粗糙度Ra优选为0.12μm以下，更优选为0.11μm以下，更优选为0.10μm以下，更优选为0.09μm以下，再更优选为0.08μm以下，更优选为0.07μm以下。又，本发明的铜箔的原粒子层侧表面的表面粗糙度Ra典型上为0.04～0.12μm、0.06～0.12μm或0.08～0.12μm。又，本发明的铜箔的原粒子层侧表面的表面粗糙度Ra的下限并无需要特别限定，典型上例如为0.001μm以上，例如为0.005μm以上，例如为0.007μm以上，例如为0.01μm以上、0.02μm以上、0.03μm以上、0.04μm以上、0.05μm以上。
另，在本发明中，铜箔的“原粒子层侧表面”，是指当铜箔在原粒子层上具有二次粒子层及/或耐热层及/或防锈层及/或铬酸盐处理层及/或硅烷偶合处理层及/或表面处理层等其他层的情形时最外侧的其他层的表面。也就是说，在本发明中，铜箔的“原粒子层侧表面”，是指当铜箔在原粒子层上具有前述的其他层的情形时设置其他层后的铜箔的最表面。又，在本发明中，铜箔的“原粒子层侧表面”，是指当铜箔不具有前述的其他层的情形时，设置原粒子层后的铜箔的最表面。
又，在本发明中，铜箔的“粗化处理层侧表面”，是指当铜箔在粗化处理层上具有耐热层及/或防锈层及/或铬酸盐处理层及/或硅烷偶合处理层及/或表面处理层等其他层的情形时最外侧的其他层的表面。也就是说，在本发明中，铜箔的“粗化处理层侧表面”，是指当铜箔在粗化处理层上具有前述的其他层的情形时设置其他层后的铜箔的最表面。又，在本发明中，铜箔的“粗化处理层侧表面”意指当铜箔不具有前述的其他层的情形时设置粗化处理层后的铜箔的最表面。
本发明的铜箔的原粒子层侧表面的表面粗糙度Rz(十点平均粗糙度)优选为1.60μm以下。其原因在于：通过使前述铜箔的原粒子层侧表面的表面粗糙度Rz(十点平均粗糙度)在1.60μm以下，有时可更加减少导体损耗。铜箔的原粒子层侧表面的表面粗糙度Rz优选为1.55μm以下，优选为1.50μm以下，优选为1.45μm以下，优选为1.40μm以下，优选为1.35μm以下，优选为1.30μm以下，优选为1.25μm以下，优选为1.20μm以下，优选为1.15μm以下，优选为1.10μm以下，优选为1.05μm以下，优选为1.00μm以下，优选为0.95μm以下，优选为0.90μm以下，优选为0.85μm以下，优选为0.80μm以下，优选为0.75μm以下，更优选为0.70μm以下。又，本发明的铜箔的原粒子层侧表面的表面粗糙度Rz的下限并无需要特别限定，典型上例如为0.001μm以上，例如为0.005μm以上，例如为0.007μm以上，例如为0.01μm以上、0.02μm以上、0.03μm以上、0.04μm以上、0.05μm以上。
粗化处理层优选在原粒子层上具有二次粒子层。二次粒子层具有二次粒子。又，当粗化处理层具有二次粒子层的情形时，二次粒子层的二次粒子的平均粒径优选为0.35μm以下。若利用此种构成，则可得到下述效果：能够抑制因粗糙度变大所导致的导体损耗的增加。二次粒子层的二次粒子的平均粒径更优选为0.30μm以下，再更优选为0.20μm以下，再更优选为0.15μm以下，典型上为0.1～0.35μm、0.15～0.35μm或0.25～0.35μm。又，二次粒子层的二次粒子的平均粒径优选为0.34μm以下，优选为0.33μm以下，优选为0.32μm以下，优选为0.31μm以下，优选为0.30μm以下，优选为0.29μm以下，优选为0.28μm以下，优选为0.27μm以下，优选为0.26μm以下，优选为0.25μm以下，优选为0.24μm以下，更优选为0.234μm以下，更优选为0.23μm以下，更优选为0.22μm以下，更优选为0.21μm以下，更优选为0.20μm以下，更优选为0.19μm以下，更优选为0.18μm以下，更优选为0.17μm以下，更优选为0.16μm以下，更优选为0.15μm以下，更优选为0.145μm以下，更优选为0.14μm以下，更优选为0.13μm以下，更优选为0.125μm以下，更优选为0.12μm以下，更优选为0.11μm以下，更优选为0.10μm以下，更优选为0.09μm以下，更优选为0.08μm以下，更优选为0.07μm以下，更优选为0.06μm以下。二次粒子层的二次粒子的平均粒径的下限并无需要特别限定，典型上例如为0.001μm以上，例如为0.003μm以上，例如为0.005μm以上，例如为0.007μm以上，例如为0.009μm以上，例如为0.01μm以上。另，根据基材，有时也可仅用原粒子来确保密接强度。在该情形时，也可不形成二次粒子。
铜箔的原粒子层侧表面的表面粗糙度Ra、Rz，铜箔的原粒子层的原粒子的平均粒径，二次粒子层的二次粒子的平均粒径，可利用形成粗化处理层前的铜箔的表面粗糙度Ra、Rz及/或原粒子层、二次粒子层的各形成条件(镀覆条件)来控制。
可通过增大形成粗化处理层(表面处理层)前的铜箔的表面粗糙度Ra(铜箔的TD方向(宽度方向)的表面粗糙度Ra)及/或Rz(铜箔的TD方向(宽度方向)的表面粗糙度Rz)，来增大铜箔的原粒子层侧表面的表面粗糙度Ra(铜箔的TD方向(宽度方向)的表面粗糙度Ra)，及/或铜箔的原粒子层侧表面的表面粗糙度Rz(铜箔的TD方向(宽度方向)的表面粗糙度Rz)、原粒子的平均粒径及/或二次粒子的平均粒径。
可通过减小形成粗化处理层(表面处理层)前的铜箔的表面粗糙度Ra(铜箔的TD方向(宽度方向)的表面粗糙度Ra)及/或Rz(铜箔的TD方向(宽度方向)的表面粗糙度Rz)，来减小铜箔的原粒子层侧表面的表面粗糙度Ra(铜箔的TD方向(宽度方向)的表面粗糙度Ra)，及/或铜箔的原粒子层侧表面的表面粗糙度Rz(铜箔的TD方向(宽度方向)的表面粗糙度Rz)、原粒子的平均粒径及/或二次粒子的平均粒径。
形成粗化处理层(表面处理层)前的铜箔的TD方向(宽度方向)的表面粗糙度Ra优选为0.10μm以下，优选为0.09μm以下，优选为0.08μm以下，优选为0.07μm以下，优选为0.06μm以下，优选为0.05μm以下。其原因在于：通过使形成粗化处理层(表面处理层)前的铜箔的TD方向(宽度方向)的表面粗糙度Ra在0.10μm以下，可使得形成粗化处理层(表面处理层)后的铜箔的原粒子层侧表面的TD方向的表面粗糙度Ra(算术平均粗糙度)轻易地控制在0.12μm以下。形成粗化处理层(表面处理层)前的铜箔的TD方向(宽度方向)的表面粗糙度Ra的下限并无需要特别限定，典型上例如为0.001μm以上，例如为0.005μm以上，例如为0.007μm以上，例如为0.01μm以上、0.02μm以上、0.03μm以上、0.04μm以上、0.05μm以上。
形成粗化处理层(表面处理层)前的铜箔的TD方向(宽度方向)的表面粗糙度Rz优选为0.90μm以下，优选为0.85μm以下，优选为0.83μm以下，优选为0.81μm以下，优选为0.79μm以下，优选为0.77μm以下，优选为0.75μm以下，优选为0.73μm以下，优选为0.71μm以下，优选为0.69μm以下。其原因在于：通过使形成粗化处理层(表面处理层)前的铜箔的TD方向(宽度方向)的表面粗糙度Rz在0.90μm以下，可使得形成粗化处理层(表面处理层)后的铜箔的原粒子层侧表面的TD方向的表面粗糙度Rz(十点平均粗糙度)轻易地控制在1.60μm以下。形成粗化处理层(表面处理层)前的铜箔的TD方向(宽度方向)的表面粗糙度Rz的下限并无需要特别限定，典型上例如为0.001μm以上，例如为0.005μm以上，例如为0.007μm以上，例如为0.01μm以上、0.02μm以上、0.03μm以上、0.04μm以上、0.05μm以上。
以下揭示上述形成粗化处理层时的原粒子层、二次粒子层的各形成条件(浴组成及镀覆条件)的一例。
[浴组成及镀覆条件]
关于原粒子层，优选以(A-1)原粒子层的形成1的条件将镀覆层形成在铜箔表面上后，以(A-2)原粒子层的形成2的条件形成镀覆层。另，在原粒子层与铜箔之间，也可设置一层或复数层的其他层。其他层可为镀铜层或镀镍层。
(A-1)原粒子层的形成1(镀Cu或镀Cu-W合金)
原粒子层的形成1的处理为相当于粗化镀覆(粗镀覆)的处理。粗化镀覆为将电流密度设定在极限电流密度以上所进行的镀覆。
(镀Cu)
液组成：铜10～20g/L，硫酸50～100g/L
液温：25～50℃
电流密度：20～58A/dm2
库伦量：30～80As/dm2
(镀Cu-W合金)
液组成：铜10～20g/L，钨0.1～30mg/L，硫酸50～100g/L
液温：25～50℃
电流密度：20～58A/dm2
库伦量：30～80As/dm2
(A-2)原粒子层的形成2
原粒子层的形成2的处理相当于平滑镀覆(正常镀覆)。平滑镀覆为将电流密度设定为未达极限电流密度所进行的镀覆。)
液组成：铜15～50g/L，硫酸60～100g/L
液温：25～50℃
电流密度：1～10A/dm2
库伦量：10～30As/dm2
如上述，以2阶段的处理等复数次的处理来进行原粒子层的形成处理，且如上述般在后续的处理，通过进行平滑镀覆，可更加降低铜箔的原粒子层侧表面的表面粗糙度Ra。另，电流密度越低及/或库伦量越多，有时前述Ra的降低效果会越大。
另，也可在用以形成上述原粒子的镀液，各别以0.0001～0.5g/L的浓度添加选自由Ni、Co、Fe、Cr、Mo、Zn、Ta、Al、P、W、Mn、Sn、As及Ti构成的群中的一种或二种以上的元素。
另，原粒子层也可用1次或2次以上的处理来形成。
(B)二次粒子层的形成
二次粒子层可用以下的条件来形成。另，也可不形成二次粒子层。二次粒子层可利用镀Cu-Co-Ni合金、镀Cu-Co合金、镀Cu-Ni合金、镀Cu-Ni-P合金、镀Cu-Ni-Mo-W合金、镀Cu-Ni-Fe-Zn合金、镀Cu-Co-Cr-Ti合金或镀Cu-Co-As合金等来形成。二次粒子层也可用1次或2次以上的处理来形成。
(二次粒子层的形成条件1)
若举二次粒子的镀覆条件的一例，则如下述。
液组成：选自由Ni、Co、Fe、Cr、Mo、Zn、Ta、Cu、Al、P、W、Mn、Sn、As及Ti构成的群中的一种或二种以上的元素，各别为0.001～15g/L
pH：2～3
液温：30～50℃
电流密度：25～50A/dm2
库伦量：4～50As/dm2，更优选为5～40As/dm2，更优选为8～30As/dm2
(二次粒子层的形成条件2)
若举二次粒子的镀覆条件的一例，则如下述。
液组成：铜10～20g/L，选自由Ni、Co、Fe、Cr、Mo、Zn、Ta、Al、P、W、Mn、Sn、As及Ti构成的群中的一种或二种以上的元素各别为0.001～15g/L
pH：2～3
液温：30～50℃
电流密度：25～50A/dm2
库伦量：4～50As/dm2，更优选为5～40As/dm2，更优选为8～30As/dm2
(镀Cu-Co-Ni合金)
液组成：铜10～20g/L，镍5～15g/L，钴5～15g/L
pH：2～3
液温：30～50℃
电流密度：25～50A/dm2
库伦量：4～75As/dm2，更优选为5～40As/dm2，更优选为8～30As/dm2
(镀Cu-Co合金)
液组成：铜10～20g/L，钴5～15g/L
pH：2～3
液温：30～50℃
电流密度：25～50A/dm2
库伦量：4～75As/dm2，更优选为5～40As/dm2，更优选为8～30As/dm2
(镀Cu-Ni合金)
液组成：铜10～20g/L，镍5～15g/L
pH：2～3
液温：30～50℃
电流密度：25～50A/dm2
库伦量：4～75As/dm2，更优选为5～40As/dm2，更优选为8～30As/dm2
(镀Cu-Ni-P合金)
液组成：铜10～20g/L，镍5～15g/L，磷0.1～3g/L
pH：2～3
液温：30～50℃
电流密度：25～50A/dm2
库伦量：4～75As/dm2，更优选为5～40As/dm2，更优选为8～30As/dm2
(镀Cu-Ni-Mo-W合金)
液组成：铜10～20g/L，镍5～15g/L，钼0.5～8g/L，钨0.1～30mg/L
pH：2～3
液温：30～50℃
电流密度：25～50A/dm2
库伦量：4～75As/dm2，更优选为5～40As/dm2，更优选为8～30As/dm2
(镀Cu-Ni-Fe-Zn合金)
液组成：铜10～20g/L，镍5～15g/L，铁0.1～1.5g/L，锌0.5～5g/L
pH：2～3
液温：30～50℃
电流密度：25～50A/dm2
库伦量：4～75As/dm2，更优选为5～40As/dm2，更优选为8～30As/dm2
(镀Cu-Co-Cr-Ti合金)
液组成：铜10～20g/L，钴5～15g/L，铬0.1～1.5g/L，钛0.01～1.5g/L
pH：2～3
液温：30～50℃
电流密度：25～50A/dm2
库伦量：4～75As/dm2，更优选为5～40As/dm2，更优选为8～30As/dm2
(镀Cu-Co-As合金)
液组成：铜10～20g/L，钴5～15g/L，砷0.01～2g/L
pH：2～3
液温：30～50℃
电流密度：25～50A/dm2
库伦量：4～75As/dm2，更优选为5～40As/dm2，更优选为8～30As/dm2
例如，可使用Cu-Co-Ni合金镀覆，来作为形成前述原粒子层或二次粒子层时的粗化处理。Cu-Co-Ni合金镀覆可利用电镀来进行。可使Cu-Co-Ni合金镀覆层中的Cu的附着量为15～40mg/dm2，Co的附着量为100～3000μg/dm2，Ni的附着量为100～1500μg/dm2。可使Cu-Co-Ni合金镀覆层为具有前述Cu、Co、Ni附着量的Cu、Co、Ni的3元系合金层。若Co附着量未达100μg/dm2，则有时耐热性会恶化且蚀刻性会变差。若Co附着量超过3000μg/dm2，则当必须考虑磁性影响的情形时，会有不利的情况，有时会产生蚀刻污斑，又，有时耐酸性及耐化学品性会恶化。若Ni附着量未达100μg/dm2，则有时耐热性会变差。另一方面，若Ni附着量超过1500μg/dm2，则有时蚀刻残留会变多。优选的Co附着量为100～2500μg/dm2。优选的Ni附着量为100～1200μg/dm2。这里，所谓蚀刻污斑，是指经用氯化铜蚀刻的情形时，Co未溶解而残留的现象。又，所谓蚀刻残留，是指经用氯化铵进行碱蚀刻的情形时，Ni未溶解而残留的现象。
另，通过延长形成原粒子层时的镀覆时间及/或提高电流密度及/或增大库伦量，可增大原粒子的平均粒径。又，通过缩短形成原粒子层时的镀覆时间及/或降低电流密度及/或减小库伦量及/或在镀液添加下述规定的元素，可减小原粒子的平均粒径。
另，通过延长形成二次粒子层时的镀覆时间及/或降低电流密度及/或增大库伦量，可增大二次粒子的平均粒径。又，通过缩短形成二次粒子时的镀覆时间及/或提高电流密度及/或减小库伦量及/或在镀液添加下述规定的元素，可减小二次粒子的平均粒径。
另，粗化处理等表面处理前的铜箔表面或极薄铜层表面的算术平均粗糙度Ra及十点平均粗糙度Rz可用下述方式控制。
在压延铜箔的情形时，使最后冷压延时使用的轧辊的表面的算术平均粗糙度Ra在0.14μm以下。通过减小最后冷压延时使用的轧辊的表面的算术平均粗糙度Ra，可减小粗化处理等表面处理前的铜箔表面的算术平均粗糙度Ra。又，通过增大最后冷压延时使用的轧辊的表面的算术平均粗糙度Ra，可增大粗化处理等表面处理前的铜箔表面的算术平均粗糙度Ra。又，使最后冷压延时的油膜当量为12000～26000。通过降低最后冷压延时的油膜当量，可减小粗化处理等表面处理前的铜箔表面的算术平均粗糙度Ra及/或十点平均粗糙度Rz。又，通过增大最后冷压延时的油膜当量，可增大粗化处理等表面处理前的铜箔表面的算术平均粗糙度Ra及/或十点平均粗糙度Rz。
油膜当量以下式表示。
油膜当量＝{(压延油黏度[cSt])×(通过速度[mpm]+辊圆周速率[mpm])}/{(辊的咬入角[rad])×(材料的屈服应力[kg/mm2])}
压延油黏度[cSt]是在40℃的运动黏度。
另，在电解铜箔的情形时，通过减小制造电解铜箔时使用的阴极滚筒(电解滚筒)的表面的算术平均粗糙度Ra及/或十点平均粗糙度Rz，可减小电解铜箔的光泽面(S面)的算术平均粗糙度Ra及/或十点平均粗糙度Rz。又，通过增大制造电解铜箔时使用的阴极滚筒(电解滚筒)的表面的算术平均粗糙度Ra及/或十点平均粗糙度Rz，可增大光泽面的算术平均粗糙度Ra及/或十点平均粗糙度Rz。又，通过将光泽剂或者流平剂及/或氯化物离子添加在制造电解铜箔时使用的电解液，可减小电解铜箔的析出面(无光泽面，M面)及/或光泽面(S面)的算术平均粗糙度Ra及/或十点平均粗糙度Rz。光泽剂、流平剂可使用公知的光泽剂、流平剂或后述的流平剂。
在附载体铜箔的极薄铜层的情形时，通过用前述方法控制使用作为载体的铜箔的表面的Ra及Rz，可控制极薄铜层表面的Ra及Rz。又，通过将后述的流平剂与氯化物离子添加在形成极薄铜层时的电解液，可控制极薄铜层表面的Ra及Rz。具体而言，通过提高形成极薄铜层时的电解液中的流平剂浓度及/或氯化物离子浓度，可减小极薄铜层表面的Ra及/或Rz值。又，通过降低形成极薄铜层时的电解液中的流平剂浓度及/或氯化物离子浓度，可增大极薄铜层表面的Ra及/或Rz值。
粗化处理层的Co及Ni的合计含量优选在2000μg/dm2以下。其原因在于：通过使粗化处理层的Co及Ni的合计含量在2000μg/dm2以下，有时可更加减少导体损耗，显现出更良好的高频特性。粗化处理层的Co及Ni的合计含量更优选在1900μg/dm2以下，更优选在1800μg/dm2以下，更优选在1700μg/dm2以下，更优选在1600μg/dm2以下，更优选在1500μg/dm2以下，更优选在1400μg/dm2以下，更优选在1300μg/dm2以下，更优选在1200μg/dm2以下，更优选在1100μg/dm2以下，再更优选在1000μg/dm2以下，再更优选在950μg/dm2以下，再更优选在900μg/dm2以下，再更优选在850μg/dm2以下，再更优选在800μg/dm2以下，再更优选在750μg/dm2以下，再更优选在700μg/dm2以下。粗化处理层的Co及Ni的合计含量的下限并无需要特别限定，典型上，例如不含Co及Ni，例如Co及Ni的合计含量的下限为0μg/dm2，例如为0μg/dm2以上，例如为0.1μg/dm2以上，例如为0.5μg/dm2以上，例如为0.8μg/dm2以上，例如为1μg/dm2以上，例如为2μg/dm2以上，例如为5μg/dm2以上，例如为10μg/dm2以上，例如为15μg/dm2以上，例如为20μg/dm2以上，例如为25μg/dm2以上。
又，粗化处理层的Co含量优选在1000μg/dm2以下。其原因在于：通过使粗化处理层的Co含量在1000μg/dm2以下，有时可更加减少导体损耗，显现出更良好的高频特性。粗化处理层的Co含量优选在950μg/dm2以下，优选在900μg/dm2以下，优选在850μg/dm2以下，优选在800μg/dm2以下，优选在750μg/dm2以下，优选在700μg/dm2以下，优选在650μg/dm2以下，优选在600μg/dm2以下，优选在550μg/dm2以下，优选在500μg/dm2以下。粗化处理层的Co含量的下限并无需要特别限定，典型上，例如不含Co，例如Co的含量的下限为0μg/dm2，例如为0μg/dm2以上，例如为0.1μg/dm2以上，例如为0.5μg/dm2以上，例如为0.8μg/dm2以上，例如为1μg/dm2以上，例如为2μg/dm2以上，例如为5μg/dm2以上，例如为8μg/dm2以上，例如为10μg/dm2以上，例如为11μg/dm2以上，例如为15μg/dm2以上。
又，粗化处理层的Ni含量优选在1000μg/dm2以下。其原因在于：通过使粗化处理层的Ni含量在1000μg/dm2以下，有时可更加减少导体损耗，显现出更良好的高频特性。粗化处理层的Ni含量优选在950μg/dm2以下，优选在900μg/dm2以下，优选在850μg/dm2以下，优选在800μg/dm2以下，优选在750μg/dm2以下，优选在700μg/dm2以下，优选在650μg/dm2以下，优选在600μg/dm2以下，优选在550μg/dm2以下，优选在500μg/dm2以下。粗化处理层的Ni含量的下限并无需要特别限定，典型上，例如不含Ni，例如Ni的含量的下限为0μg/dm2，例如为0μg/dm2以上，例如为0.1μg/dm2以上，例如为0.5μg/dm2以上，例如为0.8μg/dm2以上，例如为1μg/dm2以上，例如为2μg/dm2以上，例如为5μg/dm2以上，例如为8μg/dm2以上，例如为10μg/dm2以上，例如为11μg/dm2以上，例如为15μg/dm2以上。
另，当铜箔具有粗化处理层以外的表面处理层的情形时，粗化处理层的Co及Ni的合计含量，意指粗化处理层的Co及Ni及粗化处理层以外的表面处理层的Co及Ni的合计含量。又，在上述情形时，粗化处理层的Co含量意指粗化处理层的Co及粗化处理层以外的表面处理层的Co的合计含量。又，在上述情形时，粗化处理层的Ni含量意指粗化处理层的Ni及粗化处理层以外的表面处理层的Ni的合计含量。又，在上述情形时，粗化处理层的Co含量意指粗化处理层的Co及粗化处理层以外的表面处理层的Co的合计含量。又，在上述情形时，粗化处理层的Ni含量意指粗化处理层的Ni及粗化处理层以外的表面处理层的Ni的合计含量。作为粗化处理层以外的表面处理层，可列举：耐热层、防锈层、铬酸盐处理层、硅烷偶合处理层等。
上述原粒子层及二次粒子层可通过电镀层形成。此二次粒子的特征为成长在前述原粒子上的1个或复数个树枝状粒子，或成长在前述原粒子上的正常镀覆。亦即，在本说明书中，当使用“二次粒子层”这个用语的情形时，也包含被覆镀覆等的正常镀覆层。又，二次粒子层可具有一层以上由粗化粒子形成的层，或具有一层以上的正常镀覆层，或分别具有一层以上由粗化粒子形成的层与一层以上的正常镀覆层。
另，所谓原粒子层，是指如下述般的层：含有直接形成在铜箔上的粗化粒子与堆积在该粗化粒子上的粗化粒子，前述堆积在该粗化粒子上的粗化粒子的组成与直接形成在铜箔上的粗化粒子相同或具有与直接形成在铜箔上的粗化粒子含有的元素相同的元素。所谓二次粒子层，是指如下述般的层：含有形成在原粒子层所含的粗化粒子上的粗化粒子，且该形成在原粒子层所含的粗化粒子上的粗化粒子的组成与形成原粒子层的粗化粒子不同，或该形成在原粒子层所含的粗化粒子上的粗化粒子含有形成原粒子层的粗化粒子不含的元素。
又，当无法测量有无上述构成原粒子及/或二次粒子的元素及/或该元素的浓度或者附着量的情形时，对于原粒子及二次粒子例如用扫描型电子显微镜照片观察时，可将看起来重叠且存在铜箔侧(下方)的粒子及未重叠的粒子判定是原粒子，将看起来重叠且存在其他粒子上的粒子判定是二次粒子。
原粒子层优选含有铜。原粒子层优选由主成分为铜的金属构成。所谓主成分，意指该元素在原粒子层中的浓度为50wt％以上。原粒子层优选由铜与不可避免的杂质构成。其原因在于：通过使原粒子层含有铜，有时铜箔的导体损耗会更加减少。原粒子层也可含有选自由Ni、Co、Fe、Cr、Mo、Zn、Ta、Cu、Al、P、W、Mn、Sn、As及Ti构成的群中的一种或二种以上的元素。
二次粒子层优选含有选自由Ni、Co、Fe、Cr、Mo、Zn、Ta、Cu、Al、P、W、Mn、Sn、As及Ti构成的群中的一种或二种以上的元素。二次粒子层优选含有Cu与选自由Ni、Co、Fe、Cr、Mo、Zn、Ta、Al、P、W、Mn、Sn、As及Ti构成的群中的一种或二种以上的元素。二次粒子层优选含有合金。二次粒子层优选含有含选自由Ni、Co、Fe、Cr、Mo、Zn、Ta、Cu、Al、P、W、Mn、Sn、As及Ti构成的群中的一种或二种以上元素的合金。二次粒子层优选含有含Cu与选自由Ni、Co、Fe、Cr、Mo、Zn、Ta、Al、P、W、Mn、Sn、As及Ti构成的群中的一种或二种以上元素的合金。通过使二次粒子层含有前述的元素或合金，有时二次粒子层具有的二次粒子的大小会变小。其原因在于：当二次粒子层具有的二次粒子的大小变小的情形时，有时铜箔的导体损耗会减少。
＜传输损耗＞
当传输损耗小的情形时，由于可抑制用高频进行信号传输时的信号衰减，因此在用高频进行信号传输的电路中，可进行稳定的信号传输。因此，传输损耗值小较适合使用在用高频进行信号传输的电路用途，所以是优选的。将介电系数为2.9，介电损失正切为0.002及厚度为50μm的树脂(液晶聚合物树脂或PTFE基板(氟树脂基板)或COP基板(环烯烃聚合物树脂基板)或低介电PI树脂(低介电聚酰亚胺树脂))贴合在铜箔的粗化处理层侧表面后，使铜箔为18μm厚，利用蚀刻以特性阻抗成为50Ω的方式形成电路，经测量在频率60GHz的传输损耗时，传输损耗优选在8.4dB/10cm以下，更优选在8.3dB/10cm以下，再更优选在8.15dB/10cm以下。另，并不是将使用的铜箔限定在18μm，在比18μm薄的铜箔的情形时，可通过进行镀铜来作相同的测量，在比18μm厚的铜箔的情形时，则可通过进行软蚀刻来作相同的测量。
将介电系数为3.2，介电损失正切为0.002及厚度为50μm的树脂(液晶聚合物树脂或PTFE基板(氟树脂基板)或COP基板(环烯烃聚合物树脂基板)或低介电PI树脂(低介电聚酰亚胺树脂))贴合在铜箔的粗化处理层侧表面后，使铜箔为18μm厚，利用蚀刻以特性阻抗成为50Ω的方式形成电路，经测量在频率60GHz的传输损耗时，传输损耗优选在8.4dB/10cm以下，更优选在8.3dB/10cm以下，再更优选在8.15dB/10cm以下。另，并不是将使用的铜箔限定在18μm，在比18μm薄的铜箔的情形时，可通过进行镀铜来作相同的测量，在比18μm厚的铜箔的情形时，则可通过进行软蚀刻来作相同的测量。
将介电系数为2.4，介电损失正切为0.001及厚度为50μm的树脂(COP基板(环烯烃聚合物树脂基板))贴合在铜箔的粗化处理层侧表面后，使铜箔为18μm厚，利用蚀刻以特性阻抗成为50Ω的方式形成电路，经测量在频率60GHz的传输损耗时，传输损耗优选在8.4dB/10cm以下，更优选在8.3dB/10cm以下，再更优选在8.15dB/10cm以下。另，并不是将使用的铜箔限定在18μm，在比18μm薄的铜箔的情形时，可通过进行镀铜来作相同的测量，在比18μm厚的铜箔的情形时，则可通过进行软蚀刻来作相同的测量。
可在将本发明的铜箔贴合在绝缘基板后，将铜箔蚀刻成想要的导体图案，最后制造印刷配线板。
＜附载体铜箔＞
作为本发明另外的实施形态的附载体铜箔，在载体的一面或两面，依序具有中间层、极薄铜层。又，前述极薄铜层为前述本发明一实施形态的铜箔。
＜载体＞
可使用在本发明的载体典型上为金属箔或树脂膜，例如能以铜箔、铜合金箔、镍箔、镍合金箔、铁箔、铁合金箔、不锈钢箔、铝箔、铝合金箔、绝缘树脂膜、聚酰亚胺膜、LCP(液晶聚合物)膜、氟树脂膜、聚对苯二甲酸乙二醇酯(PET)膜、聚丙烯(PP)膜、聚酰胺膜、聚酰胺酰亚胺膜的形态提供。
可使用在本发明的载体典型上能以压延铜箔或电解铜箔的形态提供。一般而言，电解铜箔是从硫酸铜镀覆浴使铜电解析出在钛或不锈钢的滚筒上制造，而压延铜箔则是重复进行利用轧辊的塑性加工与热处理来制造。作为铜箔的材料，除了精铜(JIS H3100合金编号 C1100)或无氧铜(JIS H3100 合金编号 C1020或JIS H3510 合金编号 C1011)等高纯度铜之外，例如也可使用掺Sn铜，掺Ag铜，添加有Cr、Zr或Mg等的铜合金，添加有Ni及Si等的科森系铜合金之类的铜合金。另，在本说明书中单独使用“铜箔”这个用语时也包含铜合金箔。
可使用在本发明的载体的厚度并无特别限制，只要适当调节成在达成作为载体的作用上适合的厚度即可，例如可在5μm以上。不过，若过厚，则由于生产成本会变高，所以一般优选是在35μm以下。因此，载体的厚度典型上为8～70μm，更典型上为12～70μm，更典型上为18～35μm。又，从减少原料成本的观点，载体的厚度薄是优选的。因此，载体的厚度典型上为5μm以上35μm以下，优选为5μm以上18μm以下，优选为5μm以上12μm以下，优选为5μm以上11μm以下，优选为5μm以上10μm以下。另，当载体的厚度薄的情形时，在载体制造时容易发生折痕。为了防止发生折痕，例如使附载体铜箔制造装置的搬送辊平滑，或缩短搬送辊与下一搬送辊的距离是有效的。另，当附载体铜箔被使用在印刷配线板的制造方法之一的嵌入法(エンベッティド法(Enbedded Process))的情形时，载体的刚性必须要高。因此，当使用在嵌入法的情形时，载体的厚度优选在18μm以上300μm以下，优选在25μm以上150μm以下，优选在35μm以上100μm以下，再更优选在35μm以上70μm以下。
另，在载体设置极薄铜层侧的表面的相反侧的表面也可设置粗化处理层。可使用公知的方法设置该粗化处理层，也可用后述的粗化处理来设置。在载体设置极薄铜层侧的表面的相反侧的表面设置粗化处理层，具有下述优点：当将载体从具有该粗化处理层的表面侧积层在树脂基板等支持体时，载体与树脂基板不易剥离。
以下揭示使用电解铜箔作为载体的情形时的制造条件一例。
＜电解液组成＞
铜：90～110g/L
硫酸：90～110g/L
氯：50～100ppm
流平剂1(双(3磺丙基)二硫化物)：10～30ppm
流平剂2(胺化合物)：10～30ppm
上述胺化合物可使用下述化学式的胺化合物。
另，使用在本发明的电解，使用在表面处理或镀覆等的处理液的剩余部分只要没有特别载明，则为水。
(上述化学式中，R1及R2选自由羟烷基、醚基、芳基、芳香族取代烷基、不饱和烃基、烷基构成的一群中。)
＜制造条件＞
电流密度：70～100A/dm2
电解液温度：50～60℃
电解液线速：3～5m/sec
电解时间：0.5～10分钟
＜中间层＞
在载体上设置中间层。在载体与中间层之间也可设置其他层。本发明使用的中间层，只要是“在附载体铜箔积层于绝缘基板的步骤前，极薄铜层不易从载体剥离，且在积层于绝缘基板的步骤后，极薄铜层可从载体剥离”此类的构成的话，则无特别限定。例如，本发明的附载体铜箔的中间层可含有选自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn、此等的合金、此等的水合物、此等的氧化物、有机物构成的群中的一种或二种以上。又，中间层也可为复数层。
又，例如，中间层可通过下述方式构成：从载体侧形成由选自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn组成的元素群中的一种元素构成的单一金属层或者由选自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn组成的元素群中的一种或二种以上的元素构成的合金层，并在其上形成由选自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn组成的元素群中的一种或二种以上的元素的水合物或氧化物或者有机物构成的层，或者形成由选自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn组成的元素群中的一种元素构成的单一金属层，或者形成由选自由Cr、Ni、Co、Fe、Mo、Ti、W、P、Cu、Al、Zn组成的元素群中的一种或二种以上的元素构成的合金层。
当仅在单面设置中间层的情形时，优选在载体的相反面设置镀Ni层等防锈层。另，当用铬酸盐处理或锌铬酸盐处理或镀覆处理来设置中间层的情形时，有时铬或锌等附着的金属的一部份会变成水合物或氧化物。
又，例如，中间层可在载体上依序积层镍，镍-磷合金或镍-钴合金与铬而构成。镍与铜的接着力由于高于铬与铜的接着力，因此当剥离极薄铜层时，会变成在极薄铜层与铬的界面剥离。又，中间层的镍被期待防止铜成分从载体逐渐向极薄铜层扩散的阻挡效果。中间层的镍附着量优选在100μg/dm2以上40000μg/dm2以下，更优选在100μg/dm2以上4000μg/dm2以下，更优选在100μg/dm2以上2500μg/dm2以下，更优选在100μg/dm2以上但未达1000μg/dm2，中间层的铬附着量优选在5μg/dm2以上100μg/dm2以下。
＜极薄铜层＞
在中间层上设置极薄铜层。在中间层与极薄铜层之间也可设置其他层。极薄铜层可通过利用硫酸铜、焦磷酸铜、胺磺酸铜、氰化铜等电解浴的电镀而形成，由于可使用通常的电解铜箔于高电流密度下形成铜箔，因此，优选为硫酸铜浴。极薄铜层的厚度并无特别限制，一般而言会比载体薄，例如在12μm以下。典型为0.5～12μm，更典型为1～5μm，再更典型为1.5～5μm，再更典型为2～5μm。另，也可在载体的两面设置极薄铜层。
以此方式，制造具备有载体与积层在载体上的中间层与积层在中间层上的极薄铜层的附载体铜箔。附载体铜箔本身的使用方法为本领域的技术人员所周知，例如可将极薄铜层的表面贴合在纸基材酚树脂、纸基材环氧树脂、合成纤维布基材环氧树脂、玻璃布-纸复合基材环氧树脂、玻璃布-玻璃不织布复合基材环氧树脂及玻璃布基材环氧树脂、聚酯膜、聚酰亚胺膜等绝缘基板并进行热压接后，将载体剥离而制成覆铜积层板，将接着在绝缘基板的极薄铜层蚀刻成想要的导体图案，最后制造印刷配线板。
＜表面处理＞
在粗化处理后，也可用Ni、Co、Cu、Zn的单质，或Ni合金、Co合金、Cu合金、Zn合金，或含有选自Ni、Co、Cu、Zn的群中一种以上元素的合金等形成耐热层或防锈层，并且也可对其表面实施铬酸盐处理、硅烷偶合处理等处理。亦即，也可在粗化处理层的表面形成选自由耐热层、防锈层、铬酸盐处理层及硅烷偶合处理层构成的群中的1种以上的层。另，上述的耐热层、防锈层、铬酸盐处理层、硅烷偶合处理层分别也可由复数层形成(例如2层以上、3层以上等)。
前述铬酸盐处理层，是指经含有铬酸酐、铬酸、二铬酸、铬酸盐或二铬酸盐的液体处理过的层。铬酸盐处理层也可含有Co、Fe、Ni、Mo、Zn、Ta、Cu、Al、P、W、Sn、As及Ti等元素(也可为金属、合金、氧化物、氮化物、硫化物等任何形态)。铬酸盐处理层的具体例，可列举：经铬酸酐或二铬酸钾水溶液处理过的铬酸盐处理层或经含有铬酸酐或二铬酸钾及锌的处理液处理过的铬酸盐处理层等。
前述硅烷偶合处理层可使用公知的硅烷偶合剂形成，也可使用环氧系硅烷、胺基系硅烷、甲基丙烯酰氧基(メタクリロキシ)系硅烷、巯基系硅烷、乙烯基系硅烷、咪坐系硅烷、三嗪系硅烷等硅烷偶合剂等来形成。另，此种硅烷偶合剂也可混合2种以上使用。其中，优选为使用胺基系硅烷偶合剂或环氧系硅烷偶合剂形成者。
又，可对极薄铜层、粗化处理层、耐热层、防锈层、硅烷偶合处理层或铬酸盐处理层的表面，进行国际公开号WO2008/053878、特开2008-111169号、专利第5024930号、国际公开号WO2006/028207、日本专利第4828427号、国际公开号WO2006/134868、日本专利第5046927号、国际公开号WO2007/105635、日本专利第5180815号、日本特开2013-19056号记载的表面处理。
＜树脂层＞
铜箔也可在粗化处理层侧表面具备树脂层。前述树脂层可为接着剂，也可为接着用的半硬化状态(B阶段)的绝缘树脂层。所谓半硬化状态(B阶段)，包含如下状态：即便用手指触碰其表面亦无黏着感，可将该绝缘树脂层重叠保管，若进一步受到加热处理，则会产生硬化反应的状态。
又，前述树脂层可含有热硬化性树脂，也可为热塑性树脂。又，前述树脂层也可含有热塑性树脂。其种类并无特别限定，作为优选者，例如可列举含有选自如下成分的群中的一种以上的树脂：环氧树脂、聚酰亚胺树脂、多官能性氰酸酯化合物、马来亚酰胺化合物、聚马来亚酰胺化合物、马来亚酰胺系树脂、芳香族马来亚酰胺树脂、聚乙烯缩醛树脂、胺酯(ウレタン)树脂、聚醚砜(ポリエーテルスルホン、ポリエーテルサルホン、ポリエーテルサルフォン)、聚醚砜(ポリエーテルスルホン、ポリエーテルサルホン、ポリエーテルサルフォン)树脂、芳香族聚酰胺树脂、芳香族聚酰胺树脂聚合物、橡胶性树脂、聚胺、芳香族聚胺、聚酰胺酰亚胺树脂、橡胶改质环氧树脂、苯氧基树脂、羧基改质丙烯腈-丁二烯树脂、聚苯醚、双马来亚酰胺三嗪树脂、热硬化性聚苯醚树脂、氰酸酯酯系树脂、羧酸的酸酐、多元羧酸的酸酐、具有可交联的官能基的线状聚合物、聚苯醚树脂、2,2-双(4-氰氧基苯基)丙烷、含磷的酚化合物、环烷酸锰、2,2-双(4-缩水甘油基苯基)丙烷、聚苯醚-氰酸酯系树脂、硅氧烷改质聚酰胺酰亚胺树脂、氰酯树脂、膦氮烯系树脂、橡胶改质聚酰胺酰亚胺树脂、异戊二烯、氢化型聚丁二烯、聚乙烯丁醛、苯氧基、高分子环氧树脂、芳香族聚酰胺、氟树脂、双酚、嵌段共聚聚酰亚胺树脂及氰酯树脂。
又，前述环氧树脂只要在分子内具有2个以上的环氧基且可使用在电气-电子材料用途，则没有特别问题可加以使用。又，前述环氧树脂优选为使用分子内具有2个以上缩水甘油基的化合物进行环氧化而成的环氧树脂。又，可混合选自双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、双酚AD型环氧树脂、酚醛清漆(ノボラック)型环氧树脂、甲酚酚醛清漆(クレゾールノボラック)型环氧树脂、脂环式环氧树脂、溴化(ブロム化)环氧树脂、酚系酚醛清漆型环氧树脂、萘型环氧树脂、溴化双酚A型环氧树脂、邻甲酚酚醛清漆型环氧树脂、橡胶改质双酚A型环氧树脂、缩水甘油胺型环氧树脂、异氰尿酸三缩水甘油酯(トリグリシジルイソシアヌレート)、N,N-二缩水甘油基苯胺等缩水甘油胺化合物、四氢邻苯二甲酸二缩水甘油酯等缩水甘油酯化合物、含磷的环氧树脂、联苯型环氧树脂、联苯酚醛清漆型环氧树脂、三羟基苯基甲烷型环氧树脂、四苯基乙烷型环氧树脂的群中的1种或2种以上使用，或可使用前述环氧树脂的氢化体或卤化体。
可使用公知的含磷环氧树脂作为前述含磷环氧树脂。又，前述含磷环氧树脂优选为例如分子内具备2个以上环氧基的以自9,10-二氢-9-氧杂-10-磷菲(ホスファフェナントレン)-10-氧化物的衍生物的形式获得的环氧树脂。
前述树脂层可含有公知的树脂、树脂硬化剂、化合物、硬化促进剂、介电质(可使用含有无机化合物及/或有机化合物的介电质、含有金属氧化物的介电质等任何介电质)、反应触媒、交联剂、聚合物、预浸体、骨架材料等。又，前述树脂层例如可使用国际公开号WO2008/004399、国际公开号WO2008/053878、国际公开号WO2009/084533、日本特开平11-5828号、日本特开平11-140281号、日本专利第3184485号、国际公开号WO97/02728、日本专利第3676375号、日本特开2000-43188号、日本专利第3612594号、日本特开2002-179772号、日本特开2002-359444号、日本特开2003-304068号、日本专利第3992225号、日本特开2003-249739号、日本专利第4136509号、日本特开2004-82687号、日本专利第4025177号、日本特开2004-349654号、日本专利第4286060号、日本特开2005-262506号、日本专利第4570070号、日本特开2005-53218号、日本专利第3949676号、日本专利第4178415号、国际公开号WO2004/005588、特开2006-257153号、日本特开2007-326923号、日本特开2008-111169号、日本专利第5024930号、国际公开号WO2006/028207、日本专利第4828427号、日本特开2009-67029号、国际公开号WO2006/134868、日本专利第5046927号、日本特开2009-173017号、国际公开号WO2007/105635、专利第5180815号、国际公开号WO2008/114858、国际公开号WO2009/008471、日本特开2011-14727号、国际公开号WO2009/001850、国际公开号WO2009/145179、国际公开号WO2011/068157、日本特开2013-19056号记载的物质(树脂、树脂硬化剂、化合物、硬化促进剂、介电质、反应触媒、交联剂、聚合物、预浸体、骨架材料等)及/或树脂层形成方法、形成装置来形成。
将上述该等树脂例如溶解在甲基乙基酮(MEK)、甲苯等溶剂制成树脂液，将其例如用辊涂法等涂布在前述极薄铜层上或者前述耐热层、防锈层或者前述铬酸盐被膜层或者前述硅烷偶合剂层上，接着视需要进行加热干燥将溶剂去除，形成为B阶段状态。干燥例如可使用热风干燥炉，干燥温度可为100～250℃，优选为130～200℃。
具备有前述树脂层的附载体铜箔(附有树脂的附载体铜箔)，以下述方案被使用：将该树脂层与基材重叠后，将整体热压接而使该树脂层热硬化，接着将载体剥离而使极薄铜层露出(当然露出的是该极薄铜层的中间层侧的表面)，在其上形成规定的配线图案。
若使用该附有树脂的附载体铜箔，则可减少制造多层印刷配线基板时的预浸体材料的使用片数。而且，将树脂层的厚度设为可确保层间绝缘的厚度，或完全不使用预浸体材料，亦可制造覆铜积层板。又，此时，也可将绝缘树脂底涂(アンダーコート)在基材的表面，进而改善表面的平滑性。
另，在不使用预浸体材料的情形时，可节约预浸体材料的材料成本，又，积层步骤亦会变得简单，因此在经济上是有利的，而且有下述的优点：所制造的多层印刷配线基板的厚度会少掉预浸体材料的厚度量而变薄，而可制造1层的厚度在100μm以下的极薄多层印刷配线基板。
此树脂层的厚度优选为0.1～80μm。若树脂层的厚度小于0.1μm，则接着力会下降，当在不隔着预浸体材料下将该附有树脂的附载体铜箔积层在具备有内层材料的基材时，有时会难以确保与内层材料的电路之间的层间绝缘。
另一方面，若树脂层的厚度大于80μm，则难以在1次的涂布步骤形成目标厚度的树脂层，需要额外的材料费与步骤数，因此在经济上变得不利。并且，形成的树脂层的可挠性差，因此，在处理时容易发生裂纹等，且有时在与内层材料热压接时会流出过剩的树脂，而难以顺利地进行积层。
并且，作为此附有树脂的附载体铜箔的另一个制品形态，也可用树脂层被覆在前述极薄铜层上，或者前述耐热层、防锈层，或者前述铬酸盐处理层，或者前述硅烷偶合处理层上，形成为半硬化状态后，接着将载体剥离，用不存在载体的附有树脂的铜箔的形态进行制造。
通过将电子零件类装载在印刷配线板，而完成印刷电路板。在本发明中，“印刷配线板”也包括以此方式装载有电子零件类的印刷配线板及印刷电路板及印刷基板。
又，可使用该印刷配线板来制作电子机器，也可使用装载有该电子零件类的印刷电路板来制作电子机器，或也可使用装载有该电子零件类的印刷基板来制作电子机器。以下揭示几个使用本发明的附载体铜箔的印刷配线板制造步骤的例子。另，即便使用本发明的铜箔作为附载体铜箔的极薄铜层，也可同样地制造印刷配线板。
在本发明的印刷配线板制造方法的一实施形态中，含有下述步骤：准备本发明的附载体铜箔与绝缘基板的步骤，将前述附载体铜箔与绝缘基板积层的步骤，将前述附载体铜箔与绝缘基板以极薄铜层侧与绝缘基板对向的方式积层后，经过将前述附载体铜箔的载体剥除的步骤而形成覆铜积层板，然后用半加成法、改良半加成法、部分加成法及减成法的任一方法形成电路的步骤。绝缘基板也可为具有内层电路者。
在本发明中，半加成法是指下述方法：对绝缘基板或铜箔种晶(シード)层上进行薄的无电电镀，形成图案后，使用电镀及蚀刻形成导体图案。
因此，在使用半加成法的本发明的印刷配线板制造方法的一实施形态中，含有下述步骤；准备本发明的附载体铜箔与绝缘基板的步骤，
将前述附载体铜箔与绝缘基板积层的步骤，
在将前述附载体铜箔与绝缘基板积层后，将前述附载体铜箔的载体剥除的步骤，
以使用酸等腐蚀溶液的蚀刻或等离子体等方法将剥除前述载体而露出的极薄铜层全部去除的步骤，
在通过以蚀刻将前述极薄铜层去除而露出的前述树脂，设置穿孔(ス儿ーホー儿)或/及盲孔(ブラインドビア)的步骤，
对含有前述穿孔或/及盲孔的区域进行去胶渣(デスミア)处理的步骤，对前述树脂及前述含有穿孔或/及盲孔的区域设置无电电镀层的步骤，
在前述无电电镀层上设置镀敷阻剂的步骤，
对前述镀敷阻剂进行曝光，然后将形成电路的区域的镀敷阻剂去除的步骤，
在经去除前述镀敷阻剂的前述形成电路的区域，设置电镀层的步骤，
将前述镀敷阻剂去除的步骤，
用快速蚀刻等将位于前述形成电路的区域以外的区域的无电电镀层去除的步骤。
在使用半加成法的本发明的印刷配线板制造方法的另一实施形态中，含有下述步骤：
准备本发明的附载体铜箔与绝缘基板的步骤，
将前述附载体铜箔与绝缘基板积层的步骤，
在将前述附载体铜箔与绝缘基板积层后，将前述附载体铜箔的载体剥除的步骤，
在剥除前述载体而露出的极薄铜层与前述绝缘树脂基板，设置穿孔或/及盲孔的步骤，
对含有前述穿孔或/及盲孔的区域进行去胶渣处理的步骤，
以使用酸等腐蚀溶液的蚀刻或等离子体等方法将剥除前述载体而露出的极薄铜层全部去除的步骤，
对通过以蚀刻等将前述极薄铜层去除而露出的前述树脂及前述含有穿孔或/及盲孔的区域，设置无电电镀层的步骤，
在前述无电电镀层上设置镀敷阻剂的步骤，
对前述镀敷阻剂进行曝光，然后将形成电路的区域的镀敷阻剂去除的步骤，
在经去除前述镀敷阻剂的前述形成电路的区域，设置电镀层的步骤，
将前述镀敷阻剂去除的步骤，
用快速蚀刻等将位于前述形成电路的区域以外的区域的无电电镀层去除的步骤。
在使用半加成法的本发明的印刷配线板制造方法的另一实施形态中，含有下述步骤：
准备本发明的附载体铜箔与绝缘基板的步骤，
将前述附载体铜箔与绝缘基板积层的步骤，
在将前述附载体铜箔与绝缘基板积层后，将前述附载体铜箔的载体剥除的步骤，
在剥除前述载体而露出的极薄铜层与前述绝缘树脂基板，设置穿孔或/及盲孔的步骤，
以使用酸等腐蚀溶液的蚀刻或等离子体等方法将剥除前述载体而露出的极薄铜层全部去除的步骤，
对含有前述穿孔或/及盲孔的区域进行去胶渣处理的步骤，
对通过以蚀刻等将前述极薄铜层去除而露出的前述树脂及前述含有穿孔或/及盲孔的区域，设置无电电镀层的步骤，
在前述无电电镀层上设置镀敷阻剂的步骤，
对前述镀敷阻剂进行曝光，然后将形成电路的区域的镀敷阻剂去除的步骤，
在经去除前述镀敷阻剂的前述形成电路的区域，设置电镀层的步骤，
将前述镀敷阻剂去除的步骤，
用快速蚀刻等将位于前述形成电路的区域以外的区域的无电电镀层去除的步骤。
在使用半加成法的本发明的印刷配线板制造方法的另一实施形态中，含有下述步骤：
准备本发明的附载体铜箔与绝缘基板的步骤，
将前述附载体铜箔与绝缘基板积层的步骤，
在将前述附载体铜箔与绝缘基板积层后，将前述附载体铜箔的载体剥除的步骤，
以使用酸等腐蚀溶液的蚀刻或等离子体等方法将剥除前述载体而露出的极薄铜层全部去除的步骤，
对通过以蚀刻将前述极薄铜层去除而露出的前述树脂的表面设置无电电镀层的步骤，
在前述无电电镀层上设置镀敷阻剂的步骤，
对前述镀敷阻剂进行曝光，然后将形成电路的区域的镀敷阻剂去除的步骤，
在经去除前述镀敷阻剂的前述形成电路的区域，设置电镀层的步骤，
将前述镀敷阻剂去除的步骤，
用快速蚀刻等将位于前述形成电路的区域以外的区域的无电电镀层及极薄铜层去除的步骤。
在本发明中，改良半加成法是指下述方法：将金属箔积层在绝缘层上，用镀敷阻剂保护非电路形成部，藉由电镀增厚电路形成部的铜后，将阻剂去除，通过以(快速)蚀刻将前述电路形成部以外的金属箔去除，而在绝缘层上形成电路。
因此，在使用改良半加成法的本发明的印刷配线板制造方法的一实施形态中，含有下述步骤：
准备本发明的附载体铜箔与绝缘基板的步骤，
将前述附载体铜箔与绝缘基板积层的步骤，
在将前述附载体铜箔与绝缘基板积层后，将前述附载体铜箔的载体剥除的步骤，
在剥除前述载体而露出的极薄铜层与绝缘基板，设置穿孔或/及盲孔的步骤，
对含有前述穿孔或/及盲孔的区域进行去胶渣处理的步骤，
对前述含有穿孔或/及盲孔的区域设置无电电镀层的步骤，
在前述剥除载体而露出的极薄铜层表面设置镀敷阻剂的步骤，
在设置前述镀敷阻剂后，藉由电镀形成电路的步骤，
将前述镀敷阻剂去除的步骤，
用快速蚀刻将通过去除前述镀敷阻剂而露出的极薄铜层去除的步骤。
在使用改良半加成法的本发明的印刷配线板制造方法的另一实施形态中，含有下述步骤：
准备本发明的附载体铜箔与绝缘基板的步骤，
将前述附载体铜箔与绝缘基板积层的步骤，
在将前述附载体铜箔与绝缘基板积层后，将前述附载体铜箔的载体剥除的步骤，
在剥除前述载体而露出的极薄铜层上设置镀敷阻剂的步骤，
对前述镀敷阻剂进行曝光，然后将形成电路的区域的镀敷阻剂去除的步骤，
在经去除前述镀敷阻剂的前述形成电路的区域，设置电镀层的步骤，
将前述镀敷阻剂去除的步骤，
用快速蚀刻等将位于前述形成电路的区域以外的区域的无电电镀层及极薄铜层去除的步骤。
在本发明中，部分加成法是指下述方法：在设置导体层而成的基板、视需要打穿穿孔或通孔(バイアホー儿)用孔而成的基板上赋予触媒核，进行蚀刻形成导体电路，在视需要设置阻焊剂或镀敷阻剂后，在前述导体电路上，藉由无电电镀处理对穿孔或通孔等进行增厚，藉此制造印刷配线板。
因此，在使用部分加成法的本发明的印刷配线板制造方法的一实施形态中，含有下述步骤：
准备本发明的附载体铜箔与绝缘基板的步骤，
将前述附载体铜箔与绝缘基板积层的步骤，
在将前述附载体铜箔与绝缘基板积层后，将前述附载体铜箔的载体剥除的步骤，
在剥除前述载体而露出的极薄铜层与绝缘基板，设置穿孔或/及盲孔的步骤，
对含有前述穿孔或/及盲孔的区域进行去胶渣处理的步骤，
对前述含有穿孔或/及盲孔的区域赋予触媒核的步骤，
在剥除前述载体而露出的极薄铜层表面设置抗蚀剂的步骤，
对前述抗蚀剂进行曝光，形成电路图案的步骤，
以使用酸等腐蚀溶液的蚀刻或等离子体等方法将前述极薄铜层及前述触媒核去除，形成电路的步骤，
将前述抗蚀剂去除的步骤，
在以使用酸等腐蚀溶液的蚀刻或等离子体等方法去除前述极薄铜层及前述触媒核而露出的前述绝缘基板表面，设置阻焊剂或镀敷阻剂的步骤，
在未设置有前述阻焊剂或镀敷阻剂的区域设置无电电镀层的步骤。
在本发明中，减成法是指下述方法：藉由蚀刻等将覆铜积层板上的铜箔的不要部分选择性地去除，形成导体图案。
因此，在使用减成法的本发明的印刷配线板制造方法的一实施形态中，含有下述步骤：
准备本发明的附载体铜箔与绝缘基板的步骤，
将前述附载体铜箔与绝缘基板积层的步骤，
在将前述附载体铜箔与绝缘基板积层后，将前述附载体铜箔的载体剥除的步骤，
在剥除前述载体而露出的极薄铜层与绝缘基板，设置穿孔或/及盲孔的步骤，
对含有前述穿孔或/及盲孔的区域进行去胶渣处理的步骤，
对前述含有穿孔或/及盲孔的区域设置无电电镀层的步骤，
在前述无电电镀层的表面设置电镀层的步骤，
在前述电镀层或/及前述极薄铜层的表面设置抗蚀剂的步骤，
对前述抗蚀剂进行曝光，形成电路图案的步骤，
以使用酸等腐蚀溶液的蚀刻或等离子体等方法将前述极薄铜层及前述无电电镀层及前述电镀层去除，形成电路的步骤，
将前述抗蚀剂去除的步骤。
在使用减成法的本发明的印刷配线板制造方法的另一实施形态中，含有下述步骤：
准备本发明的附载体铜箔与绝缘基板的步骤，
将前述附载体铜箔与绝缘基板积层的步骤，
在将前述附载体铜箔与绝缘基板积层后，将前述附载体铜箔的载体剥除的步骤，
在剥除前述载体而露出的极薄铜层与绝缘基板，设置穿孔或/及盲孔的步骤，
对含有前述穿孔或/及盲孔的区域进行去胶渣处理的步骤，
对前述含有穿孔或/及盲孔的区域设置无电电镀层的步骤，
在前述无电电镀层的表面形成遮罩的步骤，
在未形成遮罩的前述无电电镀层的表面设置电镀层的步骤，
在前述电镀层或/及前述极薄铜层的表面设置抗蚀剂的步骤，
对前述抗蚀剂进行曝光，形成电路图案的步骤，
以使用酸等腐蚀溶液的蚀刻或等离子体等方法将前述极薄铜层及前述无电电镀层去除，形成电路的步骤，
将前述抗蚀剂去除的步骤。
设置穿孔或/及盲孔的步骤及其后的去胶渣步骤也可不进行。
这里，使用附图详细地说明使用本发明的附载体铜箔的印刷配线板制造方法的具体例。另，这里虽然是以具有形成有粗化处理层的极薄铜层的附载体铜箔为例子来说明，但并不限定于此，即便使用具有未形成有粗化处理层的极薄铜层的附载体铜箔，同样地也可进行下述印刷配线板制造方法。
首先，如图1-A所示，准备具有在表面形成有粗化处理层的极薄铜层的附载体铜箔(第1层)。
接着，如图1-B所示，在极薄铜层的粗化处理层上涂布阻剂，进行曝光、显影，将阻剂蚀刻成规定的形状。
接着，如图1-C所示，在形成电路用的镀覆后，将阻剂去除，藉此形成规定形状的电路镀覆层。
接着，如图2-D所示，以覆盖电路镀覆层的方式(以埋没电路镀覆层的方式)将嵌入树脂设置在极薄铜层上而积层树脂层，然后从极薄铜层侧接着另外的附载体铜箔(第2层)。
接着，如图2-E所示，从第2层附载体铜箔将载体剥除。
接着，如图2-F所示，对树脂层的规定位置进行激光开孔，使电路镀覆层露出，形成盲孔。
接着，如图3-G所示，将铜填入盲孔，形成填孔。
接着，如图3-H所示，在填孔上，如上述图1-B及图1-C般形成电路镀覆层。
接着，如图3-I所示，从第1层的附载体铜箔将载体剥除。
接着，如图4-J所示，藉由快速蚀刻将两表面的极薄铜层去除，使树脂层内的电路镀覆层的表面露出。
接着，如图4-K所示，在树脂层内的电路镀覆层上形成凸块，在该焊料上形成铜柱。以此方式制作使用本发明的附载体铜箔的印刷配线板。
另，在上述的印刷配线板制造方法，也可将“极薄铜层”换成载体，将“载体”换成极薄铜层，在附载体铜箔的载体侧的表面形成电路，用树脂将电路埋入，制造印刷配线板。
上述另外的附载体铜箔(第2层)，可使用本发明的附载体铜箔，也可使用先前的附载体铜箔，甚或可使用通常的铜箔。又，在图3-H所示的第2层电路上，可进一步将电路形成1层或者复数层，也可藉由半加成法、减成法、部分加成法或改良半加成法中的任一方法进行该等的电路形成。
若根据如上述的印刷配线板制造方法，由于构成为电路镀覆层被埋入在树脂层，因此例如当藉由如图4-J所示的快速蚀刻去除极薄铜层时，电路镀覆层会受到树脂层的保护，而能保持其形状，藉此可使微细电路的形成变得容易。又，由于电路镀覆层受到树脂层的保护，因此可提升抗迁移性(耐マイグレーション性)，良好地抑制电路配线的导通。因此，可使微细电路的形成变得容易。又，如图4-J及图4-K所示当藉由快速蚀刻将极薄铜层去除时，由于电路镀覆层的露出面会呈较树脂层凹陷的形状，因此，凸块可容易地形成在该电路镀覆层上，并且铜柱可容易地形成在凸块上，使制造效率提升。
另，嵌入树脂(レジン)可使用公知的树脂、预浸体。例如可使用BT(双马来亚酰胺三嗪)树脂或含浸BT树脂的玻璃布即预浸体、Ajinomoto Fine-Techno(味之素ファインテクノ)股份有限公司制造的ABF膜或ABF。又，前述埋入树脂(レジン)可使用本说明书记载的树脂层及/或树脂及/或预浸体。
又，使用在前述第一层的附载体铜箔亦可在该附载体铜箔的表面具有基板或树脂层。通过具有该基板或树脂层，使用在第一层的附载体铜箔会受到支持且变得难以生成皱折，因此具有提升生产性的优点。另，前述基板或树脂层只要具有支持前述使用在第一层的附载体铜箔的效果，则全部的基板或树脂层都可使用。例如，可使用本案说明书记载的载体、预浸体、树脂层或公知的载体、预浸体、树脂层、金属板、金属箔、无机化合物板、无机化合物箔、有机化合物板、有机化合物箔作为前述基板或树脂层。
本发明的印刷配线板制造方法也可为含有下述步骤的印刷配线板制造方法(空心(コアレス)法)：将本发明的附载体铜箔的前述极薄铜层侧表面或前述载体侧表面与树脂基板积层的步骤；在与前述树脂基板积层的极薄铜层侧表面或前述载体侧表面的相反侧的附载体铜箔的表面，设置树脂层与电路这两层至少1次的步骤；及在形成前述树脂层及电路这两层后，将前述载体或前述极薄铜层从前述附载体铜箔剥离的步骤。关于该空心法，作为具体例，首先，将本发明的附载体铜箔的极薄铜层侧表面或载体侧表面与树脂基板积层而制造积层体(也称为覆铜积层板、覆铜积层体)。然后，在与树脂基板积层的极薄铜层侧表面或前述载体侧表面的相反侧的附载体铜箔的表面形成树脂层。可进一步从载体侧或极薄铜层侧将另一片附载体铜箔积层在形成在载体侧表面或极薄铜层侧表面的树脂层。又，可将具有下述构成的积层体使用在前述印刷配线板制造方法(空心法)：以树脂基板或树脂或预浸体为中心，在该树脂基板或树脂或预浸体的两表面侧，按照载体/中间层/极薄铜层的顺序或极薄铜层/中间层/载体的顺序积层附载体铜箔的构成，或按照“载体/中间层/极薄铜层/树脂基板或树脂或预浸体/载体/中间层/极薄铜层”的顺序积层的构成，或按照“载体/中间层/极薄铜层/树脂基板/载体/中间层/极薄铜层”的顺序积层的构成，或按照“极薄铜层/中间层/载体/树脂基板/载体/中间层/极薄铜层”的顺序积层的构成。又，可在该积层体两端的极薄铜层或载体露出的表面设置另外的树脂层，并且设置铜层或金属层后，通过对该铜层或金属层进行加工而形成电路。还可在该电路上，以埋入该电路的方式设置另外的树脂层。又，也可将此种电路及树脂层的形成进行1次以上(增层(ビ儿ドアップ)法)。然后，关于以此方式形成的积层体(以下也称为积层体B)，可从载体或极薄铜层将各附载体铜箔的极薄铜层或载体剥离而制作空心基板。另，前述的空心基板的制作也可使用两片附载体铜箔，制作后述的具有极薄铜层/中间层/载体/载体/中间层/极薄铜层的构成的积层体，或具有载体/中间层/极薄铜层/极薄铜层/中间层/载体的构成的积层体，或具有载体/中间层/极薄铜层/载体/中间层/极薄铜层的构成的积层体，并将该积层体使用于中心。可在这些积层体(以下也称为积层体A)两侧的极薄铜层或载体的表面，设置树脂层及电路这两层1次以上，在设置树脂层及电路这两层1次以上后，从载体或极薄铜层将各附载体铜箔的极薄铜层或载体剥离而制作空心基板。前述积层体可在极薄铜层的表面、载体的表面、载体与载体之间、极薄铜层与极薄铜层之间、极薄铜层与载体之间具有其他层。其他层可为树脂基板或树脂层。另，在本说明书中，当极薄铜层、载体、积层体在极薄铜层表面、载体表面、积层体表面具有其他层的情形时，“极薄铜层的表面”、“极薄铜层侧表面”、“极薄铜层表面”、“载体的表面”、“载体侧表面”、“载体表面”、“积层体的表面”、“积层体表面”是包括该其他层的表面(最表面)的概念。另外，积层体优选具有极薄铜层/中间层/载体/载体/中间层/极薄铜层的构成。其原因在于：当使用该积层体制作空心基板时，由于在空心基板侧配置极薄铜层，因此使用改良半加成法容易在空心基板上形成电路。又，其原因在于：由于极薄铜层的厚度薄，因此容易去除该极薄铜层，在去除极薄铜层后，使用半加成法，容易在空心基板上形成电路。
另，在本说明书中，未特别记载为“积层体A”或“积层体B”的“积层体”表示至少包括积层体A及积层体B的积层体。
此外，在上述空心基板的制造方法中，通过以树脂覆盖附载体铜箔或上述积层体(包括积层体A)的端面的一部分或全部，当利用增层法制造印刷配线板时，可防止化学液渗入构成中间层或积层体的一片附载体铜箔与另一片附载体铜箔之间，而可防止因化学液渗入所引起的极薄铜层与载体的分离或附载体铜箔的腐蚀，从而可提升产率。作为这里使用的“覆盖附载体铜箔的端面的一部分或全部的树脂”或“覆盖积层体的端面的一部分或全部的树脂”，可使用能使用于树脂层的树脂或公知的树脂。另外，在上述空心基板的制造方法中，在俯视附载体铜箔或积层体的情形时，附载体铜箔或积层体的积层部分(载体与极薄铜层的积层部分或一片附载体铜箔与另一片附载体铜箔的积层部分)的外周的至少一部分可被树脂或预浸体覆盖。又，以上述空心基板制造方法形成的积层体(积层体A)可使一对附载体铜箔以互相可分离的方式接触而构成。又，也可为在俯视该附载体铜箔的情形时附载体铜箔或积层体的积层部分(载体与极薄铜层的积层部分或一片附载体铜箔与另一片附载体铜箔的积层部分)的外周整体或积层部分的整面被树脂或预浸体覆盖而成者。又，在俯视的情形时，树脂或预浸体优选大于附载体铜箔或积层体或积层体的积层部分，且优选制成具有下述构成的积层体：将该树脂或预浸体积层在附载体铜箔或积层体的两面，利用树脂或预浸体将附载体铜箔或积层体封边(包裹)。通过制成此种构成，当俯视附载体铜箔或积层体时，附载体铜箔或积层体的积层部分被树脂或预浸体覆盖，可防止其他的构件从该部分的侧方向，即相对于积层方向为横向的方向撞击，结果可减少操作中载体与极薄铜层或附载体铜箔彼此的剥离。又，通过以不露出附载体铜箔或积层体的积层部分的外周的方式以树脂或预浸体进行覆盖，可防止如前述的化学液处理步骤中化学液渗入该积层部分的界面，从而可防止附载体铜箔的腐蚀或侵蚀。另，当从积层体的一对附载体铜箔分离其中一片附载体铜箔时，或当将附载体铜箔的载体与铜箔(极薄铜层)分离时，当被树脂或预浸体覆盖的附载体铜箔或积层体的积层部分(载体与极薄铜层的积层部分或一片附载体铜箔与另一片附载体铜箔的积层部分)以树脂或预浸体等而牢固地密接的情形时，有时需要藉由切割等将该积层部分等去除。
可将本发明的附载体铜箔从载体侧或极薄铜层侧积层于另一片本发明的附载体铜箔的载体侧或极薄铜层侧而构成积层体。又，也可为下述的积层体：视需要而经由接着剂，将前述一片附载体铜箔的前述载体侧表面或前述极薄铜层侧表面与前述另一片附载体铜箔的前述载体侧表面或前述极薄铜层侧表面直接积层而获得的积层体。又，可将前述一片附载体铜箔的载体或极薄铜层与前述另一片附载体铜箔的载体或极薄铜层接合。这里，当载体或极薄铜层具有表面处理层的情形时，该“接合”也包括隔着该表面处理层而互相接合的方案。又，该积层体的端面的一部分或全部可被树脂覆盖。
载体彼此、极薄铜层彼此、载体与极薄铜层、附载体铜箔彼此的积层除了单纯地重叠以外，例如可藉由以下方法进行。
(a)冶金接合方法：熔焊(弧焊、TIG(Tungsten Inert Gas，钨惰性气体)焊接、MIG(Metal Inert Gas，金属惰性气体)焊接、电阻焊接、缝焊接、点焊)、加压焊接(超声波焊接、摩擦搅拌焊接)、软焊；
(b)机械接合方法：歛缝、利用铆钉的接合(利用自冲铆钉(セ儿フピアッシングリベット)的接合、利用铆钉的接合)、缝合机；
(c)物理接合方法：接着剂、(双面)黏着带。
可通过使用上述接合方法将一个载体的一部分或全部与另一个载体的一部分或全部或者极薄铜层的一部分或全部加以接合，而将一个载体与另一个载体或极薄铜层积层，制造使载体彼此或载体与极薄铜层以可分离的方式接触而构成的积层体。当一个载体与另一个载体或极薄铜层较弱地接合而积层有一个载体与另一个载体或极薄铜层的情形时，即便不去除一个载体与另一个载体或极薄铜层的接合部，一个载体与另一个载体或极薄铜层也可分离。又，当一个载体与另一个载体或极薄铜层较强地接合的情形时，通过利用切割或化学研磨(蚀刻等)、机械研磨等将一个载体与另一个载体或极薄铜层接合的部位去除，可将一个载体与另一个载体或极薄铜层分离。
又，通过实施如下步骤，可制作无核心的印刷配线板：在以前述方式构成的积层体，设置树脂层与电路这两层至少1次的步骤；及在形成前述树脂层及电路这两层至少1次后，从前述积层体的附载体铜箔将前述极薄铜层或载体剥离的步骤。另，也可在该积层体的其中一个表面或两个表面设置树脂层与电路这两层。
使用在前述的积层体的树脂基板、树脂层、树脂、预浸体可为本说明书记载的树脂层，也可含有本说明书记载的使用于树脂层的树脂、树脂硬化剂、化合物、硬化促进剂、介电质、反应触媒、交联剂、聚合物、预浸体、骨架材料等。另，前述的附载体铜箔或积层体在俯视时可小于树脂或预浸体或树脂基板或树脂层。
又，树脂基板只要具有可应用在印刷配线板等的特性，则无特别限制，例如，在刚性PWB用可使用纸基材酚树脂、纸基材环氧树脂、合成纤维布基材环氧树脂、玻璃布-纸复合基材环氧树脂、玻璃布-玻璃不织布复合基材环氧树脂及玻璃布基材环氧树脂等，在FPC用可使用聚酯膜或聚酰亚胺膜、液晶聚合物(LCP)膜、氟树脂或低介电系数聚酰亚胺树脂膜、环烯烃聚合物(COP)树脂膜等。另，当使用液晶聚合物(LCP)膜或氟树脂膜的情形时，相较于使用聚酰亚胺膜的情形，该膜与表面处理铜箔的剥离强度有变小的倾向。因此，当使用液晶聚合物(LCP)膜或氟树脂膜的情形时，通过在形成铜电路后，用覆盖层(カバーレイ)覆盖铜电路，可使该膜与铜电路不易剥离，可防止因剥离强度下降而引起的该膜与铜电路的剥离。
另，由于液晶聚合物(LCP)膜或氟树脂膜或低介电系数聚酰亚胺树脂膜或环烯烃聚合物(COP)树脂膜的介电损失正切小，因此，使用有“液晶聚合物(LCP)膜或氟树脂膜或低介电系数聚酰亚胺树脂膜或环烯烃聚合物(COP)树脂膜”与“本发明的表面处理铜箔”的覆铜积层板、印刷配线板、印刷电路板适合高频电路(用高频进行信号传输的电路)用途。又，由于本发明的表面处理铜箔的表面粗糙度Rz小，光泽度高，因此，表面平滑，也适合高频电路用途。另，在本说明书中，将介电损失正切值在0.01以下的聚酰亚胺树脂作为低介电系数聚酰亚胺树脂。介电损失正切可用一般社团法人日本电子电路工业会的“印刷配线板用覆铜积层板测试方法比介电系数及介电损失正切”JPCA-TM001-2007记载的三板共振器(三板共振器)法测量。又，也可经由接着剂将铜箔与绝缘基材贴合而形成覆铜积层板。前述接着剂可使用公知的接着剂。又，前述接着剂优选使用低介电系数接着剂。在本说明书中，将介电系数在3.5以下的接着剂作为低介电系数接着剂。另，在本说明书中，介电系数(基材介电系数，基板介电系数，树脂的介电系数)及介电损失正切(基材介电损失正切，基板介电损失正切，树脂的介电损失正切)值，意指信号频率为1GHz的情形时的介电系数及介电损失正切值。
又，本发明的铜箔或附载体铜箔也适合被使用在锂离子二次电池等二次电池的负极集电体等电池材料。本发明的铜箔或附载体铜箔由于粗化粒子的平均粒径及经粗化处理等表面处理后的Ra被控制在规定的范围，因此，相较于如前述未受到控制的铜箔、附载体铜箔，具有以下的优点。本发明的铜箔或附载体铜箔与活性物质的密接性优异。又，当对铜箔或附载体铜箔表面设置活性物质的情形时，可减少活性物质的附着量的不均。又，可将本发明的铜箔或附载体铜箔例如使用作为电池或二次电池的集电体，在该铜箔或附载体铜箔上形成活性物质薄膜制作电极。又，最后若将前述电极作为电极(正极或负极皆可)，则可制造电池或二次电池。将活性物质薄膜形成在集电体上的方法，并无特别限定，例如，可列举CVD法、溅镀法、蒸镀法、熔射法、将含有活性物质的液体涂布在集电体上然后将其干燥的方法或镀覆法等。此等的薄膜形成方法之中，尤其优选使用CVD法、溅镀法及蒸镀法。又，也可在集电体上形成中间层，在该中间层上形成活性物质薄膜。本发明的铜箔或附载体铜箔可使用在公知的电极、公知的集电体、公知的电池。作为公知的电池，例如可列举：锂离子二次电池、全固态二次电池、空气电池(锂-空气电池、锌-空气电池等)、钠离子电池、镁离子电池、多价离子电池、正极使用硫系物质的二次电池、正极使用具有氧化还原活性的有机物的二次电池、镍-镉电池、锰电池(干电池)、碱性电池(干电池)、锂电池(干电池)等。作为公知的电极、公知的集电体，可列举：使用在前述公知电池的电极、集电体。
[实施例]
以下，基于实施例及比较例来说明。另，本实施例仅是一例示，并不仅限制于此例示。亦即，包含本发明所含的其他方案或变形。
以下的实施例1、3、4、6～41及比较例1、2、4～6的原箔使用标准压延铜箔TPC(JISH3100 C1100规定的精铜，JX金属公司制)9～18μm。
又，实施例2、5及比较例3的原箔使用以下述方法制造的附载体铜箔。
实施例5及比较例3准备厚度18μm的电解铜箔(JX金属公司制 JTC箔)作为载体，实施例2则准备前述的厚度18μm的标准压延铜箔TPC作为载体。然后在下述条件下，将中间层形成在载体的表面，将极薄铜层形成在中间层的表面。另，当载体为电解铜箔的情形时，将中间层形成在光泽面(S面)。
另，前述“标准压延铜箔TPC”的“标准”，意指具有JIS H3100 C1100规定的精铜的组成。另，粗化处理等表面处理前的铜箔表面或极薄铜层表面的算术平均粗糙度Ra及十点平均粗糙度Rz以下述方式控制。将粗化处理等表面处理前的铜箔表面或极薄铜层表面的算术平均粗糙度Ra及十点平均粗糙度Rz记载在表1～3。
当是压延铜箔的情形时，使最后冷压延时使用的轧辊的表面平行于轧辊轴方向的方向的算术平均粗糙度Ra在0.14μm以下。通过减小最后冷压延时使用的轧辊的表面的算术平均粗糙度Ra，可减小粗化处理等表面处理前的铜箔表面的算术平均粗糙度Ra。又，通过增大最后冷压延时使用的轧辊的表面的算术平均粗糙度Ra，可增大粗化处理等表面处理前的铜箔表面的算术平均粗糙度Ra。又，使最后冷压延时的油膜当量为12000～26000。通过降低最后冷压延时的油膜当量，可减小粗化处理等表面处理前的铜箔表面的算术平均粗糙度Ra及/或十点平均粗糙度Rz。又，通过增大最后冷压延时的油膜当量，可增大粗化处理等表面处理前的铜箔表面的算术平均粗糙度Ra及/或十点平均粗糙度Rz。
油膜当量可用下式表示。
油膜当量＝{(压延油黏度[cSt])×(通过速度[mpm]+辊圆周速率[mpm])}/{(辊的咬入角[rad])×(材料的屈服应力[kg/mm2])}
压延油黏度[cSt]为在40℃的运动黏度。
另，当为电解铜箔的情形时，通过减小制造电解铜箔时使用的阴极滚筒(电解滚筒)表面的算术平均粗糙度Ra及/或十点平均粗糙度Rz，可减小电解铜箔的光泽面(S面)的算术平均粗糙度Ra及/或十点平均粗糙度Rz。又，通过增大制造电解铜箔时使用的阴极滚筒(电解滚筒)表面的算术平均粗糙度Ra及/或十点平均粗糙度Rz，可增大光泽面的算术平均粗糙度Ra及/或十点平均粗糙度Rz。又，通过将光泽剂或者流平剂及/或氯化物离子添加在制造电解铜箔时使用的电解液，可减小电解铜箔的析出面(无光泽面，M面)及/或光泽面(S面)的算术平均粗糙度Ra及/或十点平均粗糙度Rz。光泽剂、流平剂可使用公知的光泽剂、流平剂或后述的流平剂。
当为附载体铜箔的极薄铜层的情形时，用前述方法控制作为载体使用的铜箔的表面的Ra及Rz，藉此控制极薄铜层表面的Ra及Rz。又，将后述的流平剂与氯化物离子添加在形成极薄铜层时的电解液，藉此控制极薄铜层表面的Ra及Rz。
·实施例2
＜中间层＞
(1)Ni-Mo层(镀镍钼合金)
对载体用下述条件在辊对辊(ロー儿·トウ·ロー儿)型的连续镀覆产线进行电镀，藉此形成3000μg/dm2的附著量的Ni-Mo层。以下记载具体的镀覆条件。
(液组成)硫酸镍六水合物：50g/dm3，钼酸钠二水合物：60g/dm3，柠檬酸钠：90g/dm3
(液温)30℃
(电流密度)1～4A/dm2
(通电时间)3～25秒
＜极薄铜层＞
将上述(1)所形成的Ni-Mo层表面水洗及酸洗后，接着，在辊对辊型的连续镀覆产线上，用下述条件，利用电镀将厚度2μm的极薄铜层形成在Ni-Mo层上，制作附载体铜箔。
铜浓度：90～110g/L
硫酸浓度：90～110g/L
氯化物离子浓度：50～90ppm
流平剂1(双(3磺丙基)二硫化物)：10～30ppm
流平剂2(胺化合物)：10～30ppm
另，使用下述的胺化合物作为流平剂2。
(前述化学式中，R1及R2选自由羟烷基、醚基、芳基、芳香族取代烷基、不饱和烃基、烷基构成的一群中。)
电解液温度：50～80℃
电流密度：100A/dm2
电解液线速：1.5～5m/sec
·实施例5
＜中间层＞
(1)Ni层(镀Ni)
对载体用下述条件在辊对辊型的连续镀覆产线进行电镀，藉此形成1000μg/dm2的附着量的Ni层。以下记载具体的镀覆条件。
(液组成)硫酸镍：270～280g/L，氯化镍：35～45g/L，醋酸镍：10～20g/L，硼酸：30～40g/L，光泽剂：糖精、丁炔二醇等，十二基硫酸钠：55～75ppm
(pH)4～6
(液温)55～65℃
(电流密度)10A/dm2
(2)有机物层(有机物层形成处理)
接着，将上述(1)所形成的Ni层表面水洗及酸洗后，接着，用下述条件对Ni层表面喷淋喷雾含有浓度1～30g/L的羧基苯并***(CBTA)的液温40℃、pH5的水溶液20～120秒钟，藉此形成有机物层。
＜极薄铜层＞
在上述(2)所形成的有机物层上形成极薄铜层。使极薄铜层的厚度为3μm，除此之外，其余以与实施例2相同的条件形成极薄铜层。
·比较例3
＜中间层＞
(1)Co-Mo层(镀钴钼合金)
对载体用下述条件在辊对辊型的连续镀覆产线进行电镀，藉此形成4000μg/dm2的附着量的Co-Mo层。以下记载具体的镀覆条件。
(液组成)硫酸Co：50g/dm3，钼酸钠二水合物：60g/dm3，柠檬酸钠：90g/dm3
(液温)30℃
(电流密度)1～4A/dm2
(通电时间)3～25秒
＜极薄铜层＞
在上述(1)所形成的Co-Mo层上形成极薄铜层。使极薄铜层的厚度为5μm，除此之外，其余以与实施例2相同的条件形成极薄铜层。
(实施例1～41)
在压延铜箔(实施例1、3、4、6～41)或附载体铜箔的极薄铜层表面(实施例2、5)，在下述所示的条件范围，形成原粒子层及二次粒子层。将具体的条件记载在表1～3。
使用的浴组成及镀覆条件如下。
[浴组成及镀覆条件]
(A)原粒子层的形成
在铜箔表面上，用以下的(A-1)原粒子层的形成1的条件形成镀覆层后，用(A-2)原粒子层的形成2的条件形成镀覆层，藉此形成原粒子层。(A-1)原粒子层的形成1的处理为相当于粗化镀覆(粗镀覆)的处理。又，(A-2)原粒子层的形成2的处理为相当于平滑镀覆(正常镀覆)的处理。
(A-1)原粒子层的形成1(镀Cu或镀Cu-W合金)
将具体的条件记载在表1的“原粒子层形成条件(1)”的栏位。
(实施例1～27、29～41：镀Cu)
液组成：铜13g/L，硫酸70g/L
液温：36℃
电流密度：20～58A/dm2
库伦量：30～80As/dm2
(实施例28：镀Cu-W合金)
液组成：铜13g/L，钨10mg/L，硫酸70g/L
液温：36℃
电流密度：51A/dm2
库伦量：67As/dm2
(A-2)原粒子层的形成2(实施例1～41：镀Cu)
将具体的条件记载在表2的“原粒子层形成条件(2)”的栏位。
液组成：铜25g/L，硫酸85g/L
液温：42℃
电流密度：6～8A/dm2
库伦量：12～16As/dm2
(B)二次粒子层的形成
关于实施例1～5、7～11、13、15～31、33～41，在形成前述原粒子层后，用下述条件形成二次粒子层。
(实施例1～5、7～11、13、15～25、28～31、33～36：镀Cu-Co-Ni合金)
液组成：铜13～16g/L，镍7～9g/L，钴7～9g/L
pH：3
液温：37℃
电流密度：31～45A/dm2
库伦量：7.2～73.4As/dm2
(实施例26：镀Cu-Co合金)
液组成：铜13g/L，钴10g/L
pH：3
液温：37℃
电流密度：32A/dm2
库伦量：23.9As/dm2
(实施例27：镀Cu-Ni合金)
液组成：铜13g/L，镍10g/L
pH：3
液温：37℃
电流密度：32A/dm2
库伦量：11.4As/dm2
(实施例37：镀Cu-Ni-P合金)
液组成：铜13g/L，镍9g/L，磷1g/L
pH：3
液温：37℃
电流密度：32A/dm2
库伦量：10.6As/dm2
(实施例38：镀Cu-Ni-Mo-W合金)
液组成：铜13g/L，镍9g/L，钼2g/L，钨3mg/L
pH：3
液温：37℃
电流密度：32A/dm2
库伦量：9.4As/dm2
(实施例39：镀Cu-Ni-Fe-Zn合金)
液组成：铜13g/L，镍9g/L，铁1g/L，锌1g/L
pH：3
液温：37℃
电流密度：32A/dm2
库伦量：9.8As/dm2
(实施例40：镀Cu-Co-Cr-Ti合金)
液组成：铜13g/L，钴9g/L，铬1g/L，钛1g/L
pH：3
液温：37℃
电流密度：32A/dm2
库伦量：23.2As/dm2
(实施例41：镀Cu-Co-As合金)
液组成：铜13g/L，钴9g/L，砷0.1g/L
pH：3
液温：37℃
电流密度：32A/dm2
库伦量：22.7As/dm2
(比较例1～6)
在比较例1～6中，使用的浴组成及镀覆条件如下。
[浴组成及镀覆条件]
(A)原粒子层的形成(镀铜)
(A-1)原粒子层的形成1(镀Cu)
将具体的条件记载在表1的“原粒子层形成条件(1)”的栏位。
液组成：铜13～15g/L，硫酸70～75g/L
液温：35～36℃
电流密度：20～58A/dm2
库伦量：28.7～92.5As/dm2
(A-2)原粒子层的形成2
将具体的条件记载在表2的“原粒子层形成条件(2)”的栏位。
液组成：铜15～25g/L，硫酸75～85g/L
液温：35～42℃
电流密度：1～8A/dm2
库伦量：4～18As/dm2
(B)二次粒子层的形成(Cu-Co-Ni合金镀覆条件)
关于比较例1、3～6，在形成前述原粒子层后，用下述条件形成二次粒子层。
液组成：铜13～15g/L，镍8～9g/L，钴8～9g/L
pH：2～3
液温：37～40℃
电流密度：24～32A/dm2
库伦量：19.8～68.8As/dm2
另，关于实施例29、31、32，在形成表1～3记载的粗化处理层(原粒子层或原粒子层及二次粒子层)后，进行以下的处理，形成耐热层、防锈层、铬酸盐处理层、硅烷偶合处理层。另，关于实施例32，对铜箔的两面形成表1～3的粗化处理层，以及进行以下的处理，形成耐热层、防锈层、铬酸盐处理层、硅烷偶合处理层。关于实施例32，两面皆呈同样的结果。
·耐热层形成处理
实施例29：镀Ni
液组成：镍10～40g/L
pH：1.0～5.0
液温：30～70℃
电流密度：1～9A/dm2
通电时间：0.1～3秒
实施例31：镀Ni-Co
液组成：钴1～20g/L，镍1～20g/L
pH：1.5～3.5
液温：30～80℃
电流密度：1～20A/dm2
通电时间：0.5～4秒
实施例32：镀Co
液组成：钴10～40g/L
pH：1.0～5.0
液温：30～70℃
电流密度：1～9A/dm2
通电时间：0.1～3秒
·防锈层形成处理
实施例29：无
实施例31：镀Zn-Ni
液组成：锌10～30g/L，镍1～10g/L
pH：3～4
液温：40～50℃
电流密度：0.5～5A/dm2
通电时间：1～3秒
实施例32：无
·铬酸盐处理层形成处理
实施例29、31、32：锌铬酸盐处理
液组成：重铬酸钾1～10g/L，锌(用硫酸锌的形态添加)0.5～5g/L
pH：0.5～10
液温：30～50℃
电流密度：0.1～2.6A/dm2
库伦量：0.5～90As/dm2
通电时间：1～30秒
·硅烷偶合处理层形成处理
实施例29、31、32：将含有0.2～2重量％胺基硅烷的pH7～8的胺基硅烷水溶液喷
雾，涂布硅烷偶合剂，实施处理。
·评价测试
(原粒子及二次粒子的平均粒径)
关于各实施例及比较例的样品的粗化处理层中的原粒子层及二次粒子层，分别测量原粒子及二次粒子的平均粒径。另，在粗化处理层上形成有耐热层、防锈层、铬酸盐处理层及硅烷偶合处理层等原粒子层及二次粒子层以外的表面处理层者，是从这些层中的最表层的表面测量(亦即，测量铜箔全部表面处理层形成后的原粒子层或原粒子层及二次粒子层存在侧的表面)。
该原粒子及二次粒子的平均粒径(平均粒子径)，是使用日立高新技术股份有限公司制S4700(扫描型电子显微镜)，以30000倍的倍率进行粒子观察及照片拍摄，根据得到的照片，对各原粒子及二次粒子分别测量粒径(粒子径)。然后，将该得到的各原粒子及二次粒子的粒径(粒子径)的算术平均值作为原粒子的平均粒径(平均粒子径)及二次粒子的平均粒径(平均粒子径)值。另，当在扫描型电子显微镜照片的粒子上画直线的情形时，将横切粒子的直线的长度最长部分的粒子的长度作为该粒子的粒径。另，使测量视域的大小为每1视域的面积为13.44μm2(＝4.2μm×3.2μm)μm，对1视域进行测量。另，当用扫描型电子显微镜照片观察时，将看起来重叠且存在铜箔侧(下方)的粒子及未重叠的粒子判定是原粒子，将看起来重叠且存在其他粒子上的粒子判定是二次粒子。然后，将前述原粒子的平均粒径及二次粒子的平均粒径值分别记载在表2中的“原粒子径(μm)”的栏位及“二次粒子径(μm)”的栏位。
(密接力测量)
将各实施例及比较例的样品以热压从粗化处理层侧贴合表2的树脂基板，制作覆铜积层板，使用一般的氯化铜电路蚀刻液制作10mm电路，将10mm电路铜箔从基板剥除，朝90°方向拉伸，且同时测量常态剥离强度。另，在使用低介电系数聚酰亚胺树脂基板或环烯烃聚合物树脂基板作为树脂基板的例子，是经由低介电系数接着剂用热压将样品与该树脂基材贴合，制作覆铜积层板，与上述同样地测量常态剥离强度。另，当样品为附载体铜箔的情形时，在制作覆铜积层板后，从附载体铜箔将载体剥离。然后，与上述同样地测量常态剥离强度。
(表面粗糙度Ra、Rz)
依据JIS B0601-1982，使用小阪研究所股份有限公司制的接触粗糙度计Surfcorder SE-3C触针式粗糙度计测量各实施例及比较例的样品的粗化处理层侧表面的表面粗糙度Ra(算术平均粗糙度)及表面粗糙度Rz(十点平均粗糙度)。任意测量10处Ra及Rz，将该Ra及Rz的10处的平均值作为Ra及Rz值。
又，对各实施例及比较例中使用的粗化处理前的铜箔或附载体铜箔的极薄铜层待粗化处理侧的表面，也与前述同样地测量Ra与Rz。另，Ra与Rz的测量是在TD方向(宽度方向，与铜箔制造装置或附载体铜箔制造装置中的铜箔或附载体铜箔的行进方向(MD方向)垂直的方向)进行。
(传输损耗的测量)
关于各实施例及比较例的样品，从粗化处理层侧表面贴合在表2的“积层的树脂基板”的栏位记载的树脂基板(LCP：液晶聚合物树脂(可乐丽股份有限公司制Vecstar CTZ-厚度50μm，为羟基苯甲酸(酯)与羟基萘甲酸(酯)的共聚物的树脂，或PTFE：氟树脂(聚四氟乙烯树脂)，厚度50μm，或低介电PI：低介电系数聚酰亚胺树脂，厚度50μm，用低介电系数接着剂将低介电PI与样品的铜箔贴合。或COP：环烯烃聚合物，厚度50μm，用低介电系数接着剂将COP与样品的铜箔贴合。)后，当样品的厚度未达18μm的情形时，对样品进行镀铜，或者当样品的厚度大于18μm的情形时，通过进行软蚀刻，使样品的铜厚(当对样品进行镀铜的情形时，将样品厚度与镀铜厚度加起来的合计的铜厚)为18μm。然后，对贴合在前述树脂基板的样品，利用蚀刻以特性阻抗成为50Ω的方式形成微带线(マイクロストリップ线路)。然后，使用安捷伦公司制的网路分析仪N5247A测量透射功率，求出在频率60GHz的传输损耗。另，使用在前述测量的树脂基板的介电系数是2.9(树脂基板是LCP、PTFE的情形时)或3.2(树脂基板是低介电PI的情形时)或2.4(树脂基板是COP的情形时)。又，树脂基板的介电损失正切是0.002(树脂基板是LCP、PTFE、低介电PI的情形时)或0.001(树脂基板是COP的情形时)。树脂基板的介电系数及介电损失正切以下述方式测量。对各样品，从粗化处理层侧表面贴合在前述树脂基板，制成覆铜积层板后，依据一般社团法人日本电子电路工业会的“印刷配线板用覆铜积层板测试方法比介电系数及介电损失正切”JPCA-TM001-2007，利用三板共振器法测量信号频率为1GHz的情形时的树脂基板的介电系数与介电损失正切。
(Co、Ni附着量的测量)
关于Co、Ni的附着量，是用浓度20质量％的硝酸水溶液将各实施例及比较例的铜箔样品或附载体铜箔的极薄铜层的样品溶解，利用ICP发光分析进行测量。在铜箔的两面设置有粗化处理层的实施例、比较例，对单面进行耐酸带等的遮蔽，将单面的粗化处理层溶解，测量Co、Ni的附着量。然后，去除前述的遮蔽，对另一单面测量Co、Ni的附着量，或者使用另外的样品，测量另一单面的Co、Ni元素的附着量。在附载体铜箔的实施例、比较例，从附载体铜箔将载体剥离后，使用耐酸带等对露出的极薄铜层的表面进行遮蔽，将与极薄铜层的载体相反侧的面的粗化处理层溶解，测量Co、Ni的附着量。另，将表2记载的值作为单面的值。关于两面设置有粗化处理层的铜箔，两面的Co、Ni附着量皆是相同的值。另，当Co、Ni及其他元素不溶解在浓度20质量％的硝酸水溶液的情形时，也可使用能将Co、Ni及其他元素溶解的液体将其溶解后，利用前述的ICP发光分析进行测量。另，能将Co、Ni及其他元素溶解的液体可使用公知的液体或公知的酸性液体或公知的碱性液体。
另，当铜箔或附载体铜箔具有粗化处理层以外的表面处理层的情形时，粗化处理层的Co及Ni的合计含量，意指粗化处理层的Co及Ni以及粗化处理层以外的表面处理层的Co及Ni的合计含量。又，在前述的情形时，粗化处理层的Co含量，意指粗化处理层的Co及粗化处理层以外的表面处理层的Co的合计含量。又，在前述的情形时，粗化处理层的Ni含量，意指粗化处理层的Ni及粗化处理层以外的表面处理层的Ni的合计含量。作为粗化处理层以外的表面处理层，可列举：耐热层、防锈层、铬酸盐处理层、硅烷偶合处理层等。
将以上的测试条件及评价结果表示在表1～3。
[表1]
[表2]
[表3]
(评价结果)
实施例1～41的原粒子层侧表面的表面粗糙度Ra皆在0.12μm以下，原粒子的平均粒径为0.10～0.25μm，因此，良好地抑制了传输损耗，且与树脂的密接性也良好。
比较例1～3、5、6由于原粒子层侧表面的表面粗糙度Ra超过0.12μm，因此，传输损耗为不良。
比较例4由于原粒子的平均粒径未达0.10μm，因此，与树脂的密接性不良。

Claims (28)

1.一种铜箔，具有粗化处理层，所述粗化处理层具有原粒子层，所述原粒子层侧表面的表面粗糙度Ra在0.12μm以下，所述原粒子层的原粒子的平均粒径为0.10～0.25μm。
2.根据权利要求1所述的铜箔，其中所述粗化处理层在所述原粒子层上具有二次粒子层，所述二次粒子层的二次粒子的平均粒径在0.35μm以下。
3.根据权利要求2所述的铜箔，其中所述二次粒子层的二次粒子的平均粒径满足以下的(A-1)及(A-2)的项目中任1个或2个，
(A-1)所述二次粒子层的二次粒子的平均粒径满足以下的项目中的任一个，
·0.34μm以下，
·0.33μm以下，
·0.32μm以下，
·0.31μm以下，
·0.30μm以下，
·0.29μm以下，
·0.28μm以下，
·0.27μm以下，
·0.26μm以下，
·0.25μm以下，
·0.24μm以下，
·0.234μm以下，
·0.23μm以下，
·0.22μm以下，
·0.21μm以下，
·0.20μm以下，
·0.19μm以下，
·0.18μm以下，
·0.17μm以下，
·0.16μm以下，
·0.15μm以下，
·0.145μm以下，
·0.14μm以下，
·0.13μm以下，
·0.125μm以下，
·0.12μm以下，
·0.11μm以下，
·0.10μm以下，
·0.09μm以下，
·0.08μm以下，
·0.07μm以下，
·0.06μm以下，
(A-2)所述二次粒子层的二次粒子的平均粒径满足以下的项目中的任一个，
·0.001μm以上，
·0.003μm以上，
·0.005μm以上，
·0.007μm以上，
·0.009μm以上，
·0.01μm以上。
4.根据权利要求1至3中任一项所述的铜箔，其中所述原粒子层的原粒子的平均粒径满足以下的项目中的任一个，
·未达0.25μm，
·0.244μm以下，
·0.24μm以下，
·0.234μm以下，
·0.23μm以下，
·0.204μm以下，
·0.22μm以下，
·0.21μm以下，
·0.20μm以下，
·0.19μm以下，
·0.18μm以下，
·0.17μm以下，
·0.16μm以下，
·0.15μm以下，
·0.145μm以下，
·0.14μm以下，
·0.13μm以下，
·0.125μm以下。
5.根据权利要求1至3中任一项所述的铜箔，其中所述原粒子层侧表面的表面粗糙度Ra满足以下的(B-1)及(B-2)的项目中的任一个或二个，
(B-1)所述原粒子层侧表面的表面粗糙度Ra满足以下的项目中的任一个，
·0.11μm以下，
·0.10μm以下，
·0.09μm以下，
·0.08μm以下，
·0.07μm以下，
(B-2)所述原粒子层侧表面的表面粗糙度Ra满足以下的项目中的任一个，
·0.001μm以上，
·0.005μm以上，
·0.007μm以上，
·0.01μm以上，
·0.02μm以上，
·0.03μm以上，
·0.04μm以上，
·0.05μm以上。
6.根据权利要求1至3中任一项所述的铜箔，其中将介电系数为2.4，介电损失正切为0.001及厚度为50μm的树脂贴合在所述铜箔的所述粗化处理层侧表面后，使所述铜箔为18μm厚，利用蚀刻以特性阻抗成为50Ω的方式形成电路，经测量在频率60GHz的传输损耗时，所述传输损耗为8.4dB/10cm以下。
7.根据权利要求1至3中任一项所述的铜箔，其中将介电系数为2.9，介电损失正切为0.002及厚度为50μm的树脂贴合在所述铜箔的所述粗化处理层侧表面后，使所述铜箔为18μm厚，利用蚀刻以特性阻抗成为50Ω的方式形成电路，经测量在频率60GHz的传输损耗时，所述传输损耗为8.4dB/10cm以下。
8.根据权利要求1至3中任一项所述的铜箔，其中将介电系数为3.2，介电损失正切为0.002及厚度为50μm的树脂贴合在所述铜箔的所述粗化处理层侧表面后，使所述铜箔为18μm厚，利用蚀刻以特性阻抗成为50Ω的方式形成电路，经测量在频率60GHz的传输损耗时，所述传输损耗为8.4dB/10cm以下。
9.根据权利要求1至3中任一项所述的铜箔，其中所述粗化处理层的Co及Ni的合计含量在2000μg/dm2以下。
10.根据权利要求1至3中任一项所述的铜箔，其中所述粗化处理层的Co及Ni的合计含量满足以下的(C-1)及(C-2)的项目中的任一个或二个，
(C-1)所述粗化处理层的Co及Ni的合计含量满足以下的项目中的任一个，
·2000μg/dm2以下，
·1900μg/dm2以下，
·1800μg/dm2以下，
·1700μg/dm2以下，
·1600μg/dm2以下，
·1500μg/dm2以下，
·1400μg/dm2以下，
·1300μg/dm2以下，
·1200μg/dm2以下，
·1100μg/dm2以下，
·1000μg/dm2以下，
·950μg/dm2以下，
·900μg/dm2以下，
·850μg/dm2以下，
·800μg/dm2以下，
·750μg/dm2以下，
·700μg/dm2以下，
(C-2)所述粗化处理层的Co及Ni的合计含量满足以下的项目中的任一个，
·不含Co及Ni，
·0μg/dm2，
·0μg/dm2以上，
·0.1μg/dm2以上，
·0.5μg/dm2以上，
·0.8μg/dm2以上，
·1μg/dm2以上，
·2μg/dm2以上，
·5μg/dm2以上，
·10μg/dm2，
·15μg/dm2以上，
·20μg/dm2以上，
·25μg/dm2以上。
11.根据权利要求1至3中任一项所述的铜箔，其中所述粗化处理层的Co含量满足以下的(D-1)及(D-2)的项目中的任一个或二个，
(D-1)所述粗化处理层的Co含量满足以下的项目中的任一个，
·1000μg/dm2以下，
·950μg/dm2以下，
·900μg/dm2以下，
·850μg/dm2以下，
·800μg/dm2以下，
·750μg/dm2以下，
·700μg/dm2以下，
·650μg/dm2以下，
·600μg/dm2以下，
·550μg/dm2以下，
·500μg/dm2以下，
(D-2)所述粗化处理层的Co含量满足以下的项目中的任一个，
·不含Co，
·0μg/dm2，
·0μg/dm2以上，
·0.1μg/dm2以上，
·0.5μg/dm2以上，
·0.8μg/dm2以上，
·1μg/dm2以上，
·2μg/dm2以上，
·5μg/dm2以上，
·8μg/dm2以上，
·10μg/dm2以上，
·11μg/dm2以上，
·15μg/dm2以上。
12.根据权利要求1至3中任一项所述的铜箔，其中所述粗化处理层的Ni含量满足以下的(E-1)及(E-2)的项目中的任一个或二个，
(E-1)所述粗化处理层的Ni含量满足以下的项目中的任一个，
·1000μg/dm2以下，
·950μg/dm2以下，
·900μg/dm2以下，
·850μg/dm2以下，
·800μg/dm2以下，
·750μg/dm2以下，
·700μg/dm2以下，
·650μg/dm2以下，
·600μg/dm2以下，
·550μg/dm2以下，
·500μg/dm2以下，
(E-2)所述粗化处理层的Ni含量满足以下的项目中的任一个，
·不含Ni，
·0μg/dm2，
·0μg/dm2以上，
·0.1μg/dm2以上，
·0.5μg/dm2以上，
·0.8μg/dm2以上，
·1μg/dm2以上，
·2μg/dm2以上，
·5μg/dm2以上，
·8μg/dm2以上，
·10μg/dm2以上，
·11μg/dm2以上，
·15μg/dm2以上。
13.根据权利要求1至3中任一项所述的铜箔，其中所述原粒子层侧表面的表面粗糙度Rz满足以下的(F-1)及(F-2)的项目中的任一个或二个，
(F-1)所述原粒子层侧表面的表面粗糙度Rz满足以下的项目中的任一个，
·1.60μm以下，
·1.55μm以下，
·1.50μm以下，
·1.45μm以下，
·1.40μm以下，
·1.35μm以下，
·1.30μm以下，
·1.25μm以下，
·1.20μm以下，
·1.15μm以下，
·1.10μm以下，
·1.05μm以下，
·1.00μm以下，
·0.95μm以下，
·0.90μm以下，
·0.85μm以下，
·0.80μm以下，
·0.75μm以下，
·0.70μm以下，
(F-2)所述原粒子层侧表面的表面粗糙度Rz满足以下的项目中的任一个，
·0.001μm以上，
·0.005μm以上，
·0.007μm以上，
·0.01μm以上，
·0.02μm以上，
·0.03μm以上，
·0.04μm以上，
·0.05μm以上。
14.根据权利要求1至3中任一项所述的铜箔，其中在所述粗化处理层的表面，具有选自由耐热层、防锈层、铬酸盐处理层及硅烷偶合处理层构成的群中的1种以上的层。
15.根据权利要求1至3中任一项所述的铜箔，其中在所述铜箔的所述粗化处理层侧表面具备树脂层。
16.根据权利要求15所述的铜箔，其中所述树脂层为接着用树脂，及/或半硬化状态的树脂。
17.根据权利要求1至3中任一项所述的铜箔，其为高频电路用铜箔。
18.一种附载体铜箔，在载体的一面或两面，依序具有中间层、极薄铜层，所述极薄铜层为权利要求1至17中任一项所述的铜箔。
19.根据权利要求18所述的附载体铜箔，其为高频电路用附载体铜箔。
20.一种积层体，具有权利要求1至17中任一项所述的铜箔或权利要求18或者19所述的附载体铜箔。
21.一种积层体，含有权利要求18或19所述的附载体铜箔与树脂，所述附载体铜箔的端面的一部份或全部被所述树脂覆盖。
22.一种积层体，一片权利要求18或19所述的附载体铜箔从所述载体侧或所述极薄铜层侧积层在另一片权利要求18或19所述的附载体铜箔的所述载体侧或所述极薄铜层侧。
23.一种印刷配线板的制造方法，使用权利要求1至17中任一项所述的铜箔或权利要求18或者19所述的附载体铜箔制造印刷配线板。
24.一种印刷配线板的制造方法，含有下述步骤：
准备权利要求1至17中任一项所述的铜箔或权利要求18或者19所述的附载体铜箔与绝缘基板的步骤，
经过将所述铜箔与所述绝缘基板积层的步骤而形成覆铜积层板的步骤，或经过将所述附载体铜箔与所述绝缘基板积层后将所述附载体铜箔的载体剥除的步骤而形成覆铜积层板的步骤，及
然后利用半加成法、减成法、部分加成法或改良半加成法中任一方法形成电路的步骤。
25.一种印刷配线板的制造方法，含有下述步骤：
将电路形成在权利要求1至17中任一项所述的铜箔的所述粗化处理层侧表面的步骤，或将电路形成在权利要求18或者19所述的附载体铜箔的所述极薄铜层侧表面或者所述载体侧表面的步骤，
以埋没所述电路的方式将树脂层形成在所述铜箔的所述粗化处理层侧表面，或所述附载体铜箔的所述极薄铜层侧表面或者所述载体侧表面的步骤，
将电路形成在所述树脂层上的步骤，
将电路形成在所述树脂层上后，将所述铜箔去除，或将所述载体或所述极薄铜层剥离后，将所述极薄铜层或所述载体去除，藉此使被所述树脂层埋没的电路露出的步骤。
26.一种印刷配线板的制造方法，含有下述步骤：
将权利要求18或者19所述的附载体铜箔与树脂基板积层的步骤，
在所述附载体铜箔的积层树脂基板侧的相反侧表面，设置树脂层与电路这2层至少1次的步骤，及
在形成所述树脂层及电路这2层后，从所述附载体铜箔将所述载体或所述极薄铜层剥离的步骤。
27.一种印刷配线板的制造方法，含有下述步骤：
在权利要求20至22中任一项所述的积层体的任一面或两面设置树脂层与电路这2层至少1次的步骤，及
在形成所述树脂层及电路这2层后，从构成所述积层体的附载体铜箔将所述载体或所述极薄铜层剥离的步骤。
28.一种电子机器的制造方法，使用以权利要求23至27中任一项所述的方法制造的印刷配线板来制造电子机器。
CN201710245430.3A 2016-04-15 2017-04-14 铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法 Pending CN107302825A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-082425 2016-04-15
JP2016082425 2016-04-15

Publications (1)

Publication Number Publication Date
CN107302825A true CN107302825A (zh) 2017-10-27

Family

ID=58548637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710245430.3A Pending CN107302825A (zh) 2016-04-15 2017-04-14 铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法

Country Status (7)

Country Link
US (1) US20170303405A1 (zh)
EP (1) EP3232747A1 (zh)
JP (1) JP2017193778A (zh)
KR (1) KR20170118623A (zh)
CN (1) CN107302825A (zh)
PH (1) PH12017000133A1 (zh)
TW (1) TW201805487A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937197A (zh) * 2019-02-01 2020-11-13 长春石油化学股份有限公司 表面处理铜箔及铜箔基板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289700B2 (en) 2016-06-28 2022-03-29 The Research Foundation For The State University Of New York KVOPO4 cathode for sodium ion batteries
US10707531B1 (en) 2016-09-27 2020-07-07 New Dominion Enterprises Inc. All-inorganic solvents for electrolytes
US11459664B2 (en) * 2017-07-21 2022-10-04 Temple University—Of the Commonwealth System of Higher Education Multi-metal catalysts and devices and methods of use thereof
KR102390417B1 (ko) * 2017-12-05 2022-04-22 후루카와 덴키 고교 가부시키가이샤 표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판
WO2019188712A1 (ja) * 2018-03-27 2019-10-03 三井金属鉱業株式会社 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
US11770904B2 (en) 2019-02-04 2023-09-26 Panasonic Intellectual Property Management Co., Ltd. Surface-treated copper foil, and copper-clad laminate plate, resin-attached copper foil and circuit board each using same
WO2020230870A1 (ja) * 2019-05-15 2020-11-19 パナソニックＩｐマネジメント株式会社 銅張積層板、樹脂付銅箔、および、それらを用いた回路基板
CN110519944B (zh) * 2019-08-09 2022-05-20 深圳市迅捷兴科技股份有限公司 复合铜厚基板制作方法
DE102022102338A1 (de) * 2021-02-16 2022-08-18 Mitutoyo Corporation Skala und Verfahren zu ihrer Herstellung
JP2024519440A (ja) * 2021-03-30 2024-05-14 アヴェラテック・コーポレイション 表皮深さ損失を軽減する高抵抗および低抵抗導体層のための方法およびデバイス
TWI817108B (zh) * 2021-04-16 2023-10-01 張有諒 液晶高分子薄膜電氣圖樣製造方法
JP2023134352A (ja) 2022-03-14 2023-09-27 Ｊｘ金属株式会社 銅箔、積層体、及びフレキシブルプリント配線板
JP2024090181A (ja) 2022-12-22 2024-07-04 Ｊｘ金属株式会社 銅箔、積層体、及びフレキシブルプリント配線板
EP4391734A1 (en) 2022-12-21 2024-06-26 JX Metals Corporation Copper foil, laminate, and flexible printed wiring board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179537A (ja) * 2004-12-21 2006-07-06 Nikko Kinzoku Kk 高周波回路用粗化処理圧延銅箔及びその製造方法
CN102725892A (zh) * 2010-01-25 2012-10-10 吉坤日矿日石金属株式会社 二次电池负极集电体用铜箔
US20120285734A1 (en) * 2010-01-22 2012-11-15 Furukawa Electric Co., Ltd. Roughened copper foil, method for producing same, copper clad laminated board, and printed circuit board
CN104125711A (zh) * 2013-04-26 2014-10-29 Jx日矿日石金属株式会社 高频电路用铜箔、覆铜板、印刷布线板、带载体的铜箔、电子设备及印刷布线板的制造方法
CN105408524A (zh) * 2013-07-24 2016-03-16 Jx日矿日石金属株式会社 表面处理铜箔、附载体铜箔、基材、树脂基材、印刷配线板、覆铜积层板及印刷配线板的制造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0843509B1 (en) 1995-07-04 2003-08-27 MITSUI MINING & SMELTING CO., LTD. Resin-coated copper foil for multilayer printed wiring board and multilayer printed wiring board provided with said copper foil
JPH115828A (ja) 1997-06-17 1999-01-12 Mitsui Mining & Smelting Co Ltd 銅張積層板用樹脂組成物、樹脂付き銅箔、多層銅張り積層板および多層プリント配線板
JP3184485B2 (ja) 1997-11-06 2001-07-09 三井金属鉱業株式会社 銅張積層板用樹脂組成物、樹脂付き銅箔、多層銅張り積層板および多層プリント配線板
JP3612594B2 (ja) 1998-05-29 2005-01-19 三井金属鉱業株式会社 樹脂付複合箔およびその製造方法並びに該複合箔を用いた多層銅張り積層板および多層プリント配線板の製造方法
JP2002179772A (ja) 2000-12-08 2002-06-26 Mitsui Mining & Smelting Co Ltd プリント配線板の層間絶縁層構成用の樹脂化合物、その樹脂化合物を用いた絶縁層形成用樹脂シート及び樹脂付銅箔、並びにそれらを用いた銅張積層板
JP3434808B2 (ja) 2001-05-31 2003-08-11 三井金属鉱業株式会社 樹脂付銅箔及びその樹脂付銅箔を用いたプリント配線板
JP4025177B2 (ja) 2001-11-26 2007-12-19 三井金属鉱業株式会社 絶縁層付銅箔の製造方法
JP4136509B2 (ja) 2001-12-18 2008-08-20 三井金属鉱業株式会社 プリプレグの製造方法並びにプリプレグの製造装置並びに絶縁層付銅箔の製造方法
JP3992225B2 (ja) 2002-04-05 2007-10-17 三井金属鉱業株式会社 プリント配線板用樹脂付金属箔及びこれを用いた多層プリント配線板
WO2004005588A1 (ja) 2002-07-04 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. キャリア箔付電解銅箔
JP4161304B2 (ja) 2003-02-04 2008-10-08 古河サーキットフォイル株式会社 高周波回路用金属箔
JP2004244656A (ja) 2003-02-12 2004-09-02 Furukawa Techno Research Kk 高周波用途対応可能銅箔とその製造方法
JP4286060B2 (ja) 2003-05-26 2009-06-24 三井金属鉱業株式会社 絶縁層付き銅箔の製造方法
JP3949676B2 (ja) 2003-07-22 2007-07-25 三井金属鉱業株式会社 極薄接着剤層付銅箔及びその極薄接着剤層付銅箔の製造方法
JP4570070B2 (ja) 2004-03-16 2010-10-27 三井金属鉱業株式会社 絶縁層形成用の樹脂層を備えたキャリア箔付電解銅箔、銅張積層板、プリント配線板、多層銅張積層板の製造方法及びプリント配線板の製造方法
JP4316413B2 (ja) * 2004-04-05 2009-08-19 日鉱金属株式会社 粗化処理面を備えた銅合金箔及び銅合金箔の粗化処理方法
TWI272320B (en) 2004-09-10 2007-02-01 Mitsui Mining & Smelting Co Electrolytic copper foil with carrier foil furnished with primer resin layer and process for producing the same
JP2006257153A (ja) 2005-03-15 2006-09-28 Mitsui Mining & Smelting Co Ltd 樹脂付銅箔用樹脂組成物及びその製造方法
TW200704833A (en) 2005-06-13 2007-02-01 Mitsui Mining & Smelting Co Surface treated copper foil, process for producing surface treated copper foil, and surface treated copper foil with very thin primer resin layer
TW200738913A (en) 2006-03-10 2007-10-16 Mitsui Mining & Smelting Co Surface treated elctrolytic copper foil and process for producing the same
JP2007326923A (ja) 2006-06-07 2007-12-20 Mitsui Mining & Smelting Co Ltd フッ素樹脂基材接着用樹脂組成物及びそのフッ素樹脂基材接着用樹脂組成物を用いて得られる金属張積層板
JP5024930B2 (ja) 2006-10-31 2012-09-12 三井金属鉱業株式会社 表面処理銅箔、極薄プライマ樹脂層付表面処理銅箔及びその表面処理銅箔の製造方法並びに極薄プライマ樹脂層付表面処理銅箔の製造方法
TWI451816B (zh) 2007-03-20 2014-09-01 Mitsui Mining & Smelting Co And a resin composition for insulating layer constituting a printed circuit board
CN101687981B (zh) 2007-06-25 2012-04-04 三井金属矿业株式会社 树脂组合物以及使用该树脂组合物得到的带树脂铜箔
TW200915932A (en) 2007-07-10 2009-04-01 Mitsui Mining & Smelting Co Copper foil with dielectric layer
JP2009067029A (ja) 2007-09-18 2009-04-02 Mitsui Mining & Smelting Co Ltd 樹脂付銅箔並びに樹脂付銅箔を用いた銅張積層板及び両面銅張積層板
JP5636159B2 (ja) 2007-12-28 2014-12-03 三井金属鉱業株式会社 樹脂付銅箔および樹脂付銅箔の製造方法
WO2009084533A1 (ja) 2007-12-28 2009-07-09 Mitsui Mining & Smelting Co., Ltd. 樹脂付銅箔および樹脂付銅箔の製造方法
TWI432510B (zh) 2008-05-26 2014-04-01 Mitsui Mining & Smelting Co And a resin composition for forming a layer of a multilayer flexible wiring board
JP5291553B2 (ja) 2009-07-02 2013-09-18 三井金属鉱業株式会社 複合樹脂層付銅箔、複合樹脂層付銅箔の製造方法、フレキシブル両面銅張積層板及び立体成型プリント配線板の製造方法
TWI490266B (zh) 2009-12-02 2015-07-01 Mitsui Mining & Smelting Co A resin composition for forming a bonding layer of a multilayer flexible printed circuit board, a resin varnish, a resin copper foil having a resin copper foil, a multilayer flexible printed circuit board, and a multilayer flexible printed circuit board
KR101328235B1 (ko) * 2010-05-07 2013-11-14 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 인쇄 회로용 동박
JP5654416B2 (ja) * 2011-06-07 2015-01-14 Jx日鉱日石金属株式会社 液晶ポリマー銅張積層板及び当該積層板に用いる銅箔
JP2015078421A (ja) * 2012-11-20 2015-04-23 Jx日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP6329731B2 (ja) * 2013-04-26 2018-05-23 Ｊｘ金属株式会社 キャリア付銅箔、銅張積層板の製造方法、及びプリント配線板の製造方法
JP2015200026A (ja) * 2014-03-31 2015-11-12 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、積層体、積層板、電子機器及びプリント配線板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179537A (ja) * 2004-12-21 2006-07-06 Nikko Kinzoku Kk 高周波回路用粗化処理圧延銅箔及びその製造方法
US20120285734A1 (en) * 2010-01-22 2012-11-15 Furukawa Electric Co., Ltd. Roughened copper foil, method for producing same, copper clad laminated board, and printed circuit board
CN102725892A (zh) * 2010-01-25 2012-10-10 吉坤日矿日石金属株式会社 二次电池负极集电体用铜箔
CN104125711A (zh) * 2013-04-26 2014-10-29 Jx日矿日石金属株式会社 高频电路用铜箔、覆铜板、印刷布线板、带载体的铜箔、电子设备及印刷布线板的制造方法
CN105408524A (zh) * 2013-07-24 2016-03-16 Jx日矿日石金属株式会社 表面处理铜箔、附载体铜箔、基材、树脂基材、印刷配线板、覆铜积层板及印刷配线板的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937197A (zh) * 2019-02-01 2020-11-13 长春石油化学股份有限公司 表面处理铜箔及铜箔基板
CN111937197B (zh) * 2019-02-01 2023-07-21 长春石油化学股份有限公司 表面处理铜箔及铜箔基板

Also Published As

Publication number Publication date
US20170303405A1 (en) 2017-10-19
PH12017000133A1 (en) 2018-10-29
JP2017193778A (ja) 2017-10-26
KR20170118623A (ko) 2017-10-25
EP3232747A1 (en) 2017-10-18
TW201805487A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN107302825A (zh) 铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
CN106455341B (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
KR102362399B1 (ko) 표면 처리 동박, 수지층 부착 표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
CN106455342B (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
CN106455310B (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
CN106413267B (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法
CN106413268B (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法
TWI583269B (zh) Method for manufacturing copper foil, laminated body, printed wiring board, electronic machine and printed wiring board
TW201833394A (zh) 表面處理銅箔、附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法
CN106257969B (zh) 附载体的铜箔、积层体、印刷布线板的制造方法及电子机器的制造方法
TWI705738B (zh) 表面處理銅箔、附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法
CN108696987B (zh) 表面处理铜箔、附有载体的铜箔、积层体、印刷布线板的制造方法及电子机器的制造方法
TW201710078A (zh) 附載體銅箔、積層體、積層體之製造方法、印刷配線板之製造方法、及電子機器之製造方法
JP7492808B2 (ja) 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
TWI575121B (zh) Production method of copper foil, laminate, printed wiring board, electronic machine and printed wiring board
CN108156753A (zh) 表面处理铜箔、附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
TWI707070B (zh) 表面處理銅箔、附載體銅箔、積層體、印刷配線板之製造方法及電子機器之製造方法
TWI586851B (zh) Manufacturing method of copper foil, laminate, printed wiring board, electronic machine and printed wiring board
CN108449868A (zh) 表面处理铜箔、带载体的铜箔、层压体、印刷配线板的制造方法及电子机器的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171027