CN107294526A - 一种改进的数字式时钟数据恢复方法 - Google Patents

一种改进的数字式时钟数据恢复方法 Download PDF

Info

Publication number
CN107294526A
CN107294526A CN201610220774.4A CN201610220774A CN107294526A CN 107294526 A CN107294526 A CN 107294526A CN 201610220774 A CN201610220774 A CN 201610220774A CN 107294526 A CN107294526 A CN 107294526A
Authority
CN
China
Prior art keywords
clock
data
data recovery
phase
improved digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610220774.4A
Other languages
English (en)
Inventor
沈寒冰
吴俊辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHAORUI MICROELECTRONICS Co Ltd SUZHOU
Original Assignee
CHAORUI MICROELECTRONICS Co Ltd SUZHOU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHAORUI MICROELECTRONICS Co Ltd SUZHOU filed Critical CHAORUI MICROELECTRONICS Co Ltd SUZHOU
Priority to CN201610220774.4A priority Critical patent/CN107294526A/zh
Publication of CN107294526A publication Critical patent/CN107294526A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供了一种改进的数字式时钟数据恢复方法，具体而言，就是数字高频时钟对输入串行数据进行时钟和数据恢复，解调输入信号的方法。

Description

一种改进的数字式时钟数据恢复方法
技术领域
本发明是一种改进的数字式时钟数据恢复方法，具体而言，就是数字高频时钟对输入串行数据进行时钟和数据恢复，解调输入信号的方法。
背景技术
随着网络的普及，双绞线网络的应用局限严重影响了网络布局的范围，并且随着光纤制造工艺的成熟，其成本进一步降低，越来越多的远距离、中距离都采用集中式光纤布线方式，使得光纤设备的应用趋向于低成本、便携式发展。
光纤信号为高速差分信号，经光纤模组及器件转换为高速串行数据，通常解码串行数据多是应用锁相环进行数据恢复，但锁相环中的压控振荡器较为复杂，用模拟器件实现难度较大，并且可能会受工艺影响；本发明则利用4倍频时钟实现全数字时钟数据恢复，使得在主时钟仅500MHz即可实现百兆光纤的数据解码；其中包括时钟正反沿同时进行数据存储、恢复时钟脉冲进行数据恢复等多种改进，以实现高速光纤数据传输的解码要求。
发明内容
一种改进的数字式时钟数据恢复方法，该方法包括以下步骤：由本地产生4倍于输入数据时钟频率的时钟；由本地时钟的正反沿分别对输入信号进行采样并存储；对采样得到的数据进行相位差计算，根据相位差结果调整当前数据采样时钟提前或延迟半个时钟周期；用当前数据采样时钟对采样到的数据进行数据恢复。
附图说明
现将参照以下附图具体详细说明本发明的主题，并清楚地理解本发明的有关结构和实现方法以及其目的、特征和优势：
图1改进的数字式时钟数据恢复电路结构；
图2输入信号采样存储示意图；
图3鉴相器结构示意图；
图4环路滤波器结构示意图；
图5数控振荡器结构示意图。
具体实施方式
虽然此处说明描述了本发明的某此特征及一种实施例，但是对于本专业的技术人员来说，将会出现许多修改、替换、变化和等效代换，因此，本发明的保护范围以所附的权利要求的范围为准。
改进的数字式时钟数据恢复电路是一种相位反馈控制***，本发明所用输入数据采样模块为时钟双边沿触发，这样提高了采样输入数据信号的准确性，采用500MHz时钟，采样精度即可达到1ns，它根据输入信号与本地估算时钟之间的相位差异对本地估算时钟进行不断的反馈调节，从而达到使本地估算时钟相位与输入信号时钟相位差异接近于零的目的；本发明由5个模块组成，由图1所示，分别为信号采样模块100、数字鉴相器101、数字环路滤波器102、数控振荡器103、数据恢复模块104。
1、数控振荡器103输出2组（4个）不同脉冲信号，如图5所示，分别为Clock_R0、Clock_F0、Clock_R1、Clock_F，那么：
当输出为Clock_R0、Clock_F0时，图3中使用Data_2bits的低位进行异或操作；
当输出为Clock_R1、Clock_F1时，图3中使用Data_2bits的高位进行异或操作。
2、图2为输入数据采样存储操作示意图，在Clk_4x主时钟的上升沿（图2中R点）和下降沿（图2中F点）各进行一次采样存储，然后在图2中P点把R、F点的存储数据进行组合，R点数据在高位，F点数据在低位，即P=｛R，F｝。
3、图3为鉴相器和数据恢复操作示意图，本发明中的鉴相器为二元鉴相器，即只有超前和滞后两种相位差异极性，鉴相器在时钟跳变沿脉冲（Clock_R和Clock_F）处采样Data_2bits上的高位或低位数据（根据DCO输出决定，参考1），寄存在Memmory中，在下降沿脉冲Clock_F处再将它们对应送到两路异或逻辑中，判断相位误差信息并输出，Sign给出相位误差极性，即Clock_R、Clock_F相对于源数据时钟是相位超前（Sign=1）还是滞后（Sign=0），AbsVal给出相位误差绝对值：若数据有跳变，则判断有效，AbsVal输出1；若数据无跳变，则判断无效；AbsVal输出0由于本发明中使用本地估算时钟的上升沿脉冲和下降沿脉冲进行数据计算，所以在数据恢复时采用上升沿脉冲进行数据恢复，这样可以保证在没有环路滤波器参与的情况下保证恢复数据的正确性，那么在图3所示的d点和b点进行数据异或操作即可恢复当前的数据为0或者为1。
4、图4为环路滤波器示意图，滤波器功能使用代数累加计数器实现，控制信号为鉴相器的相位差异判断结果Sign和AbsVal；代数累加器初始值设定为M/2，根据控制信号Sign和AbsVal进行代数累加操作，当计数器达到边界值0或M后，累加器计数值恢复为M/2，同时响应地输出DCO控制信号Up或Down。随机噪声引起的相位误差输出由于长时间保持同一极性的概率极小，在代数累加器中被相互抵消，而不会影响控制信号Up和Down的准确性，达到了去噪声的目的。
5、图5为数控振荡器示意图，数控振荡器由稳定的Clk_4x主时钟驱动，由于本发明应用Clk_4x时钟的上升沿和下降沿同时采样数据信号，所以主时钟的1/2周期即为锁相环锁定状态下的相位跟踪精度，数控振荡器DCO在控制信号Up和Down上没有高脉冲出现时，分频计数器CntS只进行一次加2操作，产生本地估算的数据恢复时钟；当控制信号Up上有高脉冲出现时，分频计数器进行一次加3操作，从而实现估算时钟相位滞后一个主时钟周期，达到向后调节相位的效果，同时DCO输出的2组（4个）时钟边沿脉冲信号进行切换；同样，当控制信号Down上有高脉冲出现时，分频计数器进行一次加1操作，从而实现估算时钟相位超前一个主时钟周期，达到向前调节相位的效果，同时DCO输出的2组（4个）时钟边沿脉冲信号进行切换；至此，本地估算的数据时钟与光纤发送端实际数据时钟达到一个相位差小于一个调整精度时锁定，DCO输出供数据恢复使用的2组（4个）时钟边沿脉冲，可以达到准确的恢复传输数据的目标。

Claims (1)

1.一种改进的数字式时钟数据恢复方法，该方法包括以下步骤：由本地产生4倍于输入数据时钟频率的时钟；由本地时钟的正反沿分别对输入信号进行采样并存储；对采样得到的数据进行相位差计算，根据相位差结果调整当前数据采样时钟提前或延迟半个时钟周期；用当前数据采样时钟对采样到的数据进行数据恢复。
CN201610220774.4A 2016-04-11 2016-04-11 一种改进的数字式时钟数据恢复方法 Pending CN107294526A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610220774.4A CN107294526A (zh) 2016-04-11 2016-04-11 一种改进的数字式时钟数据恢复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610220774.4A CN107294526A (zh) 2016-04-11 2016-04-11 一种改进的数字式时钟数据恢复方法

Publications (1)

Publication Number Publication Date
CN107294526A true CN107294526A (zh) 2017-10-24

Family

ID=60095565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610220774.4A Pending CN107294526A (zh) 2016-04-11 2016-04-11 一种改进的数字式时钟数据恢复方法

Country Status (1)

Country Link
CN (1) CN107294526A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113886300A (zh) * 2021-09-23 2022-01-04 珠海一微半导体股份有限公司 一种总线接口的时钟数据自适应恢复***及芯片

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87104871A (zh) * 1986-07-15 1988-02-03 哈依斯微型计算机产品公司 带有改进的数字信号处理器的调制解调器
CN1360396A (zh) * 2000-12-21 2002-07-24 日本电气株式会社 时钟与数据恢复电路及其时钟控制方法
CN1633027A (zh) * 2003-12-22 2005-06-29 上海贝岭股份有限公司 一种有效抑制倍频误锁的鉴频鉴相器电路
CN1706143A (zh) * 2002-09-16 2005-12-07 希格纳尔集成产品公司 突发通信的时钟恢复方法
CN1913359A (zh) * 2005-08-11 2007-02-14 三星电子株式会社 具有低时钟频率的时钟数据恢复装置及方法
CN1968063A (zh) * 2006-10-26 2007-05-23 华为技术有限公司 一种实现时钟恢复的方法及装置
CN101339798A (zh) * 2007-07-02 2009-01-07 索尼株式会社 时钟生成电路、记录装置和时钟生成方法
CN102315927A (zh) * 2011-06-30 2012-01-11 大唐移动通信设备有限公司 一种时钟同步装置及方法
CN102629863A (zh) * 2012-04-06 2012-08-08 开源集成电路(苏州)有限公司 Pwm电路和led驱动电路
CN102946306A (zh) * 2012-11-23 2013-02-27 中国电子科技集团公司第三十二研究所 时钟数据恢复电路结构及数字化时钟数据恢复方法
CN103152155A (zh) * 2012-10-22 2013-06-12 杭州开鼎科技有限公司 一种快速时钟数据恢复的方法
CN103368566A (zh) * 2012-04-01 2013-10-23 北京新岸线移动多媒体技术有限公司 时钟控制电路及时钟控制方法
CN103684447A (zh) * 2014-01-07 2014-03-26 英特格灵芯片(天津)有限公司 时钟数据恢复电路及数据锁定的判断方法
CN103713194A (zh) * 2012-10-08 2014-04-09 富士通株式会社 一种用于时钟恢复的相位检测方法和装置
CN104363016A (zh) * 2014-10-17 2015-02-18 青岛歌尔声学科技有限公司 一种时钟数据恢复电路和时钟数据恢复方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87104871A (zh) * 1986-07-15 1988-02-03 哈依斯微型计算机产品公司 带有改进的数字信号处理器的调制解调器
CN1360396A (zh) * 2000-12-21 2002-07-24 日本电气株式会社 时钟与数据恢复电路及其时钟控制方法
CN1706143A (zh) * 2002-09-16 2005-12-07 希格纳尔集成产品公司 突发通信的时钟恢复方法
CN1633027A (zh) * 2003-12-22 2005-06-29 上海贝岭股份有限公司 一种有效抑制倍频误锁的鉴频鉴相器电路
CN1913359A (zh) * 2005-08-11 2007-02-14 三星电子株式会社 具有低时钟频率的时钟数据恢复装置及方法
CN1968063A (zh) * 2006-10-26 2007-05-23 华为技术有限公司 一种实现时钟恢复的方法及装置
CN101339798A (zh) * 2007-07-02 2009-01-07 索尼株式会社 时钟生成电路、记录装置和时钟生成方法
CN102315927A (zh) * 2011-06-30 2012-01-11 大唐移动通信设备有限公司 一种时钟同步装置及方法
CN103368566A (zh) * 2012-04-01 2013-10-23 北京新岸线移动多媒体技术有限公司 时钟控制电路及时钟控制方法
CN102629863A (zh) * 2012-04-06 2012-08-08 开源集成电路(苏州)有限公司 Pwm电路和led驱动电路
CN103713194A (zh) * 2012-10-08 2014-04-09 富士通株式会社 一种用于时钟恢复的相位检测方法和装置
CN103152155A (zh) * 2012-10-22 2013-06-12 杭州开鼎科技有限公司 一种快速时钟数据恢复的方法
CN102946306A (zh) * 2012-11-23 2013-02-27 中国电子科技集团公司第三十二研究所 时钟数据恢复电路结构及数字化时钟数据恢复方法
CN103684447A (zh) * 2014-01-07 2014-03-26 英特格灵芯片(天津)有限公司 时钟数据恢复电路及数据锁定的判断方法
CN104363016A (zh) * 2014-10-17 2015-02-18 青岛歌尔声学科技有限公司 一种时钟数据恢复电路和时钟数据恢复方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113886300A (zh) * 2021-09-23 2022-01-04 珠海一微半导体股份有限公司 一种总线接口的时钟数据自适应恢复***及芯片
CN113886300B (zh) * 2021-09-23 2024-05-03 珠海一微半导体股份有限公司 一种总线接口的时钟数据自适应恢复***及芯片

Similar Documents

Publication Publication Date Title
CN107425953B (zh) 同步装置、同步方法及使用该同步装置的高速接收机
CN103957003B (zh) 一种时间数字转换器、频率跟踪装置及方法
CN102315927A (zh) 一种时钟同步装置及方法
CN102164031A (zh) 一种链路时钟恢复方法及装置
CN106656168B (zh) 时钟数据恢复装置及方法
CN104180895A (zh) 旋转机械的振动信号同步采集装置及振动信号采集方法
CN104104385A (zh) 一种高精度锁相环和锁相方法
CN108449296A (zh) 基于信号正逆序循环拼接的短时突发通信载波同步方法
EP2804322A1 (en) Systems and methods for tracking a received data signal in a clock and data recovery circuit
CN104793558A (zh) 利用数控的无参考中继器的方法和设备
CN102684676A (zh) 序列连接接收器及其时钟重建方法
CN107294526A (zh) 一种改进的数字式时钟数据恢复方法
CN1842070A (zh) 具有多级的定时恢复电路
CN103326716B (zh) 一种时钟同步***
CN104410598B (zh) 基于cvqkd***的fpga数据同步采集方法
CN1219357C (zh) 数字时钟恢复装置
CN103036671B (zh) 全数字解调中无时钟提取的位同步***
CN100431268C (zh) 使用不均衡自动调节相位线路的锁相环
CN104038216B (zh) 一种高速信号中提取比特同步时钟的电路
CN1711691B (zh) 具有均衡自动调节相位线路的锁相环
US20140333352A1 (en) Systems and methods for acquiring a received data signal in a clock and data recovery circuit
CN102480447B (zh) 接收机时序数据校正装置与方法
CN107113159A (zh) 时钟恢复装置
CN108599915A (zh) 基于数字自闭环的收发时钟间相位模糊估计与补偿方法
CN107797441A (zh) 低抖动时钟信号的时间幅度调制数字域表示方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171024

WD01 Invention patent application deemed withdrawn after publication