CN104104385A - 一种高精度锁相环和锁相方法 - Google Patents
一种高精度锁相环和锁相方法 Download PDFInfo
- Publication number
- CN104104385A CN104104385A CN201410272845.6A CN201410272845A CN104104385A CN 104104385 A CN104104385 A CN 104104385A CN 201410272845 A CN201410272845 A CN 201410272845A CN 104104385 A CN104104385 A CN 104104385A
- Authority
- CN
- China
- Prior art keywords
- phase
- input
- signal
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000012545 processing Methods 0.000 claims abstract description 38
- 230000008859 change Effects 0.000 claims abstract description 10
- 238000007493 shaping process Methods 0.000 claims description 21
- 230000003321 amplification Effects 0.000 claims description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 14
- 230000010355 oscillation Effects 0.000 abstract description 6
- 230000000630 rising effect Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 206010044565 Tremor Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种高精度的锁相环,包括:鉴频器、鉴相器、压控振荡模块和数字处理模块,输入信号分别从所述鉴相器和鉴频器的输入端输入,所述鉴频器的输出端与所述数字处理模块连接;所述鉴相器的输出端与所述压控振荡模块的输入端连接,所述压控振荡模块的输入端与所述数字处理模块的输入端连接;所述数字处理模块的输出端与所述鉴相器的反馈端连接。本发明根据输入信号的频率来配置输出信号的频率,而且,通过改变输出信号的频率变化方向调整输入信号与输入信号之间的相位差,从而使得输出信号可以与输入信号匹配,达到锁相的目的。
Description
技术领域
本发明属于电子技术领域,具体涉及一种高精度锁相环和锁相方法。
背景技术
锁相环(Phase-Lock Loop,简称PLL)是一种利用反馈控制原理实现频率和相位的同步技术。在某些应用场合下,需要输出的时钟信号(输出信号)的频率与相位与外部的参考信号(输入信号)保持同步。当检测到输入信号的频率或相位发生改变时,锁相环会检测到这种变化,并且通过内部的反馈***来调节输出信号,直至输入信号和输出信号重新同步,这种同步又称为“锁相(Phase Locked)”。目前锁相环应用于各个领域,包括:无线通信***、数据及时钟恢复电路、频率综合电路、跳频通信及数字电视等。
锁相环可分为模拟锁相环和数字锁相环。参见图1,现有的模拟锁相环包括鉴相器(PD-Phase Detector)、低通滤波器(LPF-Low Pass Filter)和压控振荡模块(VCO-VoltageControlled Oscillator)。鉴相器用来对输入信号u_I(t)与输出信号u_O(t)(即反馈信号)进行频率和相位比较,输出一个相位差值u_d(t)到低通滤波器。低通滤波器用来滤除相位差值u_d(t)中的高频成分,保留直流部分送至压控振荡器。压控振荡器根据低通滤波器来的相位差值产生相应的频率,即用输入的直流信号控制振荡频率,当输出振荡频率与输入频率相同时即实现了锁相。
现有的锁相环的中心频点由于压控振荡模块(VCO)的限制而范围较小,环路带宽较宽。当参考源(输入信号)出现瞬断或者参考时钟源切换时,VCO输出时钟频率会出现较大的相位瞬变,导致相位锁定不稳和锁相精度低的问题。
发明内容
针对现有技术的不足,本发明的目的在于提供一种高精度锁相环和锁相方法,以解决现有模拟锁相环中相位锁定不稳定和锁相精度低的问题。
为此,本发明第一方面提供了一种高精度锁相环,包括鉴频器、鉴相器、压控振荡模块和数字处理模块,输入信号分别从所述鉴相器和鉴频器的输入端输入,所述鉴频器的输出端与所述数字处理模块连接;
所述鉴相器的输出端与所述压控振荡模块的输入端连接,所述压控振荡模块的输入端与所述数字处理模块的输入端连接;
所述数字处理模块的输出端与所述鉴相器的反馈端连接。
作为一种优选的技术方案,还包括:误差放大模块,所述误差放大模块的输入端与所述鉴相器的输出端连接,输出端与所述压控振荡模块的输入端连接。
作为一种优选的技术方案,所述数字处理模块的输入端与所述误差放大模块的反馈端连接。
作为一种优选的技术方案,还包括:数模转换模块,所述数模转换模块的输入端与所述数字处理模块的输出端连接,输出端与所述鉴相器的反馈端连接。
作为一种优选的技术方案,还包括:滤波电路,所述滤波电路的输入端与所述数模转换模块的输出端连接,输出端与所述鉴相器的反馈端连接。
作为一种优选的技术方案,还包括第一波形整形电路和第二波形整形电路,所述第一波形整形电路的输入端接入输入信号,输出端与所述鉴相器的输入端连接;所述第二波形整形电路的输入端与所述滤波器连接,输出端与所述鉴相器的反馈端连接。
作为一种优选的技术方案,所述压控振荡模块包括变容二极管、电容、电感、双向比较器和电阻,所述变容二极管的输出端与所述电容串联,形成第一支路;所述第一支路的两端与所述电感并联,并且分别与所述双向比较器的输入端连接;所述双向比较器的输出端经所述电阻与其正向输入端连接。
另外一方面,本发明提供了一种高精度的锁相方法,包括:获取输入信号的频率,生成与输入信号的频率相同的输出信号;根据输入信号与输出信号之间的相位差,调整所述输出信号的频率的变化方向。
作为一种优选的技术方案,根据输入信号与输出信号之间的相位差,调整所述输出信号的频率的变化方向的步骤包括:如果所述输入信号的相位超前于所述输出信号,则调整所述输出信号的频率先增大再减小,直至所述输出信号与输入信号的相位相同;如果所述输入信号的相位滞后于所述输出信号,则调整所述输出信号的频率先减小再增大,直至所述输出信号与输入信号的相位相同。
作为一种优选的技术方案,比较所述输入信号与输出信号的相位差还包括:对所述输入信号整形成方波信号,以及所述输出信号为正弦波信号,并将所述正弦波信号整形成方波信号进行相位比较。
与现有技术相比,本发明产生的有益效果如下:
本发明根据输入信号的频率来配置输出信号的频率,而且,通过改变输出信号的频率变化方向调整输入信号与输入信号之间的相位差,从而使得输出信号可以与输入信号匹配,达到锁相的目的。
本发明使用了模拟与数字相结合的方式,避免了纯数字锁相环输出电压离散的问题。而且在本发明中并未采取传统锁相环中利用VCO产生反馈信号的方式,而是使用数字处理***来产生反馈信号,从而避免了VCO输出时钟出现相位瞬变的情况,因此这种锁相环具有锁定时间短、锁定精度高的优点。
附图说明
图1是现有锁相环的结构示意图;
图2是本发明所述高精度锁相环一实施方式的结构示意图;
图3是本发明所述高精度锁相环一实施方式中压控振荡模块的结构示意图;
图4是图2中变容二极管的特性图;
图5是是本发明所述高精度锁相方法一实施方式的流程示意图;
图6是本发明所述高精度锁相环另一实施方式的结构示意图;
图7是本发明所述高精度锁相环一实施方式中鉴相器的时序图;
图中:
10:鉴频器;11:第一波形整形电路;20:鉴相器;21:压控振荡模块(VCO);22:误差放大模块;30:数字处理模块;40:数模转换模块;41:滤波电路;42:第二波形整形电路。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例为实施本发明的较佳实施方式,所述描述是以说明本发明的一般原则为目的,并非用以限定本发明的范围。本发明的保护范围应当以权利要求所界定者为准,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
参见图2,图2是本发明所述高精度锁相环一实施方式的结构示意图。在图2示出的实施方式中,该结构的高精度的锁相环,包括鉴频器10、鉴相器20、压控振荡模块21和数字处理模块30,其中,VCO为压控振荡模块21的简称。
输入信号分别从所述鉴相器20和鉴频器10的输入端输入,所述鉴频器10的输出端与所述数字处理模块30连接。此处所述的输入信号,又可以称为参考信号,是指需要锁相环保持同步的信号,即锁相环的输出信号的频率和相位应当与该输入信号保持同步。
所述鉴相器20的输出端与所述压控振荡模块21的输入端连接,所述压控振荡模块21的输入端与所述数字处理模块30的输入端连接,所述数字处理模块30的输出端与所述鉴相器20的反馈端连接。此处所述的“反馈端”从结构上来说也是输入端,其输入信号来自于反馈信号。
其中,鉴频器10用于对经过的输入信号进行测频处理。在一些优选的实施方式中,鉴频器10的包括测频电路,该电路可以采用计数的方式进行测频。例如,假设使用的计数芯片的工作频率为F,输入信号的频率为f,则其能够实现的频率测量精度Δf为:
Δf=f/F。
如果需要测量兆赫兹级别的信号,在具体实施方式中使用的计数芯片的工作频率F也需要达到此级别。
在一些优选的实施方式中,鉴相器20可以是一个双向比较器,例如包含两个D触发器与多个逻辑门。输入信号经输入端进入到鉴相器20中,同时反馈信号也会输入到鉴相器20。在这种情况下,在鉴相器20将输入信号与反馈信号进行相位比较。在一些优选的实施方式中,当输入信号上升沿超前于反馈信号的上升沿时,鉴相器20输出的控制信号为高电平,直到反馈信号的上升沿到来;当输入信号上升沿滞后于反馈信号的上升沿时,鉴相器20输出的控制信号为零,直到输入信号的上升沿到来;当输入信号与反馈信号的上升沿对齐时,鉴相器20输出的控制信号为高阻态。该结构的鉴相器20有两个特点:一是采用双向比较的方法,简单的异或门鉴相器20只能识别出相位差而不能识别哪一个信号超前或者落后,因此只能往一个方向调整相位,所需时间较长,而该种结构的滤波器可以识别出是哪一个信号超前还是落后,可以更快锁住相位;二是使用了脉冲上升沿取值方式,这种结构的最大的优势在于能够忽略占空比的影响。
压控振荡模块21用以产生数字处理模块30所需的时钟信号,是本实施方式中实现高精度相位调整的核心部分之一。其结构图请参见图3,图3是本发明所述高精度锁相环一实施方式中压控振荡模块21的结构示意图。在图3示出的实施方式中,该结构前半部分是由变容二极管、电容和电感组成的LC振荡电路,所述变容二极管的输出端与所述电容串联,形成第一支路;所述第一支路的两端与所述电感并联,并且分别与所述双向比较器的输入端连接;所述双向比较器的输出端经所述电阻与其正向输入端连接。另外,该结构的压控振荡模块21的后半部分使用双向比较器的正反馈接法组成一个施密特触发器结构,通过选择合适的电阻的电阻值来确定一个合适噪声免疫带,消除时钟信号的尖峰抖动。变容二极管的控制电压由基准电平和控制电平叠加组成。基准电平可以设置为固定值,以确定变容二极管的基准值,从而确保LC振荡电路输出一个稳定的中心频率Fs。
压控振荡模块21输出的控制信号来自鉴相器20的双向比较器的输出,用于对振荡频率在Fs的基础上进行调整。请参见图4,图4是图3中变容二极管的特性图,从图4示出的变容二极管的电压V与电容值C_D关系可看出该变容二极管在电压变化较小的范围内满足线性关系。
在优选的实施方式中,压控振荡模块21内的器件优选使用高Q值的元件,使得LC振荡输出频率每次的调整值灵敏而精确,从而提高响应速率,最后匹配的越好,鉴相器20输出电压值越小,频率改变越小,最终实现稳定,所以整个锁相过程由锁相环自身完成,不涉及到额外的程序算法控制,整体效果稳定。
另外,数字处理模块30是本发明实施方式中另一个核心模块之一,本发明中使用现场可编程逻辑门阵列(FPGA-Field Programmable Gate Array)搭建,同时仍可以使用其他数字***搭建,例如DSP(Digital Signal Processor)等。数字处理模块30的作用产生与输入信号同频率同相位的输出信号,例如正弦信号,并根据由鉴频器10和压控振荡模块的控制信号来调整产生的输出信号。其中,输出信号的波形可以是任意的,例如正弦信号、方波信号等等,本领域技术人员可以根据实际需求设置输出信号的波形。
参见图5,图5是是本发明所述高精度锁相方法一实施方式的流程示意图。在图5示出实施方式中,结合图2示出的结构,该高精度的锁相方法,包括:步骤S501:获取输入信号的频率,生成与输入信号的频率相同的输出信号;步骤S502:根据输入信号与输出信号之间的相位差,调整所述输出信号的频率的变化方向。
在一些优选的实施方式中,根据输入信号与输出信号之间的相位差,调整所述输出信号的频率的变化方向的步骤包括:如果所述输入信号的相位超前于所述输出信号,则调整所述输出信号的频率先增大再减小,直至所述输出信号与输入信号的相位相同;如果所述输入信号的相位滞后于所述输出信号,则调整所述输出信号的频率先减小再增大,直至所述输出信号与输入信号的相位相同。
结合图2示出的结构,输入信号首先进入鉴频器10,鉴频器10将输出控制信号和频率数据至数字处理模块30;另外一方面,输入信号进入鉴相器20中,鉴相器20将该输入信号与来自数字处理模块30的反馈信号进行比较,根据二者之间的误差输出控制信号至压控振荡模块21。压控振荡模块21根据该控制信号生成时钟信号至数字处理模块30之中。数字处理模块30根据来自鉴频器10的频率数据和控制信号生成输出信号的频率,根据来自压控振荡模块21中的时钟信号的调整输出信号的相位,即:如果所述输入信号的相位超前于所述输出信号,则调整所述输出信号的频率先增大再减小,直至所述输出信号与输入信号的相位相同;如果所述输入信号的相位滞后于所述输出信号,则调整所述输出信号的频率先减小再增大,直至所述输出信号与输入信号的相位相同。在本发明的实施方式中,需要计算输入信号与输出信号的相位差,而反馈信号(输出信号反馈至鉴相器20的信号)是由数字处理模块30产生的,因此首先需要测得输入信号的频率,再根据测得的频率来产生同频率的反馈信号数据。
当输入信号或反馈信号产生相位或频率突变时,鉴相器20输出的控制信号控制压控振荡模块输出的时钟信号的频率;而鉴频器10将输出新的频率值,进而数字处理模块30中产生的输出信号的相位和频率都将进行精确调整,使其与输入信号相匹配,从而达到锁相的目的。
本实施方式使用了模拟与数字相结合的方式,避免了纯数字锁相环输出电压离散的问题。而且在本发明中并未采取传统锁相环中利用压控振荡模块21产生反馈信号的方式,而是使用数字处理模块30来产生反馈信号,从而避免了压控振荡模块21输出的时钟信号出现相位瞬变的情况。因此这种锁相环具有锁定时间短、锁定精度高的优点。
参见图6,图6是本发明所述高精度锁相环另一实施方式的结构示意图。在图6示出的实施方式中,该结构的锁相环还包括误差放大模块22,所述误差放大模块22的输入端与所述鉴相器20的输出端连接,输出端与所述压控振荡模块21的输入端连接。误差放大模块22的功能是对鉴相器20的输出电压进行平均值处理,并对其进行放大,用于驱动压控振荡模块中的变容二极管,改变其电容值。在一些优选的实施方式中,为了提高积分效果的同时提高***的动态响应,误差放大模块22中可以集成多种不同频带的积分器,其高通频率可以被配置为适用于各个频率阶段,并且可以根据输入信号的频率对积分器的频带进行选择。在图6示出的实施方式中,所述数字处理模块30的输入端与所述误差放大模块22的反馈端连接,数字处理模块30会根据鉴频器10测得的频率值而生成一个实时的控制信号,并发送到误差放大模块22,从而确定积分器频带的选择。因此,在输入信号的频率固定的情况下,积分器频带的选择也就固定为最合适的频带。
此外,在图6示出的实施方式中,还包括数模转换模块40(ADC),所述数模转换模块40的输入端与所述数字处理模块30的输出端连接,输出端与所述鉴相器20的反馈端连接。数模转换模块40用于将数字处理模块30输出的数字信号转换为模拟信号,进入鉴相器20中进行相位比较,精度更高。数模转换模块40在配置的过程中需要考虑转换速率和数据精度,优选选择18位或者16位的高速DA芯片,但并不局限于此。
优选的,在一些优选实施方式中,该结构的锁相环还包括滤波电路41,所述滤波电路41的输入端与所述数模转换模块40的输出端连接,输出端与所述鉴相器20的反馈端连接。滤波电路41优选是一个低通滤波器,作用是滤除正弦波信号上叠加的高频噪声。此低通滤波器的阻带衰减优选为80dB以上,具有更好的抑制高频噪声。滤波电路41结构采用了频率相关负阻(FDNR-Frequency Dependent Negative Resistance)结构,它对元件参数变化的灵敏度低,并且在实现效果的同时可以极大地节约空间。也可使用其他符合阻带衰减的滤波器结构。
在一些优选实施方式中,还包括第一整形电路11和第二波形整形电路42,所述第一整形电路11的输入端接入输入信号,输出端与所述鉴相器20的输入端连接;所述第二波形整形电路42的输入端与所述滤波器连接,输出端与所述鉴相器20的反馈端连接。在一些优选的实施方式中,所述第一整形电路11用于对已经是方波的输入信号进行整形,一方面可以使方波高、低电平的数值变为标准电压值,以符合后续鉴频器10和鉴相器20的电压输入要求;另外一方面可以对信号电流进行限制,避免损坏后续电路。此电路适用范围广,可以处理高达兆赫兹级别频率的信号,并能够消除一定的零点附近的噪声干扰,具有较高的噪声稳定性。第二波形整形电路42正弦波整形电路用于数字处理模块30的输出信号进行整形,例如当该输出信号正弦信号,经转换成模拟正弦波信号进行整形,然后将其转换为方波信号输入到鉴相器20中,形成反馈回路。第二波形整形电路42一方面可以限制信号电流,避免损坏后续电路,另外一方面也消除一定的噪声干扰,尤其是在零点附近的噪声。
因此,结合图6示出的实施方式中,相应的锁相方法在比较所述输入信号与输出信号的相位差的步骤还包括:
对所述输入信号整形成方波信号,以及
所述输出信号为正弦波信号,并将所述正弦波信号整形成方波信号进行相位比较。
参见图7,图7是本发明所述高精度锁相环一实施方式中鉴相器20的时序图。在输入信号和反馈信号均为方波信号的实施方式中,在鉴相器20中整形后的输入信号与反馈信号进行相位比较,当输入信号上升沿超前于反馈信号的上升沿时,鉴相器20的输出信号可以为高电平,直到反馈信号的上升沿到来;当输入信号上升沿滞后于反馈信号的上升沿时,鉴相器20的输出可以零,直到输入信号的上升沿到来;当输入信号与反馈信号的上升沿对齐时,鉴相器20的输出可以相应的保持高阻态。误差放大模块22根据鉴相器20的控制信号输出信号至压控振荡模块21输出相应的时钟信号。
本领域普通技术人员可以理解,实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,所述的程序可以存储于一计算机可读取存储介质中,该程序在执行时,包括上述实施例方法的各步骤,而所述的存储介质可以是:ROM/RAM、磁碟、光盘、存储卡等。
虽然以上结合优选实施例对本发明进行了描述,但本领域的技术人员应该理解,本发明所述的方法和***并不限于具体实施方式中所述的实施例,在不背离由所附权利要求书限定的本发明精神和范围的情况下,可对本发明作出各种修改、增加、以及替换。
Claims (10)
1.一种高精度的锁相环,其特征在于其包括:鉴频器、鉴相器、压控振荡模块和数字处理模块,输入信号分别从所述鉴相器和鉴频器的输入端输入,所述鉴频器的输出端与所述数字处理模块连接;
所述鉴相器的输出端与所述压控振荡模块的输入端连接,所述压控振荡模块的输入端与所述数字处理模块的输入端连接;
所述数字处理模块的输出端与所述鉴相器的反馈端连接。
2.如权利要求1所述的高精度的锁相环,其特征在于,还包括:误差放大模块,所述误差放大模块的输入端与所述鉴相器的输出端连接,输出端与所述压控振荡模块的输入端连接。
3.如权利要求2所述的高精度的锁相环,其特征在于,所述数字处理模块的输入端与所述误差放大模块的反馈端连接。
4.如权利要求3所述的高精度的锁相环,其特征在于,还包括:数模转换模块,所述数模转换模块的输入端与所述数字处理模块的输出端连接,输出端与所述鉴相器的反馈端连接。
5.如权利要求4所述的高精度的锁相环,其特征在于,还包括:滤波电路,所述滤波电路的输入端与所述数模转换模块的输出端连接,输出端与所述鉴相器的反馈端连接。
6.如权利要求5所述的高精度的锁相环,其特征在于,还包括第一整形电路和第二波形整形电路,所述第一波形整形电路的输入端接入输入信号,输出端与所述鉴相器的输入端连接;所述第二波形整形电路的输入端与所述滤波器连接,输出端与所述鉴相器的反馈端连接。
7.如权利要求1-6任一项所述的高精度的锁相环,其特征在于:所述压控振荡模块包括变容二极管、电容、电感、双向比较器和电阻,所述变容二极管的输出端与所述电容串联,形成第一支路;所述第一支路的两端与所述电感并联,并且分别与所述双向比较器的输入端连接;所述双向比较器的输出端经所述电阻与其正向输入端连接。
8.一种高精度的锁相方法,其特征在于,包括:
获取输入信号的频率,生成与输入信号的频率相同的输出信号;
根据输入信号与输出信号之间的相位差,调整所述输出信号的频率的变化方向。
9.如权利要求8所述的一种高精度的锁相方法,其特征在于:根据输入信号与输出信号之间的相位差,调整所述输出信号的频率的变化方向的步骤包括:
如果所述输入信号的相位超前于所述输出信号,则调整所述输出信号的频率先增大再减小,直至所述输出信号与输入信号的相位相同;
如果所述输入信号的相位滞后于所述输出信号,则调整所述输出信号的频率先减小再增大,直至所述输出信号与输入信号的相位相同。
10.如权利要求9所述的高精度的锁相方法,其特征在于:比较所述输入信号与输出信号的相位差还包括:
对所述输入信号整形成方波信号,以及
所述输出信号为正弦波信号,并将所述正弦波信号整形成方波信号进行相位比较。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410272845.6A CN104104385A (zh) | 2014-06-18 | 2014-06-18 | 一种高精度锁相环和锁相方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410272845.6A CN104104385A (zh) | 2014-06-18 | 2014-06-18 | 一种高精度锁相环和锁相方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104104385A true CN104104385A (zh) | 2014-10-15 |
Family
ID=51672232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410272845.6A Pending CN104104385A (zh) | 2014-06-18 | 2014-06-18 | 一种高精度锁相环和锁相方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104104385A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106571812A (zh) * | 2015-10-09 | 2017-04-19 | 张伟林 | 标准化设计高阻型数字鉴相器的结构原理方案 |
CN106656172A (zh) * | 2016-09-28 | 2017-05-10 | 北京锐光仪器有限公司 | 一种变频它激式射频发生器 |
CN107395199A (zh) * | 2017-09-18 | 2017-11-24 | 江汉大学 | 一种锁相环电路 |
CN108303016A (zh) * | 2018-02-05 | 2018-07-20 | 叶志刚 | 一种超高精度位移量的测量方法 |
CN109100928A (zh) * | 2018-09-05 | 2018-12-28 | 山东交通学院 | 一种高精度脉冲时间间隔测量方法及电路 |
CN110487439A (zh) * | 2019-09-06 | 2019-11-22 | 叶志刚 | 一种温度的超高精度测量方法 |
CN113242038A (zh) * | 2021-06-02 | 2021-08-10 | 南方电网科学研究院有限责任公司 | 一种锁相环、锁相方法及锁相设备 |
CN116248050A (zh) * | 2023-05-08 | 2023-06-09 | 国仪量子(合肥)技术有限公司 | 锁相放大器、信号器件检测方法及信号处理方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102045062A (zh) * | 2011-01-27 | 2011-05-04 | 中山大学 | 一种基于Cordic算法的数字锁相环 |
-
2014
- 2014-06-18 CN CN201410272845.6A patent/CN104104385A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102045062A (zh) * | 2011-01-27 | 2011-05-04 | 中山大学 | 一种基于Cordic算法的数字锁相环 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106571812A (zh) * | 2015-10-09 | 2017-04-19 | 张伟林 | 标准化设计高阻型数字鉴相器的结构原理方案 |
CN106571812B (zh) * | 2015-10-09 | 2023-05-23 | 张伟林 | 标准化设计高阻型数字鉴相器的结构原理方案 |
CN106656172B (zh) * | 2016-09-28 | 2020-06-23 | 北京锐光仪器有限公司 | 一种变频它激式射频发生器 |
CN106656172A (zh) * | 2016-09-28 | 2017-05-10 | 北京锐光仪器有限公司 | 一种变频它激式射频发生器 |
CN107395199A (zh) * | 2017-09-18 | 2017-11-24 | 江汉大学 | 一种锁相环电路 |
CN107395199B (zh) * | 2017-09-18 | 2023-11-24 | 江汉大学 | 一种锁相环电路 |
CN108303016A (zh) * | 2018-02-05 | 2018-07-20 | 叶志刚 | 一种超高精度位移量的测量方法 |
CN109100928B (zh) * | 2018-09-05 | 2020-07-14 | 山东交通学院 | 一种高精度脉冲时间间隔测量方法及电路 |
CN109100928A (zh) * | 2018-09-05 | 2018-12-28 | 山东交通学院 | 一种高精度脉冲时间间隔测量方法及电路 |
CN110487439B (zh) * | 2019-09-06 | 2021-01-29 | 叶志刚 | 一种温度的超高精度测量方法 |
CN110487439A (zh) * | 2019-09-06 | 2019-11-22 | 叶志刚 | 一种温度的超高精度测量方法 |
CN113242038A (zh) * | 2021-06-02 | 2021-08-10 | 南方电网科学研究院有限责任公司 | 一种锁相环、锁相方法及锁相设备 |
CN116248050A (zh) * | 2023-05-08 | 2023-06-09 | 国仪量子(合肥)技术有限公司 | 锁相放大器、信号器件检测方法及信号处理方法 |
CN116248050B (zh) * | 2023-05-08 | 2023-07-11 | 国仪量子(合肥)技术有限公司 | 锁相放大器、信号器件检测方法及信号处理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104104385A (zh) | 一种高精度锁相环和锁相方法 | |
CN1815892B (zh) | 一种检测相位误差并产生控制信号的电路 | |
JP5347534B2 (ja) | 位相比較器、pll回路、及び位相比較器の制御方法 | |
US8724765B2 (en) | Locking system and method thereof | |
CN104753499B (zh) | 占空比校准电路 | |
CN102122953B (zh) | 具有扩展追踪范围的快速锁定全数字锁相回路 | |
US8090064B2 (en) | Single loop frequency and phase detection | |
WO2011004580A1 (ja) | クロックデータリカバリ回路 | |
KR101996292B1 (ko) | 클럭 생성 회로 | |
JPWO2011001652A1 (ja) | Pll回路、およびそれを搭載した無線通信装置 | |
CN104135285A (zh) | 一种频率校准电路及其方法 | |
CN104901686A (zh) | 一种低相位噪声的锁相环 | |
CN102045062A (zh) | 一种基于Cordic算法的数字锁相环 | |
JP5815999B2 (ja) | 位相固定ループ | |
US8587355B2 (en) | Coarse lock detector and delay-locked loop including the same | |
JP2014222872A (ja) | クロック・データ・リカバリ回路で受信データ信号をトラッキングするためのシステム及び方法 | |
KR102663432B1 (ko) | 클록 데이터 복원 회로 및 이를 포함하는 수신기 | |
CN111147071B (zh) | 一种应用于时钟数据恢复电路的比例通路增益调节器 | |
US11012077B2 (en) | Integrated circuit detecting frequency and phase of clock signal and clock and data recovery circuit including the integrated circuit | |
CN106505997A (zh) | 时脉与数据恢复电路及时脉与数据恢复方法 | |
JP2007142791A (ja) | 周波数シンセサイザ | |
CN102185607A (zh) | 一种锁相环回路中相位差检测方法、装置及电路 | |
JP2005086789A (ja) | クロックデータリカバリ回路 | |
CN104467825B (zh) | 一种基于Clean-up数字锁相环自适应快速锁定晶振的方法 | |
CN104539288A (zh) | 可调节分辨率的tdc及基于该tdc的adpll |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141015 |