CN107256856A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107256856A
CN107256856A CN201710352700.0A CN201710352700A CN107256856A CN 107256856 A CN107256856 A CN 107256856A CN 201710352700 A CN201710352700 A CN 201710352700A CN 107256856 A CN107256856 A CN 107256856A
Authority
CN
China
Prior art keywords
mentioned
pad
metal
semiconductor device
metal part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710352700.0A
Other languages
English (en)
Other versions
CN107256856B (zh
Inventor
秦志康
斋藤隆幸
堀部裕史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107256856A publication Critical patent/CN107256856A/zh
Application granted granted Critical
Publication of CN107256856B publication Critical patent/CN107256856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供半导体装置。半导体装置具备：半导体芯片，具有配置有第1金属结构及第2金属结构的主面，上述第2金属结构与上述第1金属结构相邻地配置；第1金属线，与上述半导体芯片的上述第1金属结构电连接；第2金属线，与上述半导体芯片的上述第2金属结构电连接；及密封体，对上述半导体芯片、上述第1金属线及上述第2金属线进行密封，其中，上述第2金属结构配置于配置上述第1金属结构的层中，在上述第1金属结构与上述第2金属结构之间形成有绝缘膜，在上述第1金属结构中，在俯视时，沿着上述第1金属结构的各边连续地形成有第1槽，并且在上述第2金属结构中，在俯视时，沿着上述第2金属结构的各边连续地形成有第2槽。

Description

半导体装置
本申请是申请号为201310074222.3、申请日为2013年3月8日、发明名称为“半导体装置”的发明专利申请的分案申请。
技术领域
本发明涉及半导体装置，特别是涉及有效适用于通过金属线使布线部件上形成的端子与布线部件上搭载的半导体芯片电连接的半导体装置的技术。
背景技术
日本特开2003-243443号公报(专利文献1)中记载了如下技术：提供一种半导体装置，其具有制造工序简单而密合性优良的焊盘。具体而言，该半导体装置具备用于连接作为接合线的金线的焊盘。另外，该焊盘形成于绝缘层的平坦的表面上，且在连接焊球部的焊盘的连接区域形成多个凹部。
专利文献1：日本特开2003-243443号公报
半导体装置由形成有MOSFET(Metal Oxide Semiconductor Field EffectTransistor)等半导体元件和多层布线的半导体芯片、以及以覆盖该半导体芯片的方式形成的封装构成。封装具有以下功能：(1)使半导体芯片上形成的半导体元件与外部电路电连接的功能；(2)保护半导体芯片以使其免受湿度、温度等外部环境的影响，防止振动、冲击引起的破坏、半导体芯片的特性劣化的功能。进一步，封装还兼有以下功能：(3)使半导体芯片易于操作的功能；(4)对半导体芯片工作时的发热进行散热，使半导体元件的功能最大限度地发挥的功能等。
在封装中，例如，为了实现使半导体芯片上形成的半导体元件与外部电路电连接的功能，而将半导体芯片搭载在布线部件上，通过引线使半导体芯片上形成的焊盘与布线部件上形成的端子连接。即，通过经焊球的引线进行焊盘与端子的连接。
在如此构成的半导体装置中，因半导体芯片工作时的发热而使半导体装置的温度上升，但此时也要求其在某一规定温度的范围内正常工作。特别是，对于用于机动车产品的半导体装置，例如存在短时间内流通大电流的情况，并且大多配置在高温的机舱周围，因而要求在比普通用途的半导体装置更高的温度下的工作保证的情况较多。例如，用于机动车产品的半导体装置的工作保证温度以往多为125℃，但近年来，逐渐要求150℃、高者要求175℃。
然而，本申请发明人有如下的新发现：在使用经由焊球的引线连接焊盘与端子的现有的连接结构中，随着半导体装置的温度的上升，下述问题变得明显。即，在现有的连接结构中，若使温度上升，则构成焊球的材料容易扩散到构成焊盘的材料中，其结果是，在焊盘上形成构成焊球的材料和构成焊盘的材料的合金层。另外，若半导体装置的温度维持高温，则该合金层会生长，冲破设置于焊盘间用于绝缘的绝缘膜(玻璃涂层)，从而会产生到达相邻的焊盘、或接触从各相邻的焊盘生长的合金层的情况。此时，相邻的焊盘间电连接，造成短路故障。特别是，近年来，伴随着半导体装置的高功能及小型化的推进，相邻的焊盘间的距离也变小，因而变成容易产生短路故障的状况。即，由于因高温下的工作保证加上焊盘间距的窄小化而引起的协同效应，变成易产生短路故障的状况。
发明内容
本发明的目的在于提供一种即使在进行了半导体装置的工作保证温度的高温化的情况下也能够提高半导体装置的可靠性的技术。
通过本说明书的记述及附图可以明确本发明的上述及其他目的的新特征。
在本申请所公开的发明中，对代表性特征的概要简单说明如下。
根据一种实施方式的半导体装置，金属线经由金属焊球与第1焊盘电连接，俯视时，在由上述金属焊球和第2焊盘夹着的第1焊盘的表面的一部分形成槽，所述第2焊盘配置成与第1焊盘相邻。
根据一种实施方式的半导体装置，具备：半导体芯片，具有配置有第1金属结构及第2金属结构的主面，上述第2金属结构与上述第1金属结构相邻地配置；第1金属线，与上述半导体芯片的上述第1金属结构电连接；第2金属线，与上述半导体芯片的上述第2金属结构电连接；及密封体，对上述半导体芯片、上述第1金属线及上述第2金属线进行密封，其中，上述第2金属结构配置于配置上述第1金属结构的层中，在上述第1金属结构与上述第2金属结构之间形成有绝缘膜，在上述第1金属结构中，在俯视时，沿着上述第1金属结构的各边连续地形成有第1槽，并且在上述第2金属结构中，在俯视时，沿着上述第2金属结构的各边连续地形成有第2槽。
根据一种实施方式的半导体装置，具备：半导体芯片，具有配置有第1金属结构及第2金属结构的主面，上述第1金属结构包括第1金属部分及第3金属部分，且上述第2金属结构包括第2金属部分及第4金属部分；第1金属线，与上述半导体芯片的上述第1金属部分电连接；第2金属线，与上述半导体芯片的上述第2金属部分电连接；及密封体，对上述半导体芯片、上述第1金属线及上述第2金属线进行密封，其中，上述第2金属部分、上述第3金属部分及上述第4金属部分配置于配置上述第1金属部分的层中，在俯视时，上述第1金属部分具有第1表面，上述第2金属部分具有第2表面，上述第3金属部分具有第3表面，且上述第4金属部分具有第4表面，在俯视时，上述第3金属部分位于上述第1金属部分周围，使得上述第3金属部分连续地包围上述第1金属部分并且使得上述第3金属部分的上述第3表面与上述第1金属部分的上述第1表面分离，在俯视时，上述第4金属部分位于上述第2金属部分周围，使得上述第4金属部分连续地包围上述第2金属部分并且使得上述第4金属部分的上述第4表面与上述第2金属部分的上述第2表面分离，上述第3金属部分的一部分位于上述第1金属部分与上述第4金属部分的一部分之间，上述第4金属部分的上述一部分位于上述第2金属部分与上述第3金属部分的上述一部分之间，并且在上述第3金属部分的上述一部分与上述第4金属部分的上述一部分之间形成有绝缘膜。
在本申请所公开的发明中，对通过代表性特征能够获得的效果简单说明如下。
根据一种实施方式，即使在进行半导体装置的工作保证温度的高温化的情况下，也能够实现半导体装置的可靠性的提升。
附图说明
图1是从上表面看由BGA封装构成的半导体装置的俯视图。
图2是从上表面看半导体装置的图，是对树脂透视而表示的图。
图3是从背面看实施方式1的半导体装置的图。
图4是图1的沿A-A线切断的剖视图。
图5是表示制造由BGA封装构成的半导体装置的工序的流程的流程图。
图6是从上表面看由QFP封装构成的半导体装置的俯视图。
图7是图6的沿A-A线切断的剖视图。
图8是表示在半导体芯片上形成集成电路后，制造由QFP封装构成的半导体装置的工序的流程的流程图。
图9是表示现有的焊盘与引线的连接结构的剖视图。
图10是图9的局部放大图。
图11是表示短路故障的图。
图12是表示本发明的实施方式1的焊盘与金属线的连接结构的剖视图。
图13是表示实施方式1的连接结构的平面布局的一例的图。
图14是表示实施方式1的连接结构的其他平面布局的一例的图。
图15是表示实施方式1的连接结构的其他平面布局的一例的图。
图16是表示实施方式1的连接结构的其他平面布局的一例的图。
图17是表示实施方式1的连接结构的其他平面布局的一例的图。
图18是表示实施方式1的连接结构的其他平面布局的一例的图。
图19是表示实施方式1的半导体装置的制造工序的剖视图。
图20是表示接着图19的半导体装置的制造工序的剖视图。
图21是表示接着图20的半导体装置的制造工序的剖视图。
图22是表示实施方式2的焊盘与金属线的连接结构的剖视图。
图23是表示实施方式2的半导体装置的制造工序的剖视图。
图24是表示接着图23的半导体装置的制造工序的剖视图。
图25是表示接着图24的半导体装置的制造工序的剖视图。
图26是表示实施方式3的焊盘与金属线的连接结构的剖视图。
图27是表示实施方式3的连接结构的平面布局的一例的图。
图28是表示实施方式3的连接结构的其他平面布局的一例的图。
图29是表示实施方式3的半导体装置的制造工序的剖视图。
图30是表示接着图29的半导体装置的制造工序的剖视图。
图31是表示接着图30的半导体装置的制造工序的剖视图。
图32是表示接着图31的半导体装置的制造工序的剖视图。
图33是表示实施方式4的焊盘与金属线的连接结构的剖视图。
图34是表示实施方式4的连接结构的平面布局的一例的图。
图35是表示实施方式4的半导体装置的制造工序的剖视图。
图36是表示接着图35的半导体装置的制造工序的剖视图。
图37是表示接着图36的半导体装置的制造工序的剖视图。
图38是表示用于实施电特性检查的检查装置的示意性结构的图。
图39是表示使探针与焊盘接触的情况的图。
图40是表示实施方式5的焊盘与金属线的连接结构的图。
图41是表示变形例1的焊盘与金属线的连接结构的图。
图42是表示变形例2的焊盘与金属线的连接结构的图。
图43是表示实施方式6的焊盘与金属线的连接结构的图。
图44是表示变形例的焊盘与金属线的连接结构的图。
具体实施方式
在下面的实施方式中，为了方便起见，必要时分割成多个部分或实施方式进行说明，除了特别指明的情况以外，它们并非相互无关，而是一方为另一方的部分或全部的变形例、详细说明、补充说明等的关系。
另外，在下面的实施方式中，提到要素的数字等(包括个数、数值、数量及范围等)时，除了特别指明的情况及在原理上明确地限定为特定数字的情况等外，并不限定于该特定数字，在特定数字以上或以下均可。
进一步，在下面的实施方式中，其结构要素(包括要素步骤等)除了特别指明的情况及明确认为在原理上必须的情况等外，当然未必是必须的。
同样地，在下面的实施方式中，提到结构要素等的形状、位置关系等时，除了特别指明的情况及明确认为在原理上不可行的情况等外，实质上包括与其形状等近似或类似的形状等。对于上述数值及范围也一样。
另外，在用于说明实施方式的所有附图中，原则上对同一部件附加同一标号，并省略其重复的说明。此外，为了易于理解附图，在俯视图中也有附加剖面线的情况。
(实施方式1)
<半导体装置(BGA封装)的结构例>
半导体装置的封装结构有例如BGA(Ball Grid Array，球栅阵列)封装、QFP(QuadFlat Package，四侧引脚扁平封装)封装等各种种类。本发明的技术思想可适用于这些封装，下面，说明由BGA封装构成的半导体装置的结构例和由QFP封装构成的半导体装置的结构例。
首先，参照附图说明由BGA封装构成的半导体装置的结构例。图1是从上表面看由BGA封装构成的半导体装置SA1的俯视图。如图1所示，本实施方式的半导体装置SA1为矩形形状，用树脂(密封体)MR覆盖半导体装置SA1的上表面。
接下来，图2是从上表面看半导体装置SA1的图，是对树脂MR透视而表示的图。如图2所示，在半导体装置SA1的透视了树脂MR的内部，存在矩形形状的布线基板WB，在该布线基板WB上配置有半导体芯片CHP。该半导体芯片CHP也为矩形形状。半导体芯片CHP的大小小于布线基板WB的大小，将半导体芯片CHP配置成在俯视下内包于布线基板WB。特别是，配置成半导体芯片CHP的四条边分别与布线基板WB的四条边相互平行。
在上述半导体芯片CHP上形成有集成电路。具体而言，在构成半导体芯片CHP的半导体基板上形成有多个MOSFET等半导体元件。另外，经由层间绝缘膜而在半导体基板的上层形成多层布线，这些多层布线与在半导体基板上形成的多个MOSFET电连接从而构成集成电路。即，半导体芯片CHP具有形成有多个MOSFET的半导体基板和在该半导体基板的上方形成的多层布线。像这样通过多个MOSFET和多层布线而在半导体芯片CHP上形成集成电路，而为了获取该集成电路与外部电路的接口，而在半导体芯片CHP上形成焊盘(PAD)PD。通过露出在多层布线的最上层形成的最上层布线的一部分来形成该焊盘PD。
如图2所示，在半导体芯片CHP的主面(表面、上表面)上形成有多个焊盘PD。具体而言，以沿矩形形状的半导体芯片CHP的四条边的各条的方式形成多个焊盘PD。然后，以与在半导体芯片CHP上形成的多个焊盘PD相对的方式沿布线基板WB的四条边的各条形成多个接地焊盘(LAND)端子LD1。然后，在半导体芯片CHP上形成的焊盘PD与在布线基板WB上形成的接地焊盘端子LD1经由导电性部件电连接。此外，本实施方式的导电性部件为例如由金(Au)构成的引线W。
接下来，图3是从背面看本实施方式1的半导体装置SA1的图。如图3所示，在半导体装置SA1的背面将多个锡焊球SB配置为阵列状(行列状)。该锡焊球SB作为半导体装置SA1的外部连接端子而发挥功能。
图4是图1的沿A-A线切断的剖视图。图4中，在布线基板WB的上表面形成有接地焊盘端子LD1，而在布线基板WB的下表面形成有端子(凸起接地焊盘、电极)LD2。在布线基板WB的内部形成有多层布线及通孔，在布线基板WB的上表面形成的接地焊盘端子LD1与在布线基板WB的下表面形成的端子LD2经由在布线基板WB的内部形成的多层布线和在通孔的内部形成的通孔布线电连接。将在布线基板WB的下表面形成的端子LD2配置为阵列状，该端子LD2上搭载有锡焊球(焊球端子)SB。由此，在布线基板WB的背面(下表面)，将与端子LD2连接的锡焊球SB配置为阵列状。
在布线基板WB的上表面(表面、主面)搭载有半导体芯片CHP，该半导体芯片CHP通过绝缘性的粘合材料AD与布线基板WB粘合。然后，通过引线W连接在半导体芯片CHP的主面形成的焊盘PD与在布线基板WB的上表面形成的接地焊盘端子LD1。进一步，在布线基板WB的上表面形成树脂(密封体)MR以便覆盖半导体芯片CHP及引线W。
根据如此构成的半导体装置SA1，在半导体芯片CHP上形成的焊盘PD经由引线W与在布线基板WB上形成的接地焊盘端子LD1连接，该接地焊盘端子LD1通过在布线基板WB的内部形成的布线及通孔布线，与在布线基板WB的背面形成的端子LD2电连接。因此，可知在半导体芯片CHP上形成的集成电路通过焊盘PD→引线W→接地焊盘端子LD1→端子LD2→锡焊球SB的路径最终与锡焊球SB连接。由此可知，通过向在半导体装置SA1形成的锡焊球SB电连接外部电路，能够使在半导体芯片CHP上形成的集成电路与外部电路连接。
＜半导体装置(BGA封装)的制造方法＞
如上所述那样构成由BGA封装构成的半导体装置SA1，下面，简单说明其制造方法。图5是表示制造由BGA封装构成的半导体装置SA1的工序的流程的流程图。
首先，在半导体基板(半导体晶圆)的各自的芯片区域上形成半导体元件(MOSFET)、多层布线及焊盘。然后，实施半导体基板的背面研削而使半导体基板的厚度变薄后，通过切割在半导体基板形成的芯片区域，形成多个半导体芯片。
接下来，准备在表面形成多个接地焊盘端子、在与表面相反侧的背面形成多个端子的布线基板。然后，在处于布线基板表面的芯片搭载部(芯片搭载区域)涂敷粘合材料。之后，经由涂敷在布线基板的芯片搭载部上的粘合材料搭载半导体芯片(芯片焊接工序)(S101)。
接下来，通过引线连接在半导体芯片上形成的焊盘和在布线基板上形成的接地焊盘端子(引线焊接工序)(S102)。具体而言，首先，使毛细管按压在半导体芯片上形成的焊盘进行焊接(初步焊接)。之后，移动毛细管，将引线焊接到在布线基板形成的接地焊盘端子(二次焊接)。这样一来，能够通过引线将在半导体芯片上形成的焊盘和在布线基板上形成的接地焊盘端子连接起来。
接下来，以覆盖半导体芯片、引线及布线基板的表面的方式形成例如由树脂构成的密封体(塑封工序)(S103)。之后，向在布线基板的背面形成的端子安装例如由焊锡形成的锡焊球(外部连接端子)(锡焊球安装工序)(S104)。然后，在密封体的表面例如通过激光器来刻印由制造编号等构成的标记(标记工序)(S105)。这样制造的半导体装置SA1通过最终实施检查(测试工序)(S106)，分选合格品与不合格品，将判断为合格品的半导体装置SA1出厂。
上述半导体装置SA1为由BGA封装构成的半导体装置，但能够适用本发明的技术思想的封装方式并不限定于此。例如，也能够适用于作为搭载半导体芯片的基材(布线板)不使用布线基板，而使用与引脚端子分离的芯片搭载部的封装方式。具体而言，本发明的技术思想也可以广泛应用于QFP封装、QFN封装。下面特别说明由QFP封装构成的半导体装置的结构例。
<半导体装置(QFP封装)的结构例>
首先，参照附图说明由QFP封装构成的半导体装置的结构。图6是从上表面看由QFP封装构成的半导体装置SA2的俯视图。如图6所示，半导体装置SA2为矩形形状，用树脂(密封体)RM覆盖半导体装置SA2的上表面。另外，外引脚OL从规定树脂RM的外形的四条边向外侧突出。
接下来，说明半导体装置SA2的内部结构。图7是图6的沿A-A线切断的剖视图。如图7所示，芯片搭载部TAB的背面被树脂RM覆盖。另一方面，在芯片搭载部TAB的上表面搭载有半导体芯片CHP，芯片搭载部TAB与内引脚IL(引脚端子)分离。在半导体芯片CHP的主面形成焊盘PD。然后，在半导体芯片CHP上形成的焊盘PD通过引线W与内引脚IL电连接。这些半导体芯片CHP、引线W及内引脚IL被树脂RM覆盖，与内引脚IL一体的外引脚OL(引脚端子)从树脂RM突出。从树脂RM突出的外引脚OL形成为鸥翼形状，在其表面形成镀膜PF。
芯片搭载部TAB、内引脚IL及外引脚OL例如由铜材料、铁与镍的合金即42合金(42Alloy)等形成，引线W例如由金线形成。半导体芯片CHP例如由硅、化合物半导体(GaAs等)形成，在该半导体芯片CHP上形成有MOSFET等多个半导体元件。另外，在半导体元件的上方经由层间绝缘膜形成有多层布线，在该多层布线的最上层形成有与多层布线连接的焊盘PD。因此，在半导体芯片CHP上形成的半导体元件经由多层布线与焊盘PD电连接。即，通过在半导体芯片CHP上形成的半导体元件和多层布线形成集成电路，焊盘PD作为连接该集成电路与半导体芯片CHP的外部的端子而发挥功能。该焊盘PD通过引线W与内引脚IL连接，从而与和内引脚IL一体形成的外引脚OL连接。由此可知，在半导体芯片CHP上形成的集成电路通过焊盘PD→引线W→内引脚IL→外引脚OL→外部连接设备的路径，与半导体装置SA2的外部电连接。即，通过从在半导体装置SA2形成的外引脚OL输入电信号，能够控制在半导体芯片CHP上形成的集成电路。另外，可知也能够将来自集成电路的输出信号从外引脚OL取出到外部。
<半导体装置(QFP封装)的制造方法＞
如上构成由QFP封装构成的半导体装置SA2，下面简单说明其制造方法。图8是表示在半导体芯片上形成集成电路后，制造由QFP封装构成的半导体装置的工序的流程的流程图。首先，在形成于引脚框架(Lead Frame)的芯片搭载部上搭载半导体芯片后(S201的芯片焊接)，通过引线使在半导体芯片上形成的焊盘和内引脚连接起来(S202的引线焊接)。之后，通过树脂密封芯片搭载部、半导体芯片、引线及内引脚(S203的塑封)。然后，切断在引脚框架形成的堤坝(dam)后(S204的堤坝切断)，在从树脂露出的外引脚的表面形成镀膜(S205的镀敷)。接下来，在树脂的表面形成标记后(S206的标记)，形成从树脂突出的外引脚(S207的引脚形成)。这样形成半导体装置SA2后，实施电特性检查(S208的测试)，将判断为合格品的半导体装置SA2作为产品出厂。
<本申请发明人发现的问题>
如上所述，在由BGA封装、QFP封装构成的半导体装置中，例如，通过金属线使半导体芯片和布线部件电连接。因此，首先，参照附图说明半导体芯片与金属线的现有的连接结构，之后，说明该现有的连接结构具有的问题。
图9是表示现有的连接结构的剖视图。如图9所示，在层间绝缘膜ILF上配置多个焊盘PD1～PD3。这些焊盘PD1～PD3例如由钛膜TI、在该钛膜TI上形成的氮化钛膜TN及在该氮化钛膜TN上形成的铝膜AL的层叠膜形成。而且，在焊盘PD1～PD3之间设置有间隙，以填埋该间隙的方式填充玻璃涂层GC1。该间隙的宽度例如为2μm。该玻璃涂层GC1例如由氧化硅膜、氮化硅膜形成。玻璃涂层GC1具有使多个焊盘PD1～PD3之间电绝缘的功能，形成为从位于焊盘PD1～PD3之间的间隙覆盖焊盘PD1～PD3的外缘部。在此，在本说明书中，例如将覆盖焊盘PD1～PD3的外缘部的玻璃涂层GC1的构成区域称为玻璃涂层GC1的覆盖量，将从焊盘PD1～PD3的端部至被玻璃涂层GC覆盖的区域的宽度称为覆盖宽度。此时，例如在图9所示的现有的连接结构中，覆盖宽度例如为5μm。进一步，在多个焊盘PD1～PD3上，经由焊球BL1电连接引线W1。该焊球BL1及引线W1例如由金构成。另外，以覆盖多个焊盘PD1～PD3、玻璃涂层GC1、焊球BL1及引线W1的方式形成例如由树脂MR构成的密封体。
接下来，说明如此构成的现有的连接结构的问题。图10是图9的局部放大图。如图10所示，可知在焊盘PD1和焊盘PD2之间存在间隙，在该间隙中填充有玻璃涂层GC1。并且，该玻璃涂层GC1覆盖焊盘PD1、焊盘PD2的外缘部。另外，在焊盘PD1上搭载有由金构成的焊球BL1，在焊盘PD2上搭载有由金构成的焊球BL2。进一步，以覆盖搭载焊球BL1的焊盘PD1、搭载焊球BL2的焊盘PD2及玻璃涂层GC1的方式形成密封体(树脂MR)。
在如此构成的半导体装置中，因半导体芯片工作时的发热而导致半导体装置的温度升高，在上述现有的连接结构中，随着半导体装置的温度的升高，下述问题变得明显。即，在现有的连接结构中，若半导体装置的温度升高，则例如构成焊球BL1的金容易扩散到构成焊盘PD1的铝中，其结果是，在焊盘PD1形成构成焊球BL1的金和构成焊盘PD1的铝的合金层。另外，若半导体装置的温度维持高温，则如图11所示，该合金层会生长，冲破设置于焊盘PD1和焊盘PD2之间用于绝缘的玻璃涂层GC1，从而会产生从彼此相邻的焊盘PD1、各焊盘PD2分别生长的合金层接触的情况。此时，相邻的焊盘PD1与焊盘PD2电连接，导致短路故障。特别是，近年来，伴随着半导体装置的高功能及小型化的推进，相邻的焊盘PD1和焊盘PD2之间的距离也变小，因而变成易产生短路故障的状况。即，由于因高温下的工作保证加上焊盘间距的窄小化而引起的协同效应，变成易产生短路故障的状况。例如，对于用于机动车产品的半导体装置，存在短时间内流通大电流的情况，并且大多配置在高温的机舱周围，因而要求在比普通用途的半导体装置高的温度下的工作保证。此时，如上所述，构成焊球BL1的金容易扩散到构成焊盘PD1的铝中，其结果是，因合金层的生长而导致玻璃涂层GC1的破坏，从而容易使相邻的焊盘PD1和焊盘PD2之间的短路故障变得明显。
对于此种问题，例如考虑到如下所述的解决手段。首先，作为第1手段，考虑将在焊盘PD1上形成的焊球BL1的球径缩小。此时，由于相邻的焊球BL1和焊球BL2之间的距离变大，因而能够降低因合金层的生长而导致的短路故障。然而，即使在缩小焊球BL1的球径的情况下，金也会从焊球BL1向焊盘PD1扩散。其结果是，因金的扩散而导致易在小径化的焊球BL1内产生空洞。若像这样在焊球BL1内产生空洞，则会切断焊盘PD1与引线的电连接。
接下来，作为第2手段，考虑将构成焊盘PD1的铝膜的膜厚变薄。此时，由于铝的绝对量减少，因而即使金扩散到焊盘PD1，合金层的生长也会钝化，从而能够降低因合金层的生长而导致的短路故障。然而，若将构成焊盘PD1的铝膜的膜厚变薄，则焊盘PD1的电容量减少，因而会抑制能够流到焊盘PD1的电流。特别是，在用于机动车产品的半导体装置中，需要在短时间内流通大电流，焊盘PD1的电容量的下降成为问题。另外，若将构成焊盘PD1的铝膜的膜厚变薄，则容易因卷绕(looping)引线时产生的拉伸力使焊球BL1从薄膜化的焊盘PD1剥离，容易限制电特性检查时的探触次数。
进一步，作为第3手段，考虑将焊盘PD1的尺寸、焊盘间距增大。此时，由于例如能够增大焊球BL1和焊球BL2之间的距离，因而能够降低因合金层的生长而导致的短路故障。然而，若增大焊盘PD1的尺寸、焊盘间距，则由于按产品决定在半导体芯片上形成的焊盘数，因而当在半导体芯片上形成决定数目的焊盘时，半导体芯片的尺寸本身(平面面积)变大，无法实现半导体装置的小型化，并且半导体装置的制造成本也升高。
由上述可知，上述第1手段～第3手段作为解决因合金层的生长而导致的焊盘间的短路故障的手段，会产生较大副作用，并非十分有效的手段。因此，在本实施方式1中，相对于现有的连接结构的方法，在以下述事项作为前提事项的基础上，实施抑制因合金层的生长而导致的焊盘间的短路故障的方法。在此，上述前提事项，首先，第一，与现有的连接结构相比，未改变焊盘尺寸及焊盘间距。由此，能够抑制半导体芯片的尺寸的扩大，从而能够避免半导体装置的大型化及半导体装置的制造成本升高的副作用。另外，第二，与现有的连接结构相比，未改变焊盘的开口部(从玻璃涂层露出的焊盘表面)的大小(面积)。由此，能够抑制在焊盘的开口部上形成的焊球的小径化，从而能够避免焊盘和引线的连接可靠性降低的副作用。这样在本实施方式1中，基于上述前提条件，提供一种解决因合金层的生长而导致焊盘间的短路故障的手段。下面，参照附图说明实施该方法的本实施方式1的技术思想。
<本实施方式1的特征>
图12是表示本实施方式1的半导体芯片与金属线的连接结构的剖视图。图12中，例如在由氧化硅膜构成的层间绝缘膜ILF上排列配置有多个焊盘PD1～PD3。该焊盘PD1～PD3由在层间绝缘膜ILF上形成的钛膜TI、在钛膜TI上形成的氮化钛膜TN及在氮化钛膜TN上形成的铝膜AL形成。并且，例如在焊盘PD1上，经由例如由金构成的焊球BL1电连接由金构成的引线W1。在此，构成焊盘PD1的铝膜AL并非只由纯铝构成，还包括由铝合金构成的情况，另外，构成焊球BL1、引线W1的金中并非只有纯金，还包含由金合金构成的情况。
在多个焊盘PD1～PD3之间设置有间隙，在该间隙中填埋例如由氧化硅膜、氮化硅膜构成的玻璃涂层GC1。该玻璃涂层GC1为了确保焊盘PD1～PD3间的电绝缘性而设，覆盖焊盘PD1～PD3的外缘部。并且，在焊盘PD1～PD3的外缘部中，以与被玻璃涂层GC1覆盖的区域邻接的方式形成槽DIT1。换言之，玻璃涂层GC1覆盖例如由焊盘PD1的端部和槽DIT1夹着的焊盘PD1的表面。这样本实施方式1的特征在于，以与被玻璃涂层GC1覆盖的覆盖区域邻接的方式形成槽DIT1。换言之，本实施方式1的特征点为：俯视时，在由焊球BL1和焊盘PD2夹着的焊盘PD1的表面的一部分形成槽DIT1。由此，能够抑制因合金层的生长所引起的玻璃涂层GC1的破坏而导致相邻的焊盘PD1和焊盘PD2之间的短路故障。
下面，对其原因进行说明。首先，若半导体装置的温度升高，则例如构成焊球BL1的金容易扩散到构成焊盘PD1的铝中，其结果是，在焊盘PD1上形成构成焊球BL1的金和构成焊盘PD1的铝的合金层。此时，金从焊球BL1向例如焊盘PD1的区域A扩散。然而，在本实施方式1中，形成有槽DIT1，区域B的膜厚变薄。因此，会抑制金从区域A向区域B扩散，其结果是，会抑制金从区域B向区域C扩散。焊盘PD1的区域C与玻璃涂层GC1接触，而由于向区域C扩散的金的量减少，因而在区域C形成的合金层减少。其结果是，能够抑制因合金层在被玻璃涂层GC1覆盖的区域C的生长而引起的玻璃涂层GC1的破坏，从而能够抑制因玻璃涂层GC1的破坏而产生的焊盘PD1和焊盘PD2之间的短路故障。即，在本实施方式1中，通过第1机理能够抑制区域C的合金层的形成，所述第1机理是通过在焊盘PD1的外缘部形成槽DIT1来减少金从区域A经区域B向区域C扩散的扩散路径。并且，在本实施方式1中，能够抑制区域C的合金层的生长，因而能够抑制因合金层的生长而引起的玻璃涂层GC1的破坏，从而能够抑制因玻璃涂层GC1的破坏而产生的焊盘PD1和焊盘PD2之间的短路故障。
进一步，在本实施方式1中，即使因金从焊球BL1向焊盘PD1扩散而例如在区域A形成合金层，由于在区域A和区域C之间形成有槽DIT1，因而能够抑制在区域A形成的合金层到达区域C。即，在本实施方式1中，通过由槽DIT1隔断合金层从区域A向区域C的生长的第2机理，能够抑制区域C的合金层的形成。并且，在本实施方式1中，能够抑制区域C的合金层的生长，因而能够抑制因合金层的生长而引起的玻璃涂层GC1的破坏，从而能够抑制因玻璃涂层GC1的破坏而产生的焊盘PD1和焊盘PD2之间的短路故障。
另外，在本实施方式1中，通过上述第2机理来抑制合金层从区域A向区域C的生长，而这意味着难以在比形成合金层的焊盘PD1的区域A离焊盘PD2近的区域形成合金层。即，在本实施方式1中，通过上述第2机理，能够增大形成合金层的焊盘PD1的区域和与焊盘PD1相邻的焊盘PD2之间的距离，从该角度来看，也能够抑制焊盘PD1和焊盘PD2之间的短路故障。
在此，本实施方式1的连接结构(参照图12)与现有的连接结构(参照图9)相比，焊盘尺寸及焊盘间距并未发生变化。例如，在本实施方式1中，在焊盘间形成的间隙的宽度也为2μm。由此，根据本实施方式1，能够抑制半导体芯片的尺寸的扩大，从而能够避免半导体装置的大型化的副作用。并且，在本实施方式1中，与现有的连接结构相比，并未改变焊盘的开口部(从玻璃涂层GC1露出的焊盘表面)的大小(面积)。由此，能够抑制在焊盘PD1的开口部上形成的焊球BL1的小径化，从而能够避免焊盘PD1与引线W1的连接可靠性的下降的副作用。
例如，本实施方式1的特征在于，在焊盘PD1的外缘部形成槽DIT1，而若使覆盖焊盘PD1的外缘部的玻璃涂层GC1的覆盖宽度与现有的连接结构相同，则焊盘PD1的开口部变窄了以与玻璃涂层GC1邻接的方式设置的槽DIT1的宽度的量。这会导致在焊盘PD1的开口部上形成的焊球BL1的小径化，从而可能会产生焊盘PD1与引线W1的连接可靠性下降的副作用。
因此，本实施方式1与现有的连接结构相比，减小玻璃涂层GC1的覆盖宽度。即，在本实施方式1中，使玻璃涂层GC1的覆盖宽度和槽DIT1的宽度合计的长度与现有的连接结构的玻璃涂层GC1的覆盖宽度相同。具体而言，例如，若将现有的连接结构的玻璃涂层GC1的覆盖宽度设为5μm，则本实施方式1的玻璃涂层GC1的覆盖宽度例如为2.5μm，槽DIT1的宽度也为2.5μm。由此，本实施方式1的连接结构与现有的连接结构相比，能够使焊盘PD1的开口部的大小为相同的尺寸。其结果是，能够抑制在焊盘PD1的开口部上形成的焊球BL1的小径化，从而能够避免焊盘PD1与引线W1的连接可靠性下降的副作用。
进一步，在本实施方式1的连接结构中，与现有的连接结构相比，通过使焊盘PD1的开口部的大小为相同的尺寸，还能够获得下述效果。即，由于在焊盘PD1的外缘部设置槽DIT1的本实施方式1的连接结构中，焊盘PD1的开口部的大小与现有的连接结构相同，因而能够充分地确保在焊盘PD1上搭载焊球BL1时的相对于位置偏离的余量。这意味着能够减少例如因焊球BL1的搭载位置的偏离而导致焊球BL1被焊接到玻璃涂层GC1上的情况，其结果是，能够抑制因焊球BL1被焊接到玻璃涂层GC1上而引起的玻璃涂层GC1的破裂。
此外，在本实施方式1中，使玻璃涂层GC1的覆盖宽度和槽DIT1的宽度同为2.5μm，但并不限定于此，也可以使玻璃涂层GC1的覆盖宽度和槽DIT1的宽度不同。例如，可以使玻璃涂层GC1的覆盖宽度例如为3μm，使槽DIT1的宽度例如为2μm。另一方面，也可以使玻璃涂层GC1的覆盖宽度例如为2μm，使槽DIT1的宽度例如为3μm。此时，当增大槽DIT1的宽度时，能够充分获得上述第2机理的效果。即，增大槽DIT1的宽度就可以增强隔断合金层从区域A向区域C的生长的功能，因而充分地抑制区域C的合金层的形成。因此，当增大槽DIT1的宽度时，能够充分地抑制区域C的合金层的生长，因而能够抑制因合金层的生长而引起的玻璃涂层GC1的破坏，从而能够抑制因玻璃涂层GC1的破坏而产生的焊盘PD1和焊盘PD2之间的短路故障。另一方面，当增大玻璃涂层GC1的覆盖宽度时，能够获得下述优点。例如，在焊盘PD1上搭载焊球BL1，之后，在引出引线W1的工序中，拉伸力作用于焊盘PD1。此时，焊盘PD1会因上述拉伸力而剥离。但是，当增大玻璃涂层GC1的覆盖宽度时，对抗拉伸力的功能会增强，因而能够抑制焊盘PD1的剥离。
另外，在本实施方式1中，槽DIT1的深度例如为0.3μm～0.4μm。此时，从减小位于槽DIT1的下部的区域B的铝膜AL膜厚，充分发挥第1机理的效果的角度来看，槽DIT1的深度越深越好。这是因为，槽DIT1的深度越深则区域B的铝膜AL的膜厚越薄，越能够使从区域A经区域B向区域C扩散的金的扩散路径充分变窄。进一步，使其为槽DIT1的底部到达氮化钛膜TN的结构也有效果。这是因为，此时不存在区域B的铝膜AL，因而隔断经由铝膜AL从区域A向区域C的金的扩散路径。另一方面，从防止焊盘PD1的剥离的观点来看，槽DIT1的深度越浅越好。这是因为，若槽DIT1的深度过深，则区域B的焊盘PD1的膜厚变薄，例如在像引出引线W1的工序(卷绕工序)那样拉伸力作用于焊盘PD1的情况下，对该区域B集中施加力而破断、焊盘PD1剥离的可能性增高。
接下来，如图12所示，以覆盖多个焊盘PD1～PD3、在多个焊盘PD1～PD3之间设置的玻璃涂层GC1及经由焊球BL1的引线W1的方式形成由树脂MR构成的密封体。此时，密封体(树脂MR)的一部分填充到在焊盘PD1形成的槽DIT1的内部。即，槽DIT1的内部被树脂填充。此时，由于密封体(树脂MR)与焊盘PD1接触，因而若在焊盘PD1的表面形成合金层，则因合金层的生长引起的体积膨胀所导致的焊盘PD1与密封体(树脂MR)之间的剥离成为问题，但是通常不会产生此种问题。这是因为，在焊盘PD1形成的合金层的生长例如在150℃左右的高温状态下变得显著。在这样的高温状态的情况下，构成密封体的树脂MR超过玻璃化转变温度，因而变得柔软。由此可知即使在焊盘PD1的表面形成合金层从而产生体积膨胀，变得柔软的树脂也会产生变形以吸收该体积膨胀，因而焊盘PD1和密封体(树脂MR)之间的密合力的下降不会成为问题。与此相对，玻璃涂层GC1由比较硬且易破裂的氧化硅膜、氮化硅膜形成。由此，例如若从焊盘PD1生长的合金层到达与玻璃涂层GC1的界面，则因合金层的生长引起的体积膨胀无法被硬且易破裂的玻璃涂层GC1吸収，玻璃涂层GC1自身破裂，从而因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障作为问题而变得明显。
对于这一点，在本实施方式1中，以与被玻璃涂层GC1覆盖的焊盘PD1的覆盖区域邻接的方式形成槽DIT1。换言之，俯视时，在由焊球BL1和焊盘PD2夹着的焊盘PD1的表面的一部分形成槽DIT1。通过形成该槽DIT1而发挥作用的第1机理及第2机理，能够抑制因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障。
＜平面布局结构1＞
接下来，说明本实施方式1的连接结构的平面布局上的特征结构。图13是表示本实施方式1的连接结构的平面布局的一例的图。如图13所示，以横向地排列的方式配置矩形形状的焊盘PD1～PD3。例如，焊盘PD1的外形形状为矩形形状，焊盘PD1具有离焊盘PD2最近的第1边和与该第1边交叉的第2边。此时，焊盘PD1的整个外缘部被玻璃涂层GC1覆盖。具体可知，用虚线表示焊盘PD1的外形端部，焊盘PD1的整个外缘部被玻璃涂层GC1覆盖。即，图13中，玻璃涂层GC1形成为覆盖焊盘PD1的整个外缘部，覆盖焊盘PD1的四条边的各条的玻璃涂层GC1的覆盖宽度相等。另外，如图13所示，在焊盘PD1的区域中，在被玻璃涂层GC1覆盖的覆盖区域的内侧区域形成有槽DIT1。即，图13所示的平面布局例中，以沿焊盘PD1的整个外缘部的方式形成槽DIT1。以包围该周围的方式形成的槽DIT1的内部为焊盘PD1的开口部，在该开口部的中央区域搭载焊球BL1，在焊球BL1上连接引线W1。因此，可知槽DIT1以包围焊球BL1的方式形成在焊盘PD1的表面。
同样地，与焊盘PD1相邻配置的焊盘PD2及焊盘PD3也具有与焊盘PD1同样的结构。例如，焊盘PD2的整个外缘部被玻璃涂层GC1覆盖，在与被该玻璃涂层GC1覆盖的覆盖区域邻接的内侧区域形成槽。另外，在被该槽包围的焊盘PD2的开口部搭载焊球BL2，在该焊球BL2上电连接引线。因此，根据图13所示的本实施方式1的连接结构，俯视时，能够在由焊球BL2和焊盘PD1夹着的焊盘PD2的表面的一部分形成槽。同样地，焊盘PD3的整个外缘部被玻璃涂层GC1覆盖，在与被该玻璃涂层GC1覆盖的覆盖区域邻接的内侧区域形成槽。另外，在被该槽包围的焊盘PD3的开口部搭载焊球BL3，在该焊球BL3上电连接引线。因此，根据图13所示的本实施方式1的连接结构，俯视时，能够在由焊球BL3和焊盘PD1夹着的焊盘PD3的表面的一部分形成槽。
根据如此构成的本实施方式1的连接结构，例如若使半导体装置保持高温状态，则金会从焊盘PD1上搭载的焊球BL1扩散到构成焊盘PD1的铝膜。其结果是，合金层以同心圆状从焊球BL1向焊盘PD1上生长。然而，根据图13所示的本实施方式1，由于在被玻璃涂层GC1覆盖的覆盖区域的内侧区域形成有槽DIT1，因而通过上述第1机理及第2机理，能够抑制合金层的冲破玻璃涂层GC1的程度的生长。同样地，也通过分别在焊盘PD2、焊盘PD3设置的槽来抑制从焊盘PD2的焊球BL2以同心圆状生长的合金层、从焊盘PD3的焊球BL3以同心圆状生长的合金层的生长。由此，根据本实施方式1，能够有效地抑制因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障、焊盘PD1和焊盘PD3之间的短路故障。特别是，图13所示的平面布局中，例如在焊盘PD1的整个覆盖区域的内侧区域形成有槽DIT1，因而获得能够在覆盖焊盘PD1的外缘部的整个覆盖区域中防止因合金层的生长引起的玻璃涂层GC1的破坏的效果。
<平面布局结构2＞
接着，说明本实施方式1的连接结构的其他平面布局上的特征结构。图14是表示本实施方式1的连接结构的其他平面布局的一例的图。图14所示的平面布局与图13所示的平面布局具有大致相同的结构，因而以不同点为中心进行说明。图14的平面布局的特征在于，例如若着眼于焊盘PD1，则并非沿焊盘PD1的整个覆盖区域形成槽DIT1，而是只在与焊盘PD1的一部分边平行的覆盖区域的内侧区域形成槽DIT1。具体而言，如图14所示，在规定焊盘PD1的外形形状的四条边中，只沿离焊盘PD2最近的边和离焊盘PD3最近的边这两条边形成槽DIT1。在此种情况下，也能够有效地抑制因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障、焊盘PD1和焊盘PD3之间的短路故障。
这是因为，合金层的生长、短路故障例如在相邻的焊盘PD1和焊盘PD2之间、相邻的焊盘PD1和焊盘PD3之间变得明显。即，合金层以同心圆状从在焊盘PD1上搭载的焊球BL1生长，但在该合金层中，例如向焊盘PD2侧生长的合金层成为引起焊盘PD1和焊盘PD2的短路故障的原因。换言之，只要能够抑制合金层向焊盘PD2侧的生长即可，在焊盘PD1的四条边中，只要能够抑制离焊盘PD2最近的边的合金层的生长即可。从该角度来看，在离焊盘PD2最近的边的覆盖区域的内侧区域设置槽DIT1，从而抑制合金层向焊盘PD2侧的生长。同样地，例如，向焊盘PD3侧生长的合金层成为引起焊盘PD1和焊盘PD3的短路故障的原因。换言之，只要能够抑制合金层向焊盘PD3侧的生长即可，在焊盘PD1的四条边中，只要能够抑制离焊盘PD3最近的边的合金层的生长即可。从该角度来看，在离焊盘PD3最近的边的覆盖区域的内侧区域设置槽DIT1，从而抑制合金层向焊盘PD3侧的生长。
另一方面，在图14所示的焊盘PD1的上下方向未设置槽DIT1。原因是，合金层以同心圆状从焊球BL1生长，因而合金层也在图14所示的焊盘PD1的上下方向生长，但在焊盘PD1的上下方向，由于不存在相邻的焊盘，因而即使合金层在焊盘PD1的上下方向生长，也难以引起短路故障。这样一来，在图14所示的平面布局中，仅沿离焊盘PD2最近的边和离焊盘PD3最近的边这两条边形成槽DIT1。此时，根据上述理由，也能够有效地抑制因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障、焊盘PD1和焊盘PD3之间的短路故障。
＜平面布局结构3＞
接下来，说明本实施方式1的连接结构的其他平面布局上的特征结构。图15是表示本实施方式1的连接结构的其他平面布局的一例的图。图15所示的平面布局与图14所示的平面布局具有大致相同的结构，因而以不同点为中心进行说明。图15的平面布局的特征在于，例如，若着眼于焊盘PD1，则并非沿焊盘PD1的整个覆盖区域形成槽DIT1，而是只在与焊盘PD1的一部分边平行的覆盖区域的内侧区域形成槽DIT1。具体而言，如图15所示，在规定焊盘PD1的外形形状的四条边中，只沿离焊盘PD2最近的边形成槽DIT1。同样地，若着眼于焊盘PD3，则如图15所示，在规定焊盘PD3的外形形状的四条边中，只沿离焊盘PD1最近的边形成槽。此时，也能够抑制因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障、焊盘PD1和焊盘PD3之间的短路故障。
例如，从抑制焊盘PD1和焊盘PD2之间的短路故障的角度来看，例如优选，如图14所示，沿焊盘PD1的离焊盘PD2最近的边形成槽DIT1，并且沿焊盘PD2的离焊盘PD1最近的边形成槽。这是因为，通过在焊盘PD1设置的槽DIT1，能够抑制合金层从在焊盘PD1上搭载的焊球BL1向焊盘PD2侧的生长，并且通过在焊盘PD2设置的槽，能够抑制合金层从焊盘PD2上搭载的焊球BL2向焊盘PD1侧的生长。即，在图14所示的平面布局中，能够同时抑制合金层从焊球BL1的生长和合金层从焊球BL2的生长，因此能够有效地抑制因焊盘PD1和焊盘PD2间的合金层的生长而导致的短路故障。
与此相对，在图15所示的平面布局中，例如，若着眼于焊盘PD1，则在规定焊盘PD1的外形形状的四条边中，只沿离焊盘PD2最近的边形成槽DIT1。另外，对于焊盘PD2及焊盘PD3，也与焊盘PD1具有相同的结构，因而例如，如图15所示，若着眼于焊盘PD2，则在规定焊盘PD2的外形形状的四条边中，未沿离焊盘PD1最近的边形成槽。因此，图15所示的平面布局与图14所示的布局相比，能够减少焊盘PD1和焊盘PD2之间的短路故障的效果较小，但此时也能够充分地减少焊盘PD1和焊盘PD2之间的短路故障。
具体而言，如图15所示，虽然无法抑制合金层从在焊盘PD2上搭载的焊球BL2向焊盘PD1侧的生长，但通过在焊盘PD1设置的槽DIT1，能够抑制合金层从在焊盘PD1上搭载的焊球BL1向焊盘PD2侧的生长。由此，能够抑制从焊盘PD1侧生长的合金层和从焊盘PD2侧生长的合金层中的一方的生长，因此能够减少焊盘PD1和焊盘PD2之间的短路故障。
＜平面布局结构4＞
接下来，说明本实施方式1的连接结构的其他平面布局上的特征结构。图16是表示本实施方式1的连接结构的其他平面布局的一例的图。图16所示的平面布局与图15所示的平面布局具有大致相同的结构，因而以不同点为中心进行说明。图16的平面布局的特征在于，例如，若着眼于焊盘PD1，则并非沿焊盘PD1的整个覆盖区域形成槽DIT1，而是只在与焊盘PD1的一部分边平行的覆盖区域的内侧区域的一部分区域形成槽DIT1。具体而言，如图16所示，在规定焊盘PD1的外形形状的四条边中，沿离焊盘PD2最近的边、且只在该边的一部分形成槽DIT1。此时，也能够抑制因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障、焊盘PD1和焊盘PD3之间的短路故障。
例如，若着眼于焊盘PD1，则合金层以同心圆状从在焊盘PD1上搭载的焊球BL1生长。此时，若考虑离焊盘PD2最近的边，则考虑到由于该边的中心部附近与焊球BL1的距离最近，因而合金层最先到达该边的中心部附近。另一方面，考虑到由于该边的角部附近与焊球BL1的距离并非最短距离，因而与该边的中心部附近相比，合金层难以到达。因此可知，在离焊盘PD2最近的边的中央部附近产生由因合金层的生长引起的玻璃涂层GC1的破坏及经玻璃涂层GC1的破坏造成的因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障的可能性较高。因此，在图16所示的平面布局中，以仅与易成为短路部位的离焊盘PD2最近的边的中央部附近邻接的方式设置槽DIT1。此时，在合金层从焊球BL1最易到达的边的中央部附近设置槽DIT1，因此能够有效地抑制因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障、焊盘PD1和焊盘PD3之间的短路故障。
此外，例如，当着眼于图16的焊盘PD1时，可认为所谓离焊盘PD2最近的边的中央部附近是指，以该边的中央为中心具有与焊球BL1的球径相同程度的长度的区域。
<平面布局结构5＞
接着，说明本实施方式1的连接结构的其他平面布局上的特征结构。图17是表示本实施方式1的连接结构的其他平面布局的一例的图。图17所示的平面布局与图16所示的平面布局具有大致相同的结构，因而以不同点为中心进行说明。图17的平面布局的特征在于，例如，若着眼于焊盘PD1，则在与焊盘PD1的四条边的各条平行的覆盖区域的内侧区域的一部分区域形成槽DIT1。具体而言，如图17所示，在规定焊盘PD1的外形形状的四条边的各边的一部分区域形成槽DIT1。此时，能够抑制因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障、焊盘PD1和焊盘PD3之间的短路故障。即，根据图17所示的平面布局，以与易成为短路部位的离焊盘PD2最近的边的中央部附近邻接的方式设置槽DIT1，并且以与易成为短路部位的焊盘PD3最近的边的中央部附近邻接的方式设置槽DIT1。如此，在图17所示的平面布局中，在合金层从焊球BL1最易到达的边的中央部附近设置槽DIT1，因此能够有效地抑制因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障、焊盘PD1和焊盘PD3之间的短路故障。
进一步，在图17所示的平面布局中，在位于焊盘PD1的上下的两条边处，也以与该两条边的中央部附近邻接的方式形成槽DIT1，因而也能够抑制该方向的因合金层的生长引起的玻璃涂层GC1的破坏(剥离)。即，由于在位于焊盘PD1的上下的两条边不存在邻接的焊盘，因而短路故障成为问题的可能性较少，但覆盖的玻璃涂层GC1的破坏也可能会成为异物的侵入源，因而以与位于焊盘PD1的上下的两条边的中央部附近邻接的方式形成槽DIT1的结构有效。
＜平面布局结构6＞
接下来，说明本实施方式1的连接结构的其他平面布局上的特征结构。图18是表示本实施方式1的连接结构的其他平面布局的一例的图。图18所示的平面布局与图14所示的平面布局具有大致相同的结构，因而以不同点为中心进行说明。图18的平面布局的特征在于，例如，若着眼于焊盘PD1，则并非沿焊盘PD1的整个覆盖区域形成槽DIT1，而是只在与焊盘PD1的一部分边平行的覆盖区域的内侧区域形成槽DIT1，并且覆盖未形成槽DIT1的边的玻璃涂层GC1的覆盖宽度变大。具体而言，如图18所示，在规定焊盘PD1的外形形状的四条边中，沿离焊盘PD2最近的边形成槽DIT1，并且沿离焊盘PD3最近的边形成槽DIT1。此时也与上述图14所示的平面布局同样地，能够抑制因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障、焊盘PD1和焊盘PD3之间的短路故障。
进一步，图18所示的平面布局的特征在于，与覆盖离焊盘PD2最近的边、离焊盘PD3最近的边的玻璃涂层GC1的覆盖宽度L1相比，覆盖与这些边交叉的边的玻璃涂层GC1的覆盖宽度L2变大。由此，由于覆盖焊盘PD1的玻璃涂层GC1的覆盖量变大，因而例如在像引出引线W1的工序(卷绕工序)那样拉伸力作用于焊盘PD1的情况下，能够降低焊盘PD1剥离的可能性，从而能够实现半导体装置的可靠性提升。
特别是，在图18所示的平面布局中，覆盖宽度L2(例如为5μm)与覆盖宽度L1(例如为2.5μm)和槽DIT1的宽度(例如，2.5μm)合计长度相同。因此，在图18所示的平面布局中，与现有的连接结构相比，焊盘的开口部(从玻璃涂层GC1露出的焊盘表面)的大小(面积)未发生改变。由此，能够抑制在焊盘PD1的开口部上形成的焊球BL1的小径化，从而能够避免焊盘PD1与引线W1的连接可靠性下降的副作用。进一步，根据图18所示的平面布局，即使是在焊盘PD1的外缘部设置槽DIT1的结构，焊盘PD1的开口部的大小也与现有的连接结构相同，因而能够充分地确保在焊盘PD1上搭载焊球BL1时的相对于位置偏离的余量。这意味着能够减少例如因焊球BL1的搭载位置的偏离而导致焊球BL1被焊接到玻璃涂层GC1上的情况，其结果是，能够抑制因焊球BL1被焊接到玻璃涂层GC1上而引起的玻璃涂层GC1的破裂。
另外，根据图18所示的平面布局，使覆盖与离焊盘PD2最近的边、离焊盘PD3最近的边交叉的边的玻璃涂层GC1的覆盖宽度L2增大，根据该结构，在拉伸力作用于焊盘PD1的情况下，能够降低焊盘PD1剥离的可能性。因此，能够使沿离焊盘PD2最近的边、离焊盘PD3最近的边形成的槽DIT1的深度加深。即，若加深槽DIT1的深度，则例如图12的区域B的焊盘PD1的膜厚变薄，例如在像引出引线W1的工序(卷绕工序)那样拉伸力作用于焊盘PD1的情况下，对该区域B集中施加力而破断，焊盘PD1剥离的可能性增高。但是，根据图18所示的平面布局，即使加深槽DIT1，由于覆盖与离焊盘PD2最近的边、离焊盘PD3最近的边交叉的边的玻璃涂层GC1的覆盖宽度L2增大，结果在拉伸力作用于焊盘PD1时也能够充分抑制焊盘PD1的剥离。由此，根据图18所示的平面布局，通过加深沿离焊盘PD2最近的边、离焊盘PD3最近的边形成的槽DIT1的深度，能够使图12的区域B的铝膜AL的膜厚变薄。其结果是，能够使从图12的区域A经区域B向区域C扩散的金的扩散路径充分变窄，因而能够抑制合金层的生长，从而能够充分抑制因玻璃涂层GC1的破坏而导致的短路故障。特别是，在图18所示的平面布局中，使其为槽DIT1的底部到达氮化钛膜TN的结构也有效果。这是因为，此时不存在图12的区域B的铝膜AL，因而经由铝膜AL从区域A向区域C的金的扩散路径被隔断。如此可知，图18所示的平面布局是能够有效地抑制焊盘间的短路故障、并且能够充分抑制焊盘剥离的有用的布局。
<实施方式1的半导体装置的制造方法>
本实施方式1的半导体装置如上构成，下面说明其制造方法。
首先，准备俯视时为大致圆盘形状的半导体晶圆。然后，在半导体晶圆上形成半导体元件。形成半导体元件的工序通过使用例如成膜技术、刻蚀技术、热处理技术、离子注入技术或光刻技术等制造技术而形成。例如，作为半导体元件，可举出在硅基板上形成的MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、双极性晶体管(Bipolar Transistor)。进一步，作为半导体元件，也形成以电阻元件、电容元件或电感元件为代表的被动元件。
接下来，在形成了半导体元件的半导体晶圆上形成布线层。布线层通过对在层间绝缘膜上形成的金属膜成图(patterning)而形成。通常，布线层大多为多层布线结构，但也可以为单层的布线层。构成布线层的布线例如由使用铝膜的布线、使用铜膜的布线(镶嵌布线)构成。
此后，如图19所示，在多层布线结构的最上层形成焊盘PD1～PD3。具体而言，例如在由氧化硅膜构成的层间绝缘膜ILF上形成钛膜TI，在该钛膜TI上形成氮化钛膜TN。进一步，在氮化钛膜TN上形成铝膜AL。这样一来，能够在层间绝缘膜ILF上形成依次层叠有钛膜TI、氮化钛膜TN及铝膜AL的层叠膜。此时，例如可通过使用溅射法来形成钛膜TI、氮化钛膜TN及铝膜AL。
接下来，通过使用光刻技术及刻蚀技术，对由钛膜TI、氮化钛膜TN及铝膜AL形成的层叠膜成图。由此，能够形成多个焊盘PD1～PD3。经由间隙CE来配置这些焊盘PD1～PD3。
接着，如图20所示，在包含间隙CE内的焊盘PD1～PD3上形成例如由氧化硅膜、氮化硅膜构成的绝缘膜。此时，该绝缘膜填埋至间隙CE的内部。另外，通过使用光刻技术及刻蚀技术，对绝缘膜成图。由此，能够形成由绝缘膜构成的玻璃涂层GC1。该玻璃涂层GC1形成为填埋在焊盘PD1～PD3之间形成的间隙CE、并覆盖焊盘PD1～PD3的外缘部。
接下来，如图21所示，通过使用光刻技术及刻蚀技术，在焊盘PD1～PD3处形成槽DIT1。以与被玻璃涂层GC1覆盖的焊盘PD1～PD3的各自的覆盖区域邻接的方式设置该槽DIT1。这样一来，能够获得实施了前段制程的半导体晶圆。
然后，通过对半导体晶圆实施背面研磨处理，使半导体晶圆的厚度变薄后，通过切割半导体晶圆，获取多个半导体芯片。之后，在制造BGA封装时，经过图5的流程图所示的工序，从而完成半导体装置(BGA封装)。另一方面，在制造QFP封装时，经过图8的流程图所示的工序，从而完成半导体装置(QFP封装)。这样一来，能够制造本实施方式1的半导体装置。
(实施方式2)
<实施方式2的特征>
图22是表示本实施方式2的焊盘与引线的连接结构的剖视图。图22所示的本实施方式2的连接结构与图12所示的上述实施方式1的连接结构具有大致相同的结构，因而以不同点为中心进行说明。图22中，在本实施方式2的焊盘PD1的端部形成有阶梯部DIF1。同样地，在焊盘PD2的端部形成有阶梯部DIF2，在焊盘PD3的端部也形成有阶梯部DIF3。另外，由该阶梯部DIF1及阶梯部DIF2形成槽，在该槽的底部存在间隙。此时，以填埋焊盘PD1和焊盘PD2的间隙的内部、且延伸至槽的底部的方式形成玻璃涂层GC1。即，在槽的底部形成有玻璃涂层GC1。
在如此构成的本实施方式2的连接结构中，与焊盘PD1的区域A的厚度相比，区域B及区域C的厚度变薄。因此，与上述实施方式1同样地，在本实施方式2中区域B的厚度也变薄，因而也能够抑制金从区域A向区域B的扩散，其结果是，抑制金从区域B向区域C的扩散。即，在本实施方式2中，通过第1机理能够抑制区域C的合金层的形成，所述第1机理通过在焊盘PD1的外缘部形成阶梯部DIF1来减少从区域A经区域B向区域C扩散的金的扩散路径。其结果是，在本实施方式2中，能够抑制区域C的合金层的生长，因而能够抑制因合金层的生长引起的玻璃涂层GC1的破坏，从而能够抑制因玻璃涂层GC1的破坏而产生的焊盘PD1和焊盘PD2之间的短路故障。
进一步，在本实施方式2中，即使因金从焊球BL1向焊盘PD1扩散而例如在区域A形成合金层，由于在区域A和区域C之间形成有阶梯部DIF1，因而也能够抑制在区域A形成的合金层到达区域C。即，在本实施方式2中，通过由阶梯部DIF1隔断合金层从区域A向区域C的生长的第2机理，也能够抑制区域C的合金层的形成。
另外，在本实施方式2中，也通过上述第2机理来抑制合金层从区域A向区域C的生长，而这意味着难以在比形成合金层的焊盘PD1的区域A离焊盘PD2近的区域形成合金层。即，在本实施方式2中，通过上述第2机理，也能够增大形成合金层的焊盘PD1的区域和与焊盘PD1相邻的焊盘PD2之间的距离，从该角度来看，也能够抑制焊盘PD1和焊盘PD2之间的短路故障。
进一步，作为本实施方式2中特有的特征，举出作为玻璃涂层GC1的覆盖区域的区域C的厚度与区域A相比也变薄。例如，在从焊球BL1扩散的金从区域A经区域B向区域C扩散时，在区域C存在的铝的绝对量也减少。因此，即使在区域C形成合金层，由于能够减小合金层的绝对量，因而能够将合金层的体积膨胀抑制为较小，从而能够减少玻璃涂层GC1的破坏及基于玻璃涂层GC1的破坏的焊盘PD1和焊盘PD2的短路故障。
<实施方式2的半导体装置的制造方法>
本实施方式2的半导体装置如上构成，下面说明其制造方法。
首先，如图23所示，在多层布线结构的最上层形成焊盘PD1～PD3。具体而言，例如，在由氧化硅膜构成的层间绝缘膜ILF上形成钛膜TI，在该钛膜TI上形成氮化钛膜TN。进一步，在氮化钛膜TN上形成铝膜AL。这样一来，能够在层间绝缘膜ILF上形成依次层叠有钛膜TI、氮化钛膜TN及铝膜AL的层叠膜。此时，例如可通过使用溅射法来形成钛膜TI、氮化钛膜TN及铝膜AL。
接下来，通过使用光刻技术及刻蚀技术，对铝膜AL成图。由此，能够在铝膜AL形成槽DIT2。之后，如图24所示，通过使用光刻技术及刻蚀技术，在槽DIT2的底部形成间隙CE，从而能够形成由间隙CE隔开的多个焊盘PD1～PD3。此时，例如，在焊盘PD1的端部形成阶梯部DIF1，在焊盘PD2的端部形成阶梯部DIF2。
接着，如图25所示，在包含间隙CE的内部及阶梯部DIF1上、阶梯部DIF2上的焊盘PD1～PD3上形成例如由氧化硅膜、氮化硅膜构成的绝缘膜。另外，通过使用光刻技术及刻蚀技术，对绝缘膜成图。由此，能够形成填埋间隙CE的内部、且覆盖阶梯部DIF1上的一部分、阶梯部DIF2上的一部分的玻璃涂层GC1。之后的工序与上述实施方式1相同。这样一来，能够制造本实施方式2的半导体装置。
(实施方式3)
<实施方式3的特征>
图26是表示本实施方式3的焊盘与引线的连接结构的剖视图。图26所示的本实施方式3的连接结构与图12所示的上述实施方式1的连接结构具有大致相同的结构，因而以不同点为中心进行说明。图26中，多个焊盘PD1～PD3各自由钛膜TI、氮化钛膜TN及铝膜AL的层叠膜构成。在此，在本说明书中，将钛膜TI和氮化钛膜TN组合而成的膜称为下层膜、铝膜AL称为上层膜。此时，在图26中，在焊盘PD1的下层膜和焊盘PD2的下层膜之间形成间隙CE1，在自该间隙CE1的内部至焊盘PD1的下层膜的一部分上、焊盘PD2的下层膜的一部分上形成玻璃涂层GC2。该玻璃涂层GC2例如由氧化硅膜、氮化硅膜等绝缘膜构成。另外，在从该玻璃涂层GC2上至下层膜上形成上层膜。在形成于玻璃涂层GC2上的上层膜形成间隙CE2，以填埋该间隙CE2的内部、且覆盖上层膜的一部分上的方式形成玻璃涂层GC1。此时，在俯视的情况下，间隙CE1和间隙CE2以重合的方式形成。进一步，在本实施方式3中，以与被玻璃涂层GC1覆盖的覆盖区域邻接的方式形成槽DIT1。即，以与上层膜的覆盖区域邻接的方式形成槽DIT1。该槽DIT1例如形成为贯通上层膜的铝膜而在底部露出玻璃涂层GC2。
在此，本实施方式3的特征点为：利用玻璃涂层GC2隔开焊盘PD1的区域A和区域C。因此，例如从焊球BL1向区域A扩散的金不会扩散到被玻璃涂层GC2遮盖的区域C。由此，能够防止金扩散到在玻璃涂层GC1的覆盖区域的下部存在的区域C的铝膜AL。其结果是，能够防止区域C的合金层的形成，从而能够防止覆盖区域C的玻璃涂层GC1的破坏。即，在本实施方式3中，利用玻璃涂层GC2使在被玻璃涂层GC1覆盖的覆盖区域的下部存在的区域C与焊盘PD1的区域A分离，从而能够防止金从区域A向区域C的扩散。由此，根据本实施方式3，能够减少玻璃涂层GC1的破坏及基于玻璃涂层GC1的破坏的焊盘PD1和焊盘PD2的短路故障。
此外，在本实施方式3中，也能够增大形成合金层的焊盘PD1的区域和与焊盘PD1相邻的焊盘PD2之间的距离，从该角度来看，能够抑制焊盘PD1和焊盘PD2之间的短路故障。
＜平面布局结构1＞
接下来，说明本实施方式3的连接结构的平面布局上的特征结构。图27是表示本实施方式3的连接结构的平面布局的一例的图。如图27所示，以横向地排列的方式配置矩形形状的焊盘PD1～PD3。例如，焊盘PD1的外形形状为矩形形状，焊盘PD1具有离焊盘PD2最近的第1边和与该第1边交叉的第2边。此时，焊盘PD1的整个外缘部被玻璃涂层GC1覆盖。具体可知，用虚线表示焊盘PD1的外形端部，焊盘PD1的整个外缘部被玻璃涂层GC1覆盖。即，图27中，玻璃涂层GC1形成为覆盖焊盘PD1的整个外缘部，覆盖焊盘PD1的四条边的各条的玻璃涂层GC1的覆盖宽度相等。另外，如图27所示，在焊盘PD1的区域中，在被玻璃涂层GC1覆盖的覆盖区域的内侧区域形成有槽DIT1。即，图27所示的平面布局例中，以沿焊盘PD1的整个外缘部的方式形成槽DIT1。以包围该周围的方式形成的槽DIT1的内部为焊盘PD1的开口部，在该开口部的中央区域搭载焊球BL1，在焊球BL1上连接引线W1。因此，可知槽DIT1以包围焊球BL1的方式形成在焊盘PD1的表面。另外，在槽DIT1的底部露出玻璃涂层GC。
根据如此构成的本实施方式3的连接结构，例如若使半导体装置保持高温状态，则金会从焊盘PD1上搭载的焊球BL1扩散到构成焊盘PD1的铝膜。其结果是，合金层以同心圆状从焊球BL1向焊盘PD1上生长。然而，根据图27所示的本实施方式3，在被玻璃涂层GC1覆盖的覆盖区域的内侧区域形成有槽DIT1，通过在该槽DIT1的底部露出的玻璃涂层GC2，将被玻璃涂层GC1覆盖的覆盖区域从搭载焊球BL1的焊盘PD1的内侧区域隔开。由此，能够防止金向覆盖区域的下部的扩散，能够有效地防止形成覆盖区域的玻璃涂层GC1的因合金层的生长引起的破坏。由此，根据本实施方式3，能够有效地抑制因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障、焊盘PD1和焊盘PD3之间的短路故障。特别是，图27所示的平面布局中，例如在焊盘PD1的整个覆盖区域的内侧区域形成有槽DIT1及玻璃涂层GC2，因而可获得能够在覆盖焊盘PD1的外缘部的整个覆盖区域防止因合金层的生长引起的玻璃涂层GC1的破坏的效果。
＜平面布局结构2＞
接下来，说明本实施方式3的连接结构的其他平面布局上的特征结构。图28是表示本实施方式3的连接结构的其他平面布局的一例的图。图28所示的平面布局与图27所示的平面布局具有大致相同的结构，因而以不同点为中心进行说明。图28的平面布局的特征在于，例如若着眼于焊盘PD1，则并非沿焊盘PD1的整个覆盖区域形成槽DIT1，而是只在与焊盘PD1的一部分边平行的覆盖区域的内侧区域形成槽DIT1，并且覆盖未形成槽DIT1的边的玻璃涂层GC1的覆盖宽度变大。具体而言，如图28所示，在规定焊盘PD1的外形形状的四条边中，沿离焊盘PD2最近的边形成槽DIT1，并且沿离焊盘PD3最近的边形成槽DIT1。此时也与上述图27所示的平面布局同样地，能够抑制因合金层的生长而导致的焊盘PD1和焊盘PD2之间的短路故障、焊盘PD1和焊盘PD3之间的短路故障。
进一步，图28所示的平面布局的特征在于，与覆盖离焊盘PD2最近的边、离焊盘PD3最近的边的玻璃涂层GC1的覆盖宽度L1相比，覆盖与这些边交叉的边的玻璃涂层GC1的覆盖宽度L2变大。由此，由于覆盖焊盘PD1的玻璃涂层GC1的覆盖量变大，因而例如在像引出引线W1的工序(卷绕工序)那样拉伸力作用于焊盘PD1的情况下，能够降低焊盘PD1剥离的可能性，从而能够实现半导体装置的可靠性提升。特别是，在图27所示的平面布局中，在焊盘PD1的整个外缘部形成槽DIT1并且利用在槽DIT1的底部露出的玻璃涂层GC2隔开在焊盘PD1的外缘部形成的覆盖区域，因而覆盖区域几乎不作为拉伸力作用于焊盘PD1时相对于焊盘剥离的抑制力而发挥功能。与此相对，在图28所示的平面布局中，并非沿焊盘PD1的整个覆盖区域形成槽DIT1，而是只在与焊盘PD1的一部分边平行的覆盖区域的内侧区域形成槽DIT1，并且覆盖未形成槽DIT1的边的玻璃涂层GC1的覆盖宽度变大。由此，在图28所示的平面布局中，能够获得覆盖区域作为拉伸力作用于焊盘PD1时相对于焊盘剥离的抑制力而充分发挥功能的优点。
<实施方式3的半导体装置的制造方法>
本实施方式3的半导体装置如上构成，下面说明其制造方法。
首先，如图29所示，在层间绝缘膜ILF上形成钛膜TI，在该钛膜TI上形成氮化钛膜TN。例如可通过使用溅射法来形成钛膜TI、氮化钛膜TN。之后，通过使用光刻技术及刻蚀技术，对钛膜TI及氮化钛膜TN成图。具体而言，以形成间隙CE1的方式加工钛膜TI及氮化钛膜TN。
接着，如图30所示，以覆盖形成有间隙CE1的钛膜TI及氮化钛膜TN的方式形成例如由氧化硅膜、氮化硅膜构成的绝缘膜。另外，通过使用光刻技术及刻蚀技术，对该绝缘膜成图。由此，能够形成填埋间隙CE1、且覆盖氮化钛膜TN的外缘部的玻璃涂层GC2。
接下来，如图31所示，在形成玻璃涂层GC2的氮化钛膜TN上形成铝膜AL。例如可通过使用溅射法来形成该铝膜AL。另外，通过使用光刻技术及刻蚀技术，对铝膜AL成图。以形成间隙CE2及槽DIT2的方式进行铝膜AL的成图。以在底部露出玻璃涂层GC2的方式形成间隙CE2及槽DIT2。其结果是，能够形成被间隙CE2隔开的多个焊盘PD1～PD3。
之后，如图32所示，在成图的铝膜AL上形成例如由氧化硅膜、氮化硅膜构成的绝缘膜，通过使用光刻技术及刻蚀技术，对该绝缘膜成图。由此，能够形成填埋在铝膜AL形成的间隙CE2、且覆盖焊盘PD1～PD3的外缘部的玻璃涂层GC1。此时，以与玻璃涂层GC1邻接的方式配置槽DIT1。之后的工序与上述实施方式1相同。这样一来，能够制造本实施方式3的半导体装置。
(实施方式4)
<实施方式4的特征>
图33是表示本实施方式4的焊盘与引线的连接结构的剖视图。图33所示的本实施方式4的连接结构与图12所示的上述实施方式1的连接结构具有大致相同的结构，因而以不同点为中心进行说明。在图33中，多个焊盘PD1～PD3各自由钛膜TI、氮化钛膜TN及铝膜AL的层叠膜构成。在此，在本说明书中，将钛膜TI和氮化钛膜TN组合而成的膜称为下层膜、铝膜AL称为上层膜。此时，在图33中，在焊盘PD1的下层膜和焊盘PD2的下层膜之间形成间隙CE1，在自该间隙CE1的内部至焊盘PD1的下层膜的一部分上、焊盘PD2的下层膜的一部分上形成玻璃涂层GC2。该玻璃涂层GC2例如由氧化硅膜、氮化硅膜等绝缘膜构成。另外，在从该玻璃涂层GC2上至下层膜上形成由铝膜AL构成的上层膜。在形成于玻璃涂层GC2上的上层膜形成槽DIT2。此时，在俯视的情况下，间隙CE1和槽DIT2以重合的方式形成，并且，槽DIT2的宽度大于间隙CE1的宽度。
如此构成的本实施方式4的焊盘结构的要点总结如下。即，焊盘PD1由第1下层膜(钛膜TI与氮化钛膜TN)和第1上层膜(铝膜AL)构成，焊盘PD2由第2下层膜(钛膜T1与氮化钛膜TN)和第2上层膜(铝膜AL)构成。另外，在第1下层膜和第2下层膜之间形成间隙CE1，从间隙CE1的内部至第1下层膜的外缘部及第2下层膜的外缘部形成玻璃涂层GC2。进一步，在玻璃涂层GC2上形成槽DIT2，所述槽DIT2由第1上层膜的端部、第2上层膜的端部及玻璃涂层GC2的表面构成，槽DIT2的宽度大于间隙CE1的宽度。
在此，本实施方式4的特征点为：玻璃涂层GC2构成为与构成焊盘PD1的下层膜直接接触，未在玻璃涂层GC2的下部区域形成由铝膜AL构成的上层膜。由此，即使金从焊球BL1向铝膜AL扩散，玻璃涂层GC2的下部区域也不存在铝膜AL。因此，金与铝的合金层不会在玻璃涂层GC2的下部区域生长。由此，能够防止将焊盘PD1与焊盘PD2隔开的玻璃涂层GC2的破坏。即，根据本实施方式4，能够减少玻璃涂层GC2的破坏及基于玻璃涂层GC2的破坏的焊盘PD1和焊盘PD2的短路故障。
此外，在本实施方式4中，也能够增大形成合金层的焊盘PD1的区域和与焊盘PD1相邻的焊盘PD2之间的距离，因此从该角度来看，能够抑制焊盘PD1和焊盘PD2之间的短路故障。
<平面布局结构>
接下来，说明本实施方式4的连接结构的平面布局上的特征结构。图34是表示本实施方式4的连接结构的平面布局的一例的图。如图34所示，以横向地排列的方式配置矩形形状的焊盘PD1～PD3。例如，焊盘PD1的外形形状为矩形形状，焊盘PD1具有离焊盘PD2最近的第1边和与该第1边交叉的第2边。此时，焊盘PD1的整个外缘部被玻璃涂层GC2覆盖。具体而言，如图34所示，由焊盘PD1～PD3的端部和玻璃涂层GC2的表面规定的槽DIT2沿焊盘PD1～PD3的外周部而形成，示有从该槽DIT2的底部露出的玻璃涂层GC2。即，在图34所示的平面布局例中，以沿焊盘PD1的整个外周部的方式形成槽DIT2。以包围该周围的方式形成的槽DIT2的内部为焊盘PD1的开口部，在该开口部的中央区域搭载焊球BL1，在焊球BL1上连接引线W1。因此，可知在本实施方式4中，槽DIT2以包围焊球BL1的方式沿焊盘PD1的外周部形成。
<实施方式4的半导体装置的制造方法>
本实施方式4的半导体装置如上构成，下面说明其制造方法。
首先，如图35所示，在层间绝缘膜ILF上形成钛膜TI，在该钛膜TI上形成氮化钛膜TN。例如可通过使用溅射法来形成钛膜TI、氮化钛膜TN。之后，通过使用光刻技术及刻蚀技术，对钛膜TI及氮化钛膜TN成图。具体而言，以形成间隙CE1的方式加工钛膜TI及氮化钛膜TN。
接着，如图36所示，以覆盖形成有间隙CE1的钛膜TI及氮化钛膜TN的方式形成例如由氧化硅膜、氮化硅膜构成的绝缘膜。另外，通过使用光刻技术及刻蚀技术，对该绝缘膜成图。由此，能够形成填埋间隙CE1、且覆盖氮化钛膜TN的外缘部的玻璃涂层GC2。
接下来，如图37所示，在形成玻璃涂层GC2的氮化钛膜TN上形成铝膜AL。例如可通过使用溅射法来形成该铝膜AL。另外，通过使用光刻技术及刻蚀技术，对铝膜AL成图。以形成槽DIT2的防止进行铝膜AL的成图。以在底部露出玻璃涂层GC2的方式形成该槽DIT2。其结果是，能够形成被间隙CE2隔开的多个焊盘PD1～PD3。此时，在俯视的情况下，槽DIT2形成为与间隙CE1重合，且槽DIT2的宽度大于间隙CE1的宽度。之后的工序与上述实施方式1相同。这样一来，能够制造本实施方式4的半导体装置。
(实施方式5)
<电特性检查工序>
例如，在半导体装置的制造工序中存在电特性检查工序，其是在半导体晶圆的状态下，在半导体晶圆形成包含半导体元件、多层布线的集成电路后，以半导体晶圆的状态测试在半导体晶圆形成的集成电路能否正常工作。
在此，在本实施方式5中，着眼于该电特性检查工序。在半导体晶圆的各芯片区域形成包含半导体元件、布线层的集成电路，但在上述半导体装置的制造工序中，因各种原因产生灰尘、伤痕、污渍。若该灰尘、污渍附着在半导体晶圆上、或进入抗蚀膜、绝缘膜或金属膜等，则局部无法正常进行成图而产生图案缺陷。另外，在离子注入技术中，在混入灰尘、伤痕、污渍的部分未正常注入杂质，从而产生扩散异常。因此，在半导体晶圆的芯片区域制成的集成电路中，存在因上述图案缺陷、扩散异常、或半导体制造装置的异常而制成无法正常工作的集成电路的情况。
因此，在半导体装置的制造工序中，为了确定形成上述不合格集成电路的芯片区域，实施检查半导体晶圆的各芯片区域的电路特性的电特性检查工序。通过该电特性检查工序，作为不合格品在形成有电特性不合格的集成电路的芯片区域附加标记，与形成有正常的集成电路的芯片区域加以区别。
下面，具体说明电特性检查。图38是表示用于实施电特性检查的检查装置的示意性结构的图。如图38所示，首先，将半导体晶圆WF设置到载物台ST上，使探针(探头)PB的尖端的位置与在半导体晶圆WF的各芯片区域形成的焊盘正确对齐。具体而言，使用与多个焊盘的位置对齐地排列有多个探针PB的探针卡(Probe Card)PC，使焊盘与探针PB可靠地电连接。探针卡PC经由测试头HD与对测量项目、测量顺序、合格/不合格判断基准等进行了编程的测试仪TEST电连接。另外，从测试仪TEST经由探针PB而自焊盘向在半导体晶圆形成的集成电路发送电信号。该电信号经由集成电路，再从焊盘作为电信号发送到测试仪TEST，从而检查电路特性。如上实施电特性检查，而在该电特性检查中要点为使探针PB与焊盘接触。即，在电特性检查中，如图39所示，需要将探针PB推碰到焊盘PD上，但若将探针PB推碰到焊盘PD上，则会在焊盘PD的表面形成探痕。在如此在焊盘PD的表面形成探痕的状态下，例如存在引线焊接工序，所述引线焊接工序为在焊盘PD的表面搭载焊球，经由该焊球引出引线。此时，在焊盘PD的尺寸较大、焊盘PD搭载的焊球的直径较大的情况下，焊盘PD与焊球的接触面积较大，因而即使在焊盘PD的表面存在探痕，对焊盘PD和焊球的连接强度也几乎不会造成影响。然而近年来，伴随着焊盘PD的高密度、小型化的推进，存在焊盘PD上搭载的焊球的大小也变小的情况。此时，若使焊球与在焊盘PD的表面形成的探痕接触，则可能会因探痕的影响而使焊盘PD与焊球的连接可靠性下降。由此，例如将焊盘PD的表面区域与搭载焊球的焊球搭载区域和使探针的探针接触区域分离。由此，能够在不存在探痕的焊球搭载区域将焊球搭载于焊盘PD上，因而能够提升焊盘PD与焊球的连接可靠性。在本实施方式5中，本发明的技术思想适用于像这样将焊盘PD的表面区域与搭载焊球的焊球搭载区域和使探针接触的探针接触区域分离的技术。
<实施方式5的特征>
图40是表示本实施方式5的连接结构的图。如图40所示，在半导体芯片CHP上横向地排列配置有多个焊盘PD1～PD4。在各焊盘PD1～PD4分开形成搭载焊球BL1～BL4的焊球搭载区域和使探针接触的探针接触区域。另外，在探针接触区域形成使探针接触的痕迹即探痕PR1～PR4。
在此，本实施方式5的特征在于，将在相邻的焊盘形成的焊球的搭载位置配置为彼此不同。即，如图40所示，例如，在焊盘PD1中，焊球BL1形成于焊盘PD1的上部区域，在焊盘PD2中，焊球BL2形成于焊盘PD2的下部区域。同样地，在焊盘PD3中，焊球BL3形成于焊盘PD3的上部区域，在焊盘PD4中，焊球BL4形成于焊盘PD4的下部区域。另外，在各焊球BL1～BL4分别电连接引线W1～W4。
如此，在本实施方式5中，在配置为一列的焊盘PD1～PD4中，焊球BL1～BL4并非在焊盘PD1～PD4的内部配置为一列，而是相邻的焊球交错配置。在本说明书中，将相邻的焊球交错配置的结构称为焊盘内锯齿配置。即，所谓焊盘内锯齿配置可指如下结构：在配置为一直线状的多个焊盘PD1～PD4中，在各焊盘PD1～PD4配置的焊球BL1～BL4交错地以多列配置。换言之，所谓焊盘内锯齿配置也可指如下配置：在配置为一列的焊盘PD1～PD4中，在预定焊盘中将焊球搭载于焊盘的上部区域，在与该预定焊盘相邻的焊盘中将焊球搭载于焊盘的下部区域。另外，所谓焊盘内锯齿配置可指俯视时焊球BL1比焊球BL2离半导体芯片CHP的外缘部(外端部)近的配置，也可指俯视时在焊盘PD2的表面形成的探痕PR2比在焊盘PD1的表面形成的探痕PR1离半导体芯片CHP的外缘部(外端部)近的配置。即，焊盘内锯齿配置不仅能够适用于焊球BL1～BL4的配置，也能够适用于探痕PR1～PR4的配置。
如此，在本实施方式5中，使焊球BL1～BL4的配置为焊盘内锯齿配置，因而与例如将焊球BL1～BL4配置为一直线状的情况相比，能够增大焊球间的距离。这意味着以同心圆状从相邻的焊球生长的合金层难以接触。由此可知，在本实施方式5中，通过使在焊盘内配置的焊球的配置为焊盘内锯齿配置，能够抑制因合金层的生长而导致的相邻的焊盘间的短路故障。
进一步，在本实施方式5中，例如，若着眼于焊盘PD1，则焊盘PD1的整个外缘部也被玻璃涂层GC1覆盖。具体可知，用虚线表示焊盘PD1的外形端部，焊盘PD1的整个外缘部被玻璃涂层GC1覆盖。即，图40中，玻璃涂层GC1形成为覆盖焊盘PD1的整个外缘部，覆盖焊盘PD1的四条边的各条的玻璃涂层GC1的覆盖宽度相等。另外，如图40所示，在焊盘PD1的区域中，在被玻璃涂层GC1覆盖的覆盖区域的内侧区域形成有槽DIT1。即，图40所示的平面布局例中，以沿焊盘PD1的整个外缘部的方式形成槽DIT1。以包围该周围的方式形成的槽DIT1的内部为焊盘PD1的开口部，在该开口部的中央区域搭载焊球BL1，在焊球BL1上连接引线W1。因此，可知槽DIT1以包围焊球BL1的方式形成在焊盘PD1的表面。
如此，在图40所示的本实施方式5中，在被玻璃涂层GC1覆盖的覆盖区域的内侧区域也形成有槽DIT1，因而通过上述实施方式1中说明的第1机理及第2机理，能够抑制合金层的冲破玻璃涂层GC1的程度的生长。由此，根据本实施方式5，能够有效地抑制因合金层的生长而导致的焊盘间的短路故障。特别是，在本实施方式5中，通过形成槽DIT1的结构和使焊球为焊盘内锯齿配置的结构的协同效应，能够有效地抑制因合金层的生长而导致的焊盘间的短路故障。
<变形例1＞
图41是表示本变形例1的连接结构的图。图41所示的连接结构与图40所示的连接结构的不同点为：图41所示的连接结构中，未在焊盘的探针接触区域形成槽DIT1。即，图41中，在焊盘的焊球搭载区域形成有槽DIT1，但未在焊盘的探针接触区域形成槽DIT1。换言之，俯视时，未在由焊盘PD1表面的探痕PR1和焊盘PD2夹着的焊盘PD1的表面形成槽DIT1。由此，焊盘的探针接触区域的面积增大了未形成槽DIT1的量。其结果是，根据本变形例1，可获得例如能够在电特性检查工序中增大使探针与焊盘接触时的相对于位置偏离的余量的效果。另一方面，图41中，也以包围焊球搭载区域的方式形成槽DIT1、且使相邻的焊球为焊盘内锯齿配置，因而通过形成槽DIT1的结构和使焊球为焊盘内锯齿配置的结构的协同效应，能够有效地抑制因合金层的生长而导致的焊盘间的短路故障。
<变形例2＞
图42是表示本变形例2的连接结构的图。图42所示的连接结构与图41所示的连接结构的不同点为：图41所示的连接结构中，未在焊盘的探针接触区域形成槽DIT1，并且探针接触区域的玻璃涂层GC1的覆盖宽度L2比焊球搭载区域的玻璃涂层GC1的覆盖宽度L1大。即，图42中，在焊盘的焊球搭载区域形成有槽DIT1，但未在焊盘的探针接触区域形成槽DIT1。并且，焊盘的探针接触区域的玻璃涂层GC1的覆盖宽度L2仅增大未形成槽DIT1的量，大于焊球搭载区域的玻璃涂层GC1的覆盖宽度L1。由此，根据本变形例2，能够增大覆盖焊盘的探针接触区域的外缘部的覆盖区域的覆盖宽度L2。其结果是，根据本变形例2，可获得如下效果：例如，在电特性检查工序中，使探针与焊盘接触时，即使在探针被焊盘卡住而对焊盘产生拉伸力的情况下，由于覆盖焊盘的探针接触区域的外缘部的覆盖区域的覆盖宽度L2变大，因而能够抑制因拉伸力引起的焊盘剥离。另一方面，图42中，也以包围焊球搭载区域的方式形成槽DIT1、且使相邻的焊球为焊盘内锯齿配置，因而通过形成槽DIT1的结构和使焊球为焊盘内锯齿配置的结构的协同效应，能够有效地抑制因合金层的生长而导致的焊盘间的短路故障。
(实施方式6)
<实施方式6的特征>
图43是表示本实施方式6的连接结构的图。如图43所示，在半导体芯片CHP上横向地排列配置有多个焊盘PD。具体而言，如图43所示，以两列配置多个焊盘PD，在第一列配置的焊盘PD和在第二列配置的焊盘PD分别交错配置。在本说明书中，将配置为多列的焊盘PD交错配置的结构称为锯齿配置。即，所谓锯齿配置可指如下结构：以将焊盘PD配置成多列为前提，在各列配置的焊盘PD交错配置。换言之，所谓锯齿配置可指如下配置：俯视时，半导体芯片CHP的在第一列形成的焊盘PD比在第二列形成的焊盘PD离半导体芯片CHP的外缘部近，并且在第一列形成的焊盘PD的中心和在第二列形成的焊盘PD的中心错位。
本实施方式6的连接结构中，焊盘PD的整个外缘部被玻璃涂层GC1覆盖。具体可知，用虚线表示焊盘PD的外形端部，焊盘PD的整个外缘部被玻璃涂层GC1覆盖。即，图43中，玻璃涂层GC1形成为覆盖焊盘PD的整个外缘部，覆盖焊盘PD的四条边的各条的玻璃涂层GC1的覆盖宽度相等。另外，如图43所示，在焊盘PD的区域中，在被玻璃涂层GC1覆盖的覆盖区域的内侧区域形成有槽DIT1。即，图43所示的平面布局例中，以沿焊盘PD的整个外缘部的方式形成槽DIT1。以包围该周围的方式形成的槽DIT1的内部为焊盘PD的开口部，在该开口部的中央区域搭载焊球BL，在焊球BL上连接引线W。因此，可知槽DIT1以包围焊球BL的方式形成在焊盘PD的表面。
如此，在图43所示的本实施方式6中，也在被玻璃涂层GC1覆盖的覆盖区域的内侧区域形成有槽DIT1，因而通过上述实施方式1中说明的第1机理及第2机理，能够抑制合金层的冲破玻璃涂层GC1的程度的生长。由此，根据本实施方式6，能够有效地抑制因合金层的生长而导致的焊盘间的短路故障。
<变形例>
图44是表示本变形例的连接结构的图。图44所示的连接结构与图43所示的连接结构的不同点为：图44所示的连接结构中，未沿焊盘PD的一部分边形成槽DIT1。即，图44中，多个焊盘PD为锯齿配置，在离半导体芯片CHP的外缘部较近的第一列配置有多个焊盘PD，并且在离半导体芯片CHP的外缘部较远的第二列配置有多个焊盘PD。此时，在本变形例中，未在配置于第一列的焊盘PD1的上边形成槽DIT1，并且未在配置于第二列的焊盘PD1的下边形成槽DIT1。这是因为，合金层以同心圆状从焊球BL生长，但在第一列的焊盘PD的上方向及第二列的焊盘PD的下方向不存在相邻的焊盘，因而即使合金层向第一列的焊盘PD的上方向及第二列的焊盘PD的下方向生长，也难以引起短路故障。这样一来，图44所示的平面布局中，在第一列的焊盘PD中，在除离半导体芯片CHP的外缘部近的上边以外的三条边形成槽DIT1，在第二列的焊盘PD中，在除离半导体芯片CHP的外缘部远的下边以外的三条边形成槽DIT1。此时，也能够有效地抑制因合金层的生长而导致的焊盘PD间的短路故障。
以上，基于其实施方式具体说明了本申请发明人的发明，但本发明并不限定于上述实施方式，能够在不脱离其主旨的范围内进行各种变更。
此外，上述MOSFET并不限定于由氧化膜形成栅极绝缘膜的情况，假定也包含广义地由绝缘膜形成栅极绝缘膜的MISFET(Metal Insulator Semiconductor Field EffectTransistor)。即，在本说明书中，为方便起见而使用MOSFET的用语，但在本说明书中该MOSFET作为也包含MISFET的意义的用语来使用。
本发明能够在制造半导体装置的制造业中广泛利用。

Claims (21)

1.一种半导体装置，具备：
半导体芯片，具有配置有第1金属结构及第2金属结构的主面，上述第2金属结构与上述第1金属结构相邻地配置；
第1金属线，与上述半导体芯片的上述第1金属结构电连接；
第2金属线，与上述半导体芯片的上述第2金属结构电连接；及
密封体，对上述半导体芯片、上述第1金属线及上述第2金属线进行密封，
其中，上述第2金属结构配置于配置上述第1金属结构的层中，
在上述第1金属结构与上述第2金属结构之间形成有绝缘膜，
在上述第1金属结构中，在俯视时，沿着上述第1金属结构的各边连续地形成有第1槽，并且
在上述第2金属结构中，在俯视时，沿着上述第2金属结构的各边连续地形成有第2槽。
2.根据权利要求1所述的半导体装置，
在上述第1槽及上述第2槽中分别形成有上述密封体的一部分。
3.根据权利要求2所述的半导体装置，
在俯视时，上述第1金属结构具有第1表面和第2表面，上述第2表面通过上述第1槽而与上述第1表面分离且配置于上述第1表面周围，
在俯视时，上述第2金属结构具有第3表面和第4表面，上述第4表面通过上述第2槽而与上述第3表面分离且配置于上述第3表面周围，
上述第1表面的一部分及上述第3表面的一部分被上述密封体覆盖且与上述密封体接触，并且
上述第2表面及上述第4表面被上述绝缘膜覆盖且与上述绝缘膜接触。
4.根据权利要求3所述的半导体装置，
在俯视时，上述第1槽及上述第2槽不与上述绝缘膜重合。
5.根据权利要求4所述的半导体装置，
上述第1金属线经由第1金属焊球与上述第1金属结构的上述第1表面电连接，且
上述第2金属线经由第2金属焊球与上述第2金属结构的上述第3表面电连接。
6.根据权利要求5所述的半导体装置，
上述第1金属焊球及上述第2金属焊球分别由金形成，且
上述第1表面及上述第3表面分别由铝形成。
7.根据权利要求5所述的半导体装置，
上述绝缘膜是氮化硅膜及氧化硅膜中的一者。
8.根据权利要求5所述的半导体装置，
在上述第1金属结构的上述第1表面上形成有第1探痕，在上述第2金属结构的上述第3表面上形成有第2探痕，且
在俯视时，上述第1表面的上述第1探痕比上述第3表面的上述第2探痕接近上述半导体芯片的外缘部。
9.一种半导体装置，具备：
半导体芯片，具有配置有第1金属结构及第2金属结构的主面，上述第1金属结构包括第1金属部分及第3金属部分，且上述第2金属结构包括第2金属部分及第4金属部分；
第1金属线，与上述半导体芯片的上述第1金属部分电连接；
第2金属线，与上述半导体芯片的上述第2金属部分电连接；及
密封体，对上述半导体芯片、上述第1金属线及上述第2金属线进行密封，
其中，上述第2金属部分、上述第3金属部分及上述第4金属部分配置于配置上述第1金属部分的层中，
在俯视时，上述第1金属部分具有第1表面，上述第2金属部分具有第2表面，上述第3金属部分具有第3表面，且上述第4金属部分具有第4表面，
在俯视时，上述第3金属部分位于上述第1金属部分周围，使得上述第3金属部分连续地包围上述第1金属部分并且使得上述第3金属部分的上述第3表面与上述第1金属部分的上述第1表面分离，
在俯视时，上述第4金属部分位于上述第2金属部分周围，使得上述第4金属部分连续地包围上述第2金属部分并且使得上述第4金属部分的上述第4表面与上述第2金属部分的上述第2表面分离，
上述第3金属部分的一部分位于上述第1金属部分与上述第4金属部分的一部分之间，
上述第4金属部分的上述一部分位于上述第2金属部分与上述第3金属部分的上述一部分之间，并且
在上述第3金属部分的上述一部分与上述第4金属部分的上述一部分之间形成有绝缘膜。
10.根据权利要求9所述的半导体装置，
上述密封体的一部分分别形成于上述第1金属部分与上述第3金属部分之间及上述第2金属部分与上述第4金属部分之间。
11.根据权利要求10所述的半导体装置，
上述第1表面的一部分及上述第2表面的一部分被上述密封体覆盖且与上述密封体接触，且
上述第3表面及上述第4表面被上述绝缘膜覆盖且与上述绝缘膜接触。
12.根据权利要求11所述的半导体装置，
上述绝缘膜未形成于上述第1金属部分与上述第3金属部分之间及上述第2金属部分与上述第4金属部分之间。
13.根据权利要求12所述的半导体装置，
上述第1金属线经由第1金属焊球与上述第1金属部分的上述第1表面电连接，且
上述第2金属线经由第2金属焊球与上述第2金属部分的上述第2表面电连接。
14.根据权利要求13所述的半导体装置，
上述第1金属焊球及上述第2金属焊球分别由金形成，且
上述第1表面及上述第2表面分别由铝形成。
15.根据权利要求13所述的半导体装置，
上述绝缘膜是氮化硅膜及氧化硅膜中的一者。
16.根据权利要求13所述的半导体装置，
在上述第1金属部分的上述第1表面上形成有第1探痕，且在上述第2金属部分的上述第2表面上形成有第2探痕，以及
在俯视时，上述第1表面的上述第1探痕比上述第2表面的上述第2探痕接近上述半导体芯片的外缘部。
17.一种半导体装置，具备：
半导体芯片，具有配置有第1焊盘电极及第2焊盘电极的主面，
第1金属线，经由上述第1金属线的第1焊球部与上述半导体芯片的上述第1焊盘电极电连接；及
第2金属线，经由上述第2金属线的第2焊球部与上述半导体芯片的上述第2焊盘电极电连接，
其中，在俯视时，上述第1焊盘电极及上述第2焊盘电极分别具有矩形形状，该矩形形状具有第1边、与上述第1边相对的第2边、第3边及与上述第3边相对的第4边，
在俯视时，上述第2焊盘电极比上述第1焊盘电极接近上述半导体芯片的外缘，使得上述第2焊盘电极的上述第2边比上述第2焊盘电极的上述第1边接近上述外缘，
在俯视时，上述第1焊盘电极的上述第2边的一部分面对上述第2焊盘电极的上述第1边的一部分，并且
在俯视时，在上述第1焊球部与上述第2焊盘电极之间的上述第1焊盘电极的表面的一部分及第2焊球部与上述第1焊盘电极之间的上述第2焊盘电极的表面的一部分中的至少一者形成有槽。
18.根据权利要求17所述的半导体装置，
其中，在上述半导体芯片的上述主面上形成有绝缘层，
在上述绝缘层中形成有第1开口部及第2开口部，
上述第1焊盘电极的上述表面的一部分从上述绝缘层的上述第1开口部露出，
上述第2焊盘电极的上述表面的一部分从上述绝缘层的上述第2开口部露出，以及
上述槽形成于对应的上述焊盘电极的上述表面的露出的部分中。
19.根据权利要求18所述的半导体装置，
上述槽的底部位于对应的上述焊盘电极的铝层中。
20.根据权利要求19所述的半导体装置，
上述第1金属线及上述第2金属线分别是Au线。
21.根据权利要求17所述的半导体装置，还具备：
密封体，对上述半导体芯片进行密封，
其中，在上述槽的内部填充有上述密封体的一部分。
CN201710352700.0A 2012-03-08 2013-03-08 半导体装置 Active CN107256856B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012051546A JP5926988B2 (ja) 2012-03-08 2012-03-08 半導体装置
JP2012-051546 2012-03-08
CN201310074222.3A CN103311212B (zh) 2012-03-08 2013-03-08 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310074222.3A Division CN103311212B (zh) 2012-03-08 2013-03-08 半导体装置

Publications (2)

Publication Number Publication Date
CN107256856A true CN107256856A (zh) 2017-10-17
CN107256856B CN107256856B (zh) 2020-03-31

Family

ID=49113361

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710352700.0A Active CN107256856B (zh) 2012-03-08 2013-03-08 半导体装置
CN2013201073424U Expired - Fee Related CN203277367U (zh) 2012-03-08 2013-03-08 半导体装置
CN201310074222.3A Active CN103311212B (zh) 2012-03-08 2013-03-08 半导体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN2013201073424U Expired - Fee Related CN203277367U (zh) 2012-03-08 2013-03-08 半导体装置
CN201310074222.3A Active CN103311212B (zh) 2012-03-08 2013-03-08 半导体装置

Country Status (6)

Country Link
US (3) US8686573B2 (zh)
JP (1) JP5926988B2 (zh)
KR (1) KR102046453B1 (zh)
CN (3) CN107256856B (zh)
HK (1) HK1243823A1 (zh)
TW (1) TWI553806B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113359248A (zh) * 2021-06-02 2021-09-07 青岛海信宽带多媒体技术有限公司 一种光模块

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5926988B2 (ja) * 2012-03-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
JP6329059B2 (ja) * 2014-11-07 2018-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9793231B2 (en) 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
CN108231723B (zh) * 2016-12-22 2020-08-07 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
JP6891612B2 (ja) * 2017-04-19 2021-06-18 株式会社デンソー 半導体装置
CN107680937B (zh) * 2017-09-30 2024-03-26 长鑫存储技术有限公司 晶圆结构、晶圆结构切割方法及芯片
KR102564086B1 (ko) * 2019-03-06 2023-08-07 미쓰비시덴키 가부시키가이샤 반도체 장치
US11424204B2 (en) 2019-08-15 2022-08-23 Mediatek Inc. Semiconductor component and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289974A1 (en) * 2002-12-29 2006-12-28 Mukul Saran Reliable integrated circuit and package
CN101091240A (zh) * 2004-10-29 2007-12-19 斯班逊有限公司 半导体装置及制造方法
CN101894816A (zh) * 2009-05-20 2010-11-24 瑞萨电子株式会社 半导体器件

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
KR0170316B1 (ko) * 1995-07-13 1999-02-01 김광호 반도체 장치의 패드 설계 방법
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
KR100408414B1 (ko) * 2001-06-20 2003-12-06 삼성전자주식회사 반도체 소자 및 그 제조방법
JP2003243443A (ja) 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体装置
KR100484801B1 (ko) * 2002-06-19 2005-04-22 엘지전자 주식회사 공기조화기의 난방 운전 동작방법
US6858944B2 (en) 2002-10-31 2005-02-22 Taiwan Semiconductor Manufacturing Company Bonding pad metal layer geometry design
US6906386B2 (en) * 2002-12-20 2005-06-14 Advanced Analogic Technologies, Inc. Testable electrostatic discharge protection circuits
US7129576B2 (en) * 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
JP2005129900A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
TWI245392B (en) * 2004-06-29 2005-12-11 Advanced Semiconductor Eng Leadless semiconductor package and method for manufacturing the same
TWI393228B (zh) * 2004-12-14 2013-04-11 Freescale Semiconductor Inc 覆晶及焊線封裝半導體
KR100697624B1 (ko) * 2005-07-18 2007-03-22 삼성전자주식회사 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지
JP2007042817A (ja) * 2005-08-02 2007-02-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
KR100778986B1 (ko) 2005-08-02 2007-11-22 산요덴키가부시키가이샤 절연 게이트형 반도체 장치 및 그 제조 방법
KR100903696B1 (ko) 2007-05-22 2009-06-18 스펜션 엘엘씨 반도체 장치 및 그 제조 방법
TW200910564A (en) * 2007-08-17 2009-03-01 United Test Ct Inc Multi-substrate block type package and its manufacturing method
JP2009064942A (ja) * 2007-09-06 2009-03-26 Fujitsu Microelectronics Ltd ボンディング用のパッド及び電子機器
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20100149773A1 (en) * 2008-12-17 2010-06-17 Mohd Hanafi Mohd Said Integrated circuit packages having shared die-to-die contacts and methods to manufacture the same
JP5380244B2 (ja) * 2009-10-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JPWO2011052157A1 (ja) 2009-10-26 2013-03-14 住友ベークライト株式会社 半導体封止用樹脂組成物およびこれを用いた半導体装置
KR101140961B1 (ko) * 2009-10-26 2012-05-03 삼성전기주식회사 광학소자용 패키지 기판 및 제조방법
EP2571052A4 (en) * 2010-05-12 2017-04-19 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20120068218A1 (en) * 2010-09-17 2012-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally efficient packaging for a photonic device
JP5926988B2 (ja) * 2012-03-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289974A1 (en) * 2002-12-29 2006-12-28 Mukul Saran Reliable integrated circuit and package
CN101091240A (zh) * 2004-10-29 2007-12-19 斯班逊有限公司 半导体装置及制造方法
CN101894816A (zh) * 2009-05-20 2010-11-24 瑞萨电子株式会社 半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113359248A (zh) * 2021-06-02 2021-09-07 青岛海信宽带多媒体技术有限公司 一种光模块

Also Published As

Publication number Publication date
US20130234309A1 (en) 2013-09-12
TW201338112A (zh) 2013-09-16
US9230930B2 (en) 2016-01-05
CN103311212A (zh) 2013-09-18
KR102046453B1 (ko) 2019-11-19
TWI553806B (zh) 2016-10-11
CN103311212B (zh) 2017-06-20
KR20130103400A (ko) 2013-09-23
CN107256856B (zh) 2020-03-31
JP2013187373A (ja) 2013-09-19
US20150228609A1 (en) 2015-08-13
US9368463B2 (en) 2016-06-14
US20140183734A1 (en) 2014-07-03
US8686573B2 (en) 2014-04-01
HK1243823A1 (zh) 2018-07-20
JP5926988B2 (ja) 2016-05-25
CN203277367U (zh) 2013-11-06

Similar Documents

Publication Publication Date Title
CN103311212B (zh) 半导体装置
US6946323B1 (en) Semiconductor package having one or more die stacked on a prepackaged device and method therefor
CN104769714B (zh) 包括交替形成台阶的半导体裸芯堆叠的半导体器件
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
CN107808878A (zh) 堆叠型芯片封装结构
US20030001288A1 (en) Ball grid array chip packages having improved testing and stacking characteristics
US20050258549A1 (en) Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
US20080067659A1 (en) Stacked semiconductor package, method of fabrication, and method of wire-bond monitoring
CN102842557B (zh) 一种封装结构及其制造方法
US7663204B2 (en) Substrate for multi-chip stacking, multi-chip stack package utilizing the substrate and its applications
KR20060130125A (ko) 반도체 패키지 및 반도체장치
CN103943580A (zh) 半导体器件
CN1921098A (zh) 一种封装结构的半导体晶粒
US6977427B2 (en) Electronic component having stacked semiconductor chips in parallel, and a method for producing the component
CN101673723A (zh) 使用分立导电层重新选择键合线路径的半导体器件封装
US6734572B2 (en) Pad structure for bonding pad and probe pad and manufacturing method thereof
CN101290929B (zh) 堆栈式芯片封装结构
US8871532B2 (en) Method of manufacturing semiconductor device
US20060022351A1 (en) Semiconductor device and method for manufacturing the same, package for LCD driver
US20030224542A1 (en) Method for making multi-chip packages and single chip packages simultaneously and structures from thereof
TW408458B (en) Method and structure for taped multi-chip package
CN101562168A (zh) 多晶粒模块化的封装结构及其封装方法
KR20040089293A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1243823

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant