CN107230678B - 闪存的制造方法 - Google Patents
闪存的制造方法 Download PDFInfo
- Publication number
- CN107230678B CN107230678B CN201710677510.6A CN201710677510A CN107230678B CN 107230678 B CN107230678 B CN 107230678B CN 201710677510 A CN201710677510 A CN 201710677510A CN 107230678 B CN107230678 B CN 107230678B
- Authority
- CN
- China
- Prior art keywords
- layer
- control gate
- gate layer
- side wall
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 36
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- 239000002253 acid Substances 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 4
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 4
- 239000008367 deionised water Substances 0.000 claims description 4
- 229910021641 deionized water Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 7
- 238000002161 passivation Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种闪存的制造方法，包括在衬底上依次形成浮栅氧化层、浮栅层、控制栅层以及介质层，刻蚀所述介质层以暴露出控制栅层，再在刻蚀产生的开口侧壁上形成第一侧墙，以第一侧墙作为掩模，刻蚀开口底部的控制栅层，减薄所述第一侧墙的厚度，使所述第一侧墙后退露出由于蚀刻所产生的控制栅层尖端，对所述控制栅层尖端进行氧化处理，使其钝化变得圆润，避免了在擦除数据时，字线栅和控制栅之间形成高电场，控制栅尖端放电而击穿器件的问题，提高了器件的可靠性和稳定性。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种闪存的制造方法。
背景技术
闪存(Flash)是一种非易失性存储器，即断电数据也不会丢失，其具有集成度高、存取速度快、可靠性好、易擦除和重写等优点，因而在手机、笔记本、个人电脑等移动通讯设备中得到了广泛的应用。
现有的闪存的制造方法，通常是在半导体衬底上依次形成浮栅氧化层和浮栅层、隔离层、控制栅层和介质层，再采用干法刻蚀去除局部介质层，形成一开口以暴露出控制栅层，为了确保在刻蚀之后没有多晶硅残留，通常需要保持足够的刻蚀时间，形成对控制栅层的过蚀刻，这将导致控制栅层具有弯曲的轮廓，形成字线栅和控制栅之间的控制栅层尖端。在擦除数据时，通常需要在字线栅上较高的正电压，在控制栅上施加较低的负电压，最终在字线栅和控制栅之间形成高电场，具有击穿器件的潜在风险。
发明内容
本发明的目的在于提供一种闪存的制造方法，以解决现有技术中由于对控制栅层进行过刻蚀而产生控制栅层尖端，在擦除数据时，字线栅和控制栅之间形成高电场，容易击穿器件的问题。
为了达到上述目的，本发明提供了一种闪存的制造方法，包括：
提供衬底，所述衬底上依次形成有浮栅氧化层、浮栅层、控制栅层及介质层；
刻蚀所述介质层形成一开口，以暴露出所述控制栅层；
在所述开口的侧壁上形成第一侧墙；
刻蚀所述开口内的控制栅层，在此步骤中会由于过刻蚀而形成控制栅层尖端，形成控制栅层尖端；
横向减薄所述第一侧墙以暴露出所述控制栅层尖端；
对所述控制栅层尖端进行氧化处理；
可选的，横向减薄所述第一侧墙以暴露出所述控制栅层尖端的步骤包括：
采用酸液腐蚀的方法减薄所述第一侧墙；
采用第一标准清洗液进行清洗；
可选的，所述酸液中含有稀释的氢氟酸；
可选的，所述第一标准清洗液包括双氧水、氨水和去离子水；
可选的，采用酸液腐蚀的时间为100s-5min；
可选的，对所述控制栅层尖端进行氧化处理的温度为700度-1000度；
可选的，对所述控制栅层尖端进行氧化处理的时间为5s-120s；
可选的，在所述开口的侧壁上形成第一侧墙步骤包括：
在所述介质层上和所述开口的内壁上形成一氧化硅层；
刻蚀以去除所述介质层上和所述开口底壁的氧化硅层，以形成所述第一侧墙；
可选的，所述氧化硅层的厚度为1000埃-1500埃；
可选的，对所述控制栅层尖端进行氧化处理之后，所述浮栅的制造方法还包括：
在所述开口内的控制栅层的侧壁上形成第二侧墙；
以所述第二侧墙为掩膜刻蚀所述浮栅层；
形成遂穿氧化层及字线多晶硅层；
可选的，所述浮栅层和所述控制栅层之间形成有一隔离层；
可选的，所述介质层的材料包括氧化硅、氮化硅以及氮氧化硅中的一种或多种；
可选的，采用干法刻蚀工艺刻蚀所述介质层。
在本发明提供的一种闪存的制造方法中，包括在衬底上依次形成浮栅氧化层、浮栅层、控制栅层以及介质层，刻蚀所述介质层以暴露出控制栅层，再在刻蚀产生的开口侧壁上形成第一侧墙，以第一侧墙作为掩模，刻蚀开口底壁的控制栅层，为了防止控制栅蚀刻以后还有控制栅残留，一般是对控制栅进行过蚀刻，控制栅层过蚀刻以后会导致控制栅层尖端的产生，横向减薄所述第一侧墙的厚度，使所述第一侧墙后退露出控制栅层尖端，对所述控制栅层尖端进行氧化处理，使其钝化变得圆润，避免了在擦除数据时，字线栅和控制栅之间形成高电场，控制栅层尖端放电而击穿器件的问题。
附图说明
图1为实施例提供的闪存的制造方法的流程图；
图2-图7为使用所述闪存的制造方法形成的半导体结构的剖面示意图；
其中，1-衬底，2-浮栅氧化层，3-浮栅层，4-控制栅层，41-控制栅层尖端，5-介质层，6-开口，61-第一侧墙，62-第二侧墙，7-隔离层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1，其为实施例提供的闪存的制造方法的流程图。如图1所示，所述闪存的制造方法包括：
S1：提供衬底，所述衬底上依次形成有浮栅氧化层、浮栅层、控制栅层及介质层；
S2：刻蚀所述介质层以暴露出控制栅层，形成一开口；
S3：在所述开口的侧壁上形成第一侧墙；
S4：刻蚀所述开口内的控制栅层，形成控制栅层尖端；
S5：横向减薄所述第一侧墙以暴露出所述控制栅层尖端；
S6：对所述控制栅层尖端进行氧化处理。
其中，刻蚀所述开口内的控制栅层时，通常要需要对控制栅层进行过刻蚀，导致控制栅层具有弯曲的轮廓，形成控制栅层尖端，横向减薄所述开口侧壁上的第一侧墙以暴露出控制栅层尖端，再将控制栅层尖端进行氧化处理，使其钝化变得圆润，避免了在擦除数据时，字线栅和控制栅之间形成高电场，控制栅层尖端放电而击穿器件的问题。
具体的，请参考图2至图7，其为使用所述闪存的制造方法形成的半导体结构的剖面示意图。接下来，将结合图2至图7对所述闪存的制造方法作进一步描述。
首先，请参考图2，提供衬底1，所述衬底1上依次形成有浮栅氧化层2、浮栅层3、控制栅层4及介质层5。所述衬底1的材料优选为硅，也可以是锗、锗化硅、砷化镓或者绝缘体上的硅等。本实施例中的衬底为硅衬底，并且采用离子注入工艺形成了有源区。依次形成所述浮栅氧化层2、浮栅层3、控制栅层4及介质层5，所述浮栅氧化层2的材料优选为二氧化硅，用于将所述衬底1和所述浮栅层3隔离，所述浮栅层3和所述控制栅层4用于在后续工艺中形成浮栅和控制栅。所述浮栅层3和所述控制栅层4的材料可以为多晶硅；所述介质层5的材料可以为氧化硅、氮化硅、氮氧化硅、低K介质、超低K介质中的一种或几种组合。
在此需要说明一下，在本申请的实施例中，所述浮栅层3和所述控制栅层4之间还包括隔离层。具体的，请参阅图3，所述浮栅层3和所述控制栅层4之间包括一隔离层7，用于隔离浮栅和控制栅，所述隔离层7可以为氧化物-氮化物-氧化物(ONO)的复合结构层。
请继续参阅图2，采用干法刻蚀刻蚀所述介质层5以暴露出控制栅层4(可以刻蚀一部分控制栅层4)，形成一开口6。
接着，在所述开口6的侧壁上形成第一侧墙61，优选的，采用低压气相沉积的方法在所述开口6的内壁和所述介质层5上沉积一定厚度的氧化硅层，优选的，沉积后可进行快速退火，以增强侧墙的台阶覆盖性和致密性，最后刻蚀所述开口6底壁和介质层5上的氧化硅层，形成第一侧墙61。较佳的，所述氧化硅层的厚度在1000埃-1500埃之间，例如所述氧化硅层的厚度是1300埃、1350埃和1400埃，本实施例中所述氧化硅层的厚度为1400埃。
请继续参阅图4和5，可以采用各向异性刻蚀的方法刻蚀所述开口6内的控制栅层4，由于对控制栅层4的过刻蚀(为了防止控制栅蚀刻以后还有控制栅残留，一般是对控制栅进行过蚀刻，)，控制栅层4蚀刻以后会导致控制栅层尖端41的产生。
继续参阅图5，减薄所述第一侧墙61以暴露出控制栅层尖端41。优选的，采用湿化学腐蚀的方法腐蚀第一侧墙61，使其厚度减少。优选的，使用稀释的氢氟酸(HF)对所述第一侧墙61进行酸液腐蚀，腐蚀的时间为100s-5min，例如是100s、2min、3min、4min和5min，优选的，本实施例中用稀释的氢氟酸(水：氢氟酸＝100:1)对所述第一侧墙61进行酸液腐蚀的时间为2min。当然，本领域技术人员应当意识到，所述酸液对所述第一侧墙61具有高的选择比，能够达到腐蚀所述第一侧墙61而对其他层不造成影响的效果即可，并非只有氢氟酸。
为了减少杂质的影响，酸液腐蚀所述第一侧墙61后，优选的，可以使用第一标准清洗液进行清洗，所述第一标准清洗液为双氧水、氨水和去离子水的组合，其中，氨水：双氧水：去离子水体积比为1:2:40。
通过减薄所述第一侧墙61后，所述控制栅层尖端41暴露出来，再对所述控制栅层尖端41进行氧化处理，使其钝化，形状变得圆润，具体如图6所示。优选的，将器件放入快速热处理设备中进行氧化，氧化所述控制栅层尖端41的时间为5s-120s，例如是20s、50s、70s和100s，本实施例中氧化所述控制栅层尖端41的时间为100s；氧化所述控制栅层尖端41的温度为700度-1000度，例如是800度、850度、900度和1000度，本实施例中氧化所述控制栅层尖端41的温度为850度。氧化后的控制栅层尖端41变得圆润，避免了在擦除数据时，字线栅和控制栅之间形成高电场，控制栅尖端放电而击穿器件的问题。
进一步的，请参阅图7，在所述开口6内的控制栅层的侧壁上形成第二侧墙62，所述第二侧墙62的材料与形成方法与所述第一侧墙61相同，只是厚度不同。接来下，以所述第二侧墙62为掩膜刻蚀所述浮栅层3，再形成遂穿氧化层及字线多晶硅层。
综上，在本发明实施例提供的闪存的制造方法中，包括在衬底上依次形成浮栅氧化层、浮栅层、控制栅层以及介质层，刻蚀所述介质层以暴露出控制栅层，再在刻蚀产生的开口侧壁上形成第一侧墙，以第一侧墙作为掩模，刻蚀开口底壁的控制栅层，横向减薄所述第一侧墙的厚度，使所述第一侧墙后退露出控制栅层尖端，对所述控制栅层尖端进行氧化处理，使其钝化变得圆润，避免了在擦除数据时，字线栅和控制栅之间形成高电场，浮栅层尖端放电而击穿器件的问题。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (13)
1.一种闪存的制造方法，其特征在于，所述闪存的制造方法包括：
提供衬底，所述衬底上依次形成有浮栅氧化层、浮栅层、控制栅层及介质层；
刻蚀所述介质层形成一开口，以暴露出所述控制栅层；
在所述开口的侧壁上形成第一侧墙；
刻蚀所述开口内的控制栅层，形成控制栅层尖端；
横向减薄所述第一侧墙以暴露出所述控制栅层尖端；
对所述控制栅层尖端进行氧化处理。
2.如权利要求1所述的闪存的制造方法，其特征在于，横向减薄所述第一侧墙以暴露出所述控制栅层尖端的步骤包括：
采用酸液腐蚀的方法减薄所述第一侧墙；
采用第一标准清洗液进行清洗。
3.如权利要求2所述的闪存的制造方法，其特征在于，所述酸液中含有稀释的氢氟酸。
4.如权利要求2所述的闪存的制造方法，其特征在于，所述第一标准清洗液包括双氧水、氨水和去离子水。
5.如权利要求2所述的闪存的制造方法，其特征在于，采用酸液腐蚀的时间为100s-5min。
6.如权利要求1所述的闪存的制造方法，其特征在于，对所述控制栅层尖端进行氧化处理的温度为700度-1000度。
7.如权利要求6所述的闪存的制造方法，其特征在于，对所述控制栅层尖端进行氧化处理的时间为5s-120s。
8.如权利要求1所述的闪存的制造方法，其特征在于，在所述开口的侧壁上形成第一侧墙步骤包括：
在所述介质层上和所述开口的内壁上形成一氧化硅层；
刻蚀以去除所述介质层上和所述开口底壁的氧化硅层以形成所述第一侧墙。
9.如权利要求8所述的闪存的制造方法，其特征在于，所述氧化硅层的厚度为1000埃-1500埃。
10.如权利要求1所述的闪存的制造方法，其特征在于，对所述控制栅层尖端进行氧化处理之后，所述闪存的制造方法还包括：
在所述开口内的控制栅层的侧壁上形成第二侧墙；
以所述第二侧墙为掩膜刻蚀所述浮栅层；
形成遂穿氧化层及字线多晶硅层。
11.如权利要求1所述的闪存的制造方法，其特征在于，所述浮栅层和所述控制栅层之间形成有一隔离层。
12.如权利要求1所述的闪存的制造方法，其特征在于，所述介质层的材料包括氧化硅、氮化硅以及氮氧化硅中的一种或多种。
13.如权利要求1所述的闪存的制造方法，其特征在于，采用干法刻蚀工艺刻蚀所述介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710677510.6A CN107230678B (zh) | 2017-08-09 | 2017-08-09 | 闪存的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710677510.6A CN107230678B (zh) | 2017-08-09 | 2017-08-09 | 闪存的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107230678A CN107230678A (zh) | 2017-10-03 |
| CN107230678B true CN107230678B (zh) | 2020-04-10 |
Family
ID=59957889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710677510.6A Active CN107230678B (zh) | 2017-08-09 | 2017-08-09 | 闪存的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107230678B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429035A (zh) * | 2019-09-06 | 2019-11-08 | 上海华虹宏力半导体制造有限公司 | 闪存及闪存的制造方法 |
| CN111613618A (zh) * | 2020-05-26 | 2020-09-01 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制造方法 |
| CN112164655B (zh) * | 2020-09-29 | 2024-03-15 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制备方法 |
| CN112908859B (zh) * | 2021-03-24 | 2024-04-19 | 上海华虹宏力半导体制造有限公司 | 闪存存储器的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263064A (zh) * | 2010-05-28 | 2011-11-30 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件的形成方法 |
| CN102800679A (zh) * | 2012-08-22 | 2012-11-28 | 上海宏力半导体制造有限公司 | 闪存的存储单元的形成方法 |
| CN104465727A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 分离栅闪存结构的形成方法 |
| CN104934427A (zh) * | 2014-03-19 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 闪存单元及其制造方法 |
| CN106158613A (zh) * | 2015-04-15 | 2016-11-23 | 上海格易电子有限公司 | 一种提高浮栅器件电子保持性的方法及浮栅结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW365056B (en) * | 1997-10-13 | 1999-07-21 | United Microelectronics Corp | Flash memory cell structure with split-gate and manufacturing method thereof |
| US20030227047A1 (en) * | 2002-06-11 | 2003-12-11 | Cheng-Yuan Hsu | Split-gate flash memory structure and method of manufacture |
-
2017
- 2017-08-09 CN CN201710677510.6A patent/CN107230678B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263064A (zh) * | 2010-05-28 | 2011-11-30 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件的形成方法 |
| CN102800679A (zh) * | 2012-08-22 | 2012-11-28 | 上海宏力半导体制造有限公司 | 闪存的存储单元的形成方法 |
| CN104465727A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 分离栅闪存结构的形成方法 |
| CN104934427A (zh) * | 2014-03-19 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 闪存单元及其制造方法 |
| CN106158613A (zh) * | 2015-04-15 | 2016-11-23 | 上海格易电子有限公司 | 一种提高浮栅器件电子保持性的方法及浮栅结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107230678A (zh) | 2017-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107230678B (zh) | 闪存的制造方法 | |
| US9570453B2 (en) | Memory device | |
| JP6355139B2 (ja) | 自己整合された浮遊ゲートおよび制御ゲートを有するメモリ構造体および関連する方法 | |
| US6727144B2 (en) | Manufacturing method for semiconductor storage device | |
| JP2009027161A (ja) | フラッシュメモリ素子の製造方法 | |
| TWI647822B (zh) | 三維非揮發性記憶體及其製造方法 | |
| KR20090036832A (ko) | 비휘발성 메모리 소자 및 그의 제조 방법 | |
| US10424593B2 (en) | Three-dimensional non-volatile memory and manufacturing method thereof | |
| CN110767658A (zh) | 闪存器件的形成方法 | |
| US20140308807A1 (en) | Method for fabricating a semiconductor memory | |
| CN107437547B (zh) | 一种半导体器件的制作方法 | |
| CN107731730B (zh) | 半导体结构的形成方法 | |
| CN109903797B (zh) | 分栅快闪存储器的制造方法及分栅快闪存储器 | |
| US20090163013A1 (en) | Method for Forming Gate of Non-Volatile Memory Device | |
| US20140357072A1 (en) | Methods and structures for split gate memory | |
| US9466605B2 (en) | Manufacturing method of non-volatile memory | |
| CN112201660B (zh) | 闪存器件的形成方法 | |
| US20050130376A1 (en) | Method for manufacturing flash device | |
| CN113013175B (zh) | 一种sonos器件的制作方法 | |
| US11069694B2 (en) | Semiconductor structure and method for forming same | |
| CN111739890B (zh) | 半导体器件的制造方法 | |
| KR100932341B1 (ko) | 플래시 메모리 소자의 형성 방법 | |
| CN110071113B (zh) | 三维非易失性存储器及其制造方法 | |
| KR20100003833A (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR20080001272A (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |