CN110767658A - 闪存器件的形成方法 - Google Patents
闪存器件的形成方法 Download PDFInfo
- Publication number
- CN110767658A CN110767658A CN201911057262.0A CN201911057262A CN110767658A CN 110767658 A CN110767658 A CN 110767658A CN 201911057262 A CN201911057262 A CN 201911057262A CN 110767658 A CN110767658 A CN 110767658A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- semiconductor substrate
- flash memory
- memory device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000001039 wet etching Methods 0.000 claims abstract description 14
- 238000001312 dry etching Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- LVGUZGTVOIAKKC-UHFFFAOYSA-N 1,1,1,2-tetrafluoroethane Chemical compound FCC(F)(F)F LVGUZGTVOIAKKC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 107
- 230000008569 process Effects 0.000 description 14
- 230000015654 memory Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
在本发明提供的闪存器件的形成方法中，在所述栅极结构的侧面和顶面以及所述半导体衬底表面依次形成第一介质层、第二介质层和第三介质层，通过先去除所述栅极结构顶面和所述半导体衬底表面的所述第三介质层，将所述第二介质层暴露出来，再通过湿法刻蚀去除暴露出的所述第二介质层。湿法刻蚀的选择比较高，易于控制，能够仅去除暴露出的所述第二介质层；由此能够避免对所述半导体衬底的刻蚀损伤，提高器件的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种闪存器件的形成方法。
背景技术
NOR闪存(NOR flash)存储器因其具有功耗低、容量大、成本低等优点，并且与NAND闪存(NAND Flash)存储器相比可靠性更好，数据量较小时处理速度更快，同时具备芯片内执行能力，已经成为目前应用最为广泛的非易失性存储器之一。如今，NOR闪存已经由65nm节点的大规模量产阶段逐渐进入到50nm节点的研发与量产阶段。更小的技术节点会对NOR闪存的制备带来更大的工艺挑战。闪存器件包括侧墙，侧墙具有以下作用，保护侧墙内部的栅极结构，以及防止大剂量的源/漏(S/D)注入时由于过于接近而导致的源漏穿通。
在50nm的NOR闪存器件中，为了降低工艺复杂程度，在S/D注入时存储区和逻辑区器件的侧墙厚度应与65nm NOR闪存器件保持一致。由于相邻栅极间隙的减小，为了使后续在此间隙中的层间介质(ILD)填充完整，并且要保证接触的工艺窗口，侧墙的工艺流程需要进行调整。
在现有技术中，50nm NOR闪存器件中，为了保证S/D注入后ILD的顺利填充以及接触的工艺窗口，将侧墙结构中所含有的氧化层厚度减小。然而，这种工艺方案存在以下问题：由于侧墙氧化层厚度均较小，在侧墙形成后，后续的刻蚀工艺中，很难在停止层停止刻蚀，难以保证需要保留的侧墙厚度，同时很容易刻蚀到硅衬底上，造成半导体衬底的刻蚀损伤。因此，侧墙的刻蚀工艺难以达到预期的效果。此外，这一步的干法刻蚀会造成晶圆中心和晶圆边缘剩余氧化硅厚度的差异，影响随后的S/D注入，从而影响器件的性能。
发明内容
本发明的目的在于提供一种闪存器件的形成方法，以解决现有技术中的闪存器件的形成过程中对半导体衬底造成的刻蚀损伤问题。
为解决上述技术问题，本发明提供一种闪存器件的形成方法，所述方法包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构；
依次形成第一介质层、第二介质层和第三介质层，所述第二介质层与所述第一介质层和所述第三介质层的材料不同，所述第一介质层覆盖所述栅极结构的侧面和顶面以及所述半导体衬底表面；
去除所述栅极结构顶面和所述半导体衬底表面的所述第三介质层，暴露出所述第二介质层的部分；
通过湿法刻蚀去除暴露出的所述第二介质层。
可选的，在所述的闪存器件的形成方法中，所述湿法刻蚀所采用的溶液为磷酸。
可选的，在所述的闪存器件的形成方法中，所述第三介质层的厚度大于所述第一介质层的厚度。
可选的，在所述的闪存器件的形成方法中，所述第一介质层和所述第三介质层的材料相同。
可选的，在所述的闪存器件的形成方法中，所述第一介质层和所述第三介质层的材料均为氧化硅。
可选的，在所述的闪存器件的形成方法中，所述第二介质层的材料为氮化硅。
可选的，在所述的闪存器件的形成方法中，通过干法刻蚀去除所述栅极结构顶面和所述半导体衬底表面的第三介质层。
可选的，在所述的闪存器件的形成方法中，所述干法刻蚀的刻蚀气体为四氟甲烷、四氟乙烷、氟化硅和三氟化氮以及三氟甲烷中的一种或者组合。
可选的，在所述的闪存器件的形成方法中，所述栅极结构包括栅介质层和位于所述栅介质层上的栅极。
可选的，在所述的闪存器件的形成方法中，所述半导体衬底表面形成有一氧化层，所述栅极结构位于所述氧化层上。
在本发明提供的闪存器件的形成方法中，在所述栅极结构的侧面和顶面以及所述半导体衬底表面依次形成第一介质层、第二介质层和第三介质层，通过先去除所述栅极结构顶面和所述半导体衬底表面的所述第三介质层，将所述第二介质层暴露出来，再通过湿法刻蚀去除暴露出的所述第二介质层。湿法刻蚀的选择比较高，易于控制，能够仅去除暴露出的所述第二介质层；由此能够避免对所述半导体衬底的刻蚀损伤，以及能够提高器件的性能。
附图说明
图1是本发明实施例的闪存器件的形成方法的流程图；
图2-图4是本发明实施的闪存器件的形成方法中各步骤的所形成的结构的示意图；
其中，附图标记说明如下：
100-半导体衬底；101-氧化层；110栅极结构；120-第一介质层；130第二介质层；140第三介质层。
具体实施方式
以下结合附图和具体实施例对本发明提出的闪存器件的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
请参考图1，其是本发明实施例的闪存器件的形成方法的流程图。如图1所示，所述闪存器件的形成方法，包括：
步骤S1:提供半导体衬底，所述半导体衬底上形成有栅极结构；
步骤S2:依次形成第一介质层、第二介质层和第三介质层，所述第二介质层与所述第一介质层和所述第三介质层的材料不同，所述第一介质层覆盖所述栅极结构的侧面和顶面以及所述半导体衬底表面；
步骤S3:去除所述栅极结构顶面和所述半导体衬底表面的所述第三介质层，暴露出所述第二介质层的部分；
步骤S4:通过湿法刻蚀去除暴露出的所述第二介质层。
请参考图2，在步骤S1中，提供半导体衬底100，所述半导体衬底100的材料可以为单晶硅、多晶硅、非晶硅或绝缘体上硅等其中的一种，但不限于此。可以在所述半导体衬底表面形成一氧化层101，覆盖所述半导体衬底100的表面，以保护所述半导体衬底100，所述氧化层101可以是氧化硅层。所述半导体衬底100上形成有栅极结构110；在本申请实施例中，所述栅极结构110位于所述氧化层101上。具体的，所述栅极结构110包括栅介质层和位于所述栅介质层上的栅极，其中，所述栅介质层的材质可以为氧化硅；所述栅极的材质可以为多晶硅，但不限于多晶硅，也可以为本领域技术人员公知的其他可用作栅极的材料，例如金属等。
在步骤S2中，可以通过沉积的方法在所述栅极结构110的顶面和侧面以及半导体衬底表面100依次形成第一介质层120、第二介质层130和第三介质层140。其沉积方法，例如可以为化学气相沉积(CVD)。可以理解的是，所述第一介质层120覆所述栅极结构110的侧面和顶面以及所述半导体衬底100表面，所述第二介质层130覆盖所述第一介质层120，所述第三介质层140覆盖所述第二介质层130。所述第一介质层120、第二介质层130和第三介质层140的形成是为了避免在后续的源/漏(S/D)注入工艺中，大剂量的源/漏(S/D)注入而导致的源/漏(S/D)穿通，从而对所述栅极结构110造成损伤。
在本发明提供的实施例中，所述第二介质层130与所述第一介质层120和所述第三介质层140的材料不同。所述第一介质层120和所述第三介质层140的材料相同，是为了形成较厚的介质层，从而保护所述栅极结构110以及在后续的刻蚀工艺中保护所述半导体衬底100。在本发明的实施例中，优选的，所述第一介质层120和所述第三介质层140的材料为氧化硅，所述第二介质层130的材料为氮化硅，即，所述第一介质层120、所述第二介质层130和所述第三介质层是ONO结构层。在本发明提供的实施例中，优选的，所述第三介质层的厚度大于所述第一介质层的厚度，例如，所述第一介质层120的厚度范围可以是50～100埃，所述第二介质层130的厚度范围可以是250～350埃，所述第三介质层的厚度可以是250～350埃。以在所述半导体衬底100上形成有多个栅极结构时，增加相邻的栅极结构与栅极结构之间的间隙，从而保证后续工艺中层间介质(ILD)的填充。
请参考图3，在步骤S3中，通过干法刻蚀去除所述栅极结构110顶面和所述半导体衬底100表面的所述第三介质层140，暴露出所述第二介质层130的部分。在本发明的实施例中，所述干法刻蚀的刻蚀气体为四氟甲烷、四氟乙烷、氟化硅和三氟化氮以及三氟甲烷中的一种或者组合。具体的，所述干法刻蚀的停止层为所述第二介质层130，所述干法刻蚀在刻蚀时存在一定的过刻蚀，在刻蚀所述第一介质层120时会因过刻蚀而刻蚀掉部分所述第二介质层130。将所述干法刻蚀的停止层设在所述第二介质层120，从而保证在所述干法刻蚀后，所述第二介质层120的厚度，即在完成干法刻蚀后，所述半导体衬底100上还覆盖有所述第一介质层120和部分所述第二介质层130。由此，能够避免所述干法刻蚀对所述半导体衬底100的刻蚀损伤。
请参考图4，在步骤S4中，通过湿法刻蚀去除暴露出的所述第二介质层130，所述湿法刻蚀具有较高的选择比，易于控制，能够仅去除暴露出的所述第二介质层130，避免过刻蚀对所述半导体衬底100造成损伤。优选的，所述湿法刻蚀所采用的溶液为磷酸，通过磷酸刻蚀所述第二介质层130能够形成较高的刻蚀比，由此能够使得在刻蚀过程中仅去除需要刻蚀的部分，从而避免过刻蚀。进一步的，在去除暴露出的所述第二介质层130后，所述半导体衬底100上还覆盖有第一介质层120，所述第一介质层120能够保护所述半导体衬底100，以避免在刻蚀过程中湿法刻蚀的刻蚀溶液渗透到所述半导体衬底100对所述半导体衬底100造成的损伤。更进一步的，所述湿法刻蚀的刻蚀均一性较好，能够避免在刻蚀后，所述半导体衬底100上的所述第一介质层120的厚度差异。
综上所述，在本发明提供的闪存器件的形成方法中，在所述栅极结构的侧面和顶面以及所述半导体衬底表面依次形成第一介质层、第二介质层和第三介质层，通过先去除所述栅极结构顶面和所述半导体衬底表面的所述第三介质层，将所述第二介质层暴露出来，再通过湿法刻蚀去除暴露出的所述第二介质层。湿法刻蚀的选择比较高，易于控制，能够仅去除暴露出的所述第二介质层；由此能够避免对所述半导体衬底的刻蚀损伤，提高器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种闪存器件的形成方法，其特征在于，所述闪存器件的形成方法包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构；
依次形成第一介质层、第二介质层和第三介质层，所述第二介质层与所述第一介质层和所述第三介质层的材料不同，所述第一介质层覆盖所述栅极结构的侧面和顶面以及所述半导体衬底表面；
去除所述栅极结构顶面和所述半导体衬底表面的所述第三介质层，暴露出所述第二介质层的部分；
通过湿法刻蚀去除暴露出的所述第二介质层。
2.如权利要求1所述的闪存器件的形成方法，其特征在于，所述湿法刻蚀所采用的溶液为磷酸。
3.如权利要求1所述的闪存器件的形成方法，其特征在于，所述第三介质层的厚度大于所述第一介质层的厚度。
4.如权利要求1所述的闪存器件的形成方法，其特征在于，所述第一介质层和所述第三介质层的材料相同。
5.如权利要求4所述的闪存器件的形成方法，其特征在于，所述第一介质层和所述第三介质层的材料均为氧化硅。
6.如权利要求1所述的闪存器件的形成方法，其特征在于，所述第二介质层的材料为氮化硅。
7.如权利要求1所述的闪存器件的形成方法，其特征在于，通过干法刻蚀去除所述栅极结构顶面和所述半导体衬底表面的第三介质层。
8.如权利要求7所述的闪存器件的形成方法，其特征在于，所述干法刻蚀的刻蚀气体为四氟甲烷、四氟乙烷、氟化硅和三氟化氮以及三氟甲烷中的一种或者组合。
9.如权利要求1所述的闪存器件的形成方法，其特征在于，所述栅极结构包括栅介质层和位于所述栅介质层上的栅极。
10.如权利要求1所述的闪存器件的形成方法，其特征在于，所述半导体衬底表面形成有一氧化层，所述栅极结构位于所述氧化层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911057262.0A CN110767658A (zh) | 2019-10-30 | 2019-10-30 | 闪存器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911057262.0A CN110767658A (zh) | 2019-10-30 | 2019-10-30 | 闪存器件的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110767658A true CN110767658A (zh) | 2020-02-07 |
Family
ID=69335066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911057262.0A Pending CN110767658A (zh) | 2019-10-30 | 2019-10-30 | 闪存器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110767658A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112071755A (zh) * | 2020-09-17 | 2020-12-11 | 长江存储科技有限责任公司 | 刻蚀方法及三维存储器的制作方法 |
| CN114551224A (zh) * | 2022-04-28 | 2022-05-27 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244369A (ja) * | 1993-02-19 | 1994-09-02 | Sony Corp | Ｃｍｏｓトランジスタおよびそのゲート電極との接続孔とその製造方法 |
| CN101911263A (zh) * | 2008-01-04 | 2010-12-08 | 美光科技公司 | 蚀刻高纵横比接触的方法 |
| CN102403218A (zh) * | 2010-09-09 | 2012-04-04 | 上海华虹Nec电子有限公司 | 接触孔的刻蚀方法 |
| CN103177955A (zh) * | 2013-02-20 | 2013-06-26 | 上海华力微电子有限公司 | 一种实现可剥离侧壁的制程方法 |
| CN104916578A (zh) * | 2014-03-12 | 2015-09-16 | 台湾积体电路制造股份有限公司 | 用于beol工艺的气隙方案 |
| CN106206748A (zh) * | 2016-08-29 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | Sonos器件及其制造方法 |
| CN108198817A (zh) * | 2012-09-04 | 2018-06-22 | 瑞萨电子株式会社 | 用于制造半导体器件的方法 |
| US20180286881A1 (en) * | 2017-03-30 | 2018-10-04 | Renesas Electronics Corporation | Semiconductor device and a manufacturing method thereof |
| CN109103197A (zh) * | 2017-06-20 | 2018-12-28 | 台湾积体电路制造股份有限公司 | 制造半导体器件的方法和半导体器件 |
| US20190035800A1 (en) * | 2017-07-25 | 2019-01-31 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
-
2019
- 2019-10-30 CN CN201911057262.0A patent/CN110767658A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244369A (ja) * | 1993-02-19 | 1994-09-02 | Sony Corp | Ｃｍｏｓトランジスタおよびそのゲート電極との接続孔とその製造方法 |
| CN101911263A (zh) * | 2008-01-04 | 2010-12-08 | 美光科技公司 | 蚀刻高纵横比接触的方法 |
| CN102403218A (zh) * | 2010-09-09 | 2012-04-04 | 上海华虹Nec电子有限公司 | 接触孔的刻蚀方法 |
| CN108198817A (zh) * | 2012-09-04 | 2018-06-22 | 瑞萨电子株式会社 | 用于制造半导体器件的方法 |
| CN103177955A (zh) * | 2013-02-20 | 2013-06-26 | 上海华力微电子有限公司 | 一种实现可剥离侧壁的制程方法 |
| CN104916578A (zh) * | 2014-03-12 | 2015-09-16 | 台湾积体电路制造股份有限公司 | 用于beol工艺的气隙方案 |
| CN106206748A (zh) * | 2016-08-29 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | Sonos器件及其制造方法 |
| US20180286881A1 (en) * | 2017-03-30 | 2018-10-04 | Renesas Electronics Corporation | Semiconductor device and a manufacturing method thereof |
| CN109103197A (zh) * | 2017-06-20 | 2018-12-28 | 台湾积体电路制造股份有限公司 | 制造半导体器件的方法和半导体器件 |
| US20190035800A1 (en) * | 2017-07-25 | 2019-01-31 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| 麦克尔夸克, 电子工业出版社 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112071755A (zh) * | 2020-09-17 | 2020-12-11 | 长江存储科技有限责任公司 | 刻蚀方法及三维存储器的制作方法 |
| CN112071755B (zh) * | 2020-09-17 | 2024-04-23 | 长江存储科技有限责任公司 | 刻蚀方法及三维存储器的制作方法 |
| CN114551224A (zh) * | 2022-04-28 | 2022-05-27 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
| CN114551224B (zh) * | 2022-04-28 | 2022-08-02 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104752363A (zh) | 快闪存储器的形成方法 | |
| JP6355139B2 (ja) | 自己整合された浮遊ゲートおよび制御ゲートを有するメモリ構造体および関連する方法 | |
| US9111871B2 (en) | Semiconductor structure and method for forming the same | |
| CN106952922B (zh) | 一种半导体器件的制造方法 | |
| US20210074829A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN109378314B (zh) | 一种闪存器件的制造方法 | |
| CN106206598A (zh) | 分栅式闪存器件制造方法 | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| CN110767658A (zh) | 闪存器件的形成方法 | |
| US20210126087A1 (en) | Semiconductor structure and fabrication method thereof | |
| US10424593B2 (en) | Three-dimensional non-volatile memory and manufacturing method thereof | |
| CN108807377B (zh) | 半导体器件及其形成方法 | |
| US11437281B2 (en) | Method for manufacturing semiconductor device and semiconductor device thereby formed | |
| CN107045981B (zh) | 半导体结构的形成方法 | |
| CN109659237B (zh) | 闪存器件的形成方法 | |
| US20070004099A1 (en) | NAND flash memory device and method of manufacturing the same | |
| US20080044981A1 (en) | Trench Isolation Methods, Methods of Forming Gate Structures Using the Trench Isolation Methods and Methods of Fabricating Non-Volatile Memory Devices Using the Trench Isolation Methods | |
| CN105826364A (zh) | 晶体管及其形成方法 | |
| CN116075154A (zh) | 半导体器件的制造方法以及存储器的制造方法 | |
| US20070052003A1 (en) | Method for producing a memory with high coupling ratio | |
| CN113078099B (zh) | Nand闪存器件及其形成方法 | |
| KR20040070650A (ko) | 비휘발성 메모리 장치 제조 방법 | |
| CN113013175B (zh) | 一种sonos器件的制作方法 | |
| CN116056445B (zh) | 半导体结构及其制作方法 | |
| US11069694B2 (en) | Semiconductor structure and method for forming same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200207 |