CN107221519B - 一种***级封装模块 - Google Patents

一种***级封装模块 Download PDF

Info

Publication number
CN107221519B
CN107221519B CN201710370954.5A CN201710370954A CN107221519B CN 107221519 B CN107221519 B CN 107221519B CN 201710370954 A CN201710370954 A CN 201710370954A CN 107221519 B CN107221519 B CN 107221519B
Authority
CN
China
Prior art keywords
substrate
semiconductor device
lead frame
metal frame
magnetic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710370954.5A
Other languages
English (en)
Other versions
CN107221519A (zh
Inventor
吴军辉
鲍宽明
潘伟健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Digital Power Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710370954.5A priority Critical patent/CN107221519B/zh
Publication of CN107221519A publication Critical patent/CN107221519A/zh
Application granted granted Critical
Publication of CN107221519B publication Critical patent/CN107221519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明实施例公开了一种***级封装模块，包括基板、半导体器件、金属框及磁性器件，半导体器件贴装于基板，基板、半导体器件及金属框均封装于封装体中；在基板的厚度方向上，金属框及半导体器件均位于基板与磁性器件之间；金属框具有裸露在封装体外的焊接面，磁性器件位于封装体外，且焊接于焊接面。半导体器件与磁性器件沿基板的厚度方向排布，仅增加封装模块整体的高度，减小了封装模块整体的占板面积；磁性器件堆叠在封装体外，可以减小封装体的尺寸，降低封装成本；金属框可以实现磁性器件与封装体内部结构的电气互联，方便磁性器件的电气互联；同时金属框的焊接面裸露在封装体外，加强散热。

Description

一种***级封装模块
技术领域
本发明涉及高密度功率***封装技术，尤其涉及应用在高密光收发组件中的一种***级封装模块。
背景技术
在PSIP模块(高密度表贴功率***级封装，控制IC、MOSFET、电感电容等器件集成在同一封装中)设计领域，电感即磁性器件一直是小型化集成的难点，传统的方法是把电感平铺在有源器件周边。在对于高度没有限制，但对于板上面积缩小有强烈需求的场合，特别是100G容量光收发组件，迫切需要一种缩小PSIP占地面积的解决方案。
现有技术中，采用其引线框向上外延翻折，电感和引线框通过激光点焊，其框架设计难度提升、引线框成本过高，对注塑模具要求高，框架与电感之间只能通过激光电焊，长期可靠性无法保障。现有技术再一种技术方案中，磁性器件与半导体器件布置在同一平面，整个方案占板面积大，导致整个封装成本高。在又一种技术方案中，半导体器件放置在磁性器件上方，使得半导体器件散热不佳，连接线过长，引线电阻较大。
发明内容
本发明所要解决的技术问题在于，提供一种***级封装模块，能够减小整体占板面积，降低成本，提高散热能力。
为了解决上述技术问题，本发明的实施例提供了***级封装模块，包括基板、半导体器件、金属框及磁性器件，所述半导体器件贴装于所述基板，所述基板、所述半导体器件及所述金属框均封装于封装体中；在所述基板的厚度方向上，所述金属框及所述半导体器件均位于所述基板与所述磁性器件之间；所述金属框具有裸露在所述封装体外的焊接面，所述磁性器件位于所述封装体外，且焊接于所述焊接面。
在第一种可能的实现方式中，所述金属框包括至少两个引线框，所述引线框为折弯的凸台状，所述引线框包括两个支撑臂及连接臂，所述连接臂的两端分别与两所述支撑臂连接，且三者一体折弯成型；所述焊接面形成在所述连接臂上；两个所述支撑臂中，一所述支撑臂与所述基板或所述半导体器件电连接，另一所述支撑臂与所述基板固定连接。金属框易于加工成型。
结合第一种可能的实现方式，在第二种可能的实现方式中，所述引线框与所述基板连接呈梯形，所述连接臂的长度小于两个所述支撑臂与所述基板连接处之间的长度。以提高引线框的结构强度，且易于折弯成型。
结合第一种可能的实现方式，在第三种可能的实现方式中，所述连接臂平行于所述基板设置。以方便引线框与磁性器件之间的焊接。
结合第一种可能的实现方式，在第四种可能的实现方式中，其中一所述支撑臂呈倾斜状，其靠近基板的一端朝远离另一所述支撑臂的方向延伸形成连接片，所述连接片与所述基板或所述半导体器件贴合连接。
结合第四种可能的实现方式，在第五种可能的实现方式中，另一所述支撑臂沿所述基板的厚度方向设置，且相对倾斜状的支撑臂靠近所述封装体的侧表面。利用该支撑臂可以确定封装体的尺寸范围，以减小封装体的占板面积。
结合第一至第五任一种可能的实现方式，在第六种可能的实现方式中，所述至少两个引线框中包含第一引线框和第二引线框，所述第二引线框与所述基板电连接，所述第一引线框与所述半导体器件电连接。利用两个引线框，使得磁性器件可以与基板及半导体器件电气互联。
结合第六种可能的实现方式，在第七种可能的实现方式中，所述第二引线框的连接片与所述基板贴合连接，所述第一引线框的连接片与所述半导体器件的上表面贴合连接。可以提高半导体器件与第一引线框之间的连接强度，同时方便利于对半导体器件进行散热。
结合第六种可能的实现方式，在第八种可能的实现方式中，所述第一引线框和所述第二引线框分别位于所述半导体器件的两侧。可以更加稳固地将磁性器件支撑在半导体器件的上方
结合第一种可能的实现方式，在第九种可能的实现方式中，所述***级封装模块还包括封装在所述封装体内的电子元件，所述电子元件安装于所述基板，且位于所述引线框的两个所述支撑臂之间。电子元件封装在封装体内，可以以充分利用封装体内的空间，减小占板面积。
本发明提供的***级封装模块，半导体器件与磁性器件沿基板的厚度方向排布，仅增加封装模块整体的高度，减小了封装模块整体的占板面积；磁性器件堆叠在封装体外，可以减小封装体的尺寸，降低封装成本；金属框可以实现磁性器件与封装体内部结构的电气互联，方便磁性器件的电气互联；同时金属框的焊接面裸露在封装体外，加强散热；金属框易于加工，可以降低***电气连接的成本，同时金属框下方为中空结构，可以放置有源、无源器件，进一步减小***的占板面积。同时金属框的中空结构，有利于金属框与封装体的结合紧密，防止封装体的塑封内部发生分层；同时金属框的折叠结构，有利于减少磁性器件焊接时，磁性器件施加到半导体器件上的应力；同时金属框的折叠结构，有助于在金属框焊接面打磨过程中，减少施加到半导体器件上的应力。
附图说明
为了更清楚地说明本发明实施例或背景技术中的技术方案，下面将对本发明实施例或背景技术中所需要使用的附图进行说明。
图1是本发明优选实施例提供的***级封装模块的结构示意图。
具体实施方式
下面结合本发明实施例中的附图对本发明实施例进行描述。
参见图1，为本发明中优选实施例提供的一种***级封装模块，包括基板1、半导体器件2、金属框3及磁性器件4，半导体器件2贴装于基板1，基板1、半导体器件2及金属框3均封装于封装体5中。在基板1的厚度方向上，金属框3及半导体器件2均位于基板1与磁性器件4之间。金属框3具有裸露在封装体5外的焊接面30，磁性器件4位于封装体5外，且焊接于焊接面30。
磁性器件4可以为电感或变压器。半导体器件2与磁性器件4沿基板1的厚度方向排布，可以减小占用基板1的表面积，仅增加封装模块整体的高度，从而减小了封装模块整体的占板面积。磁性器件4堆叠在封装体5外，可以减小封装体5的尺寸，降低封装成本。金属框3可以实现磁性器件4与封装体5内部结构的电气互联，方便磁性器件4的电气互联；同时金属框3的焊接面30裸露在封装体5外，加强散热。
金属框3用于磁性器件4与实现***级封装模块内部的电导通，例如磁性器件4与半导体器件2之间的电气互联、磁性器件4与基板1之间的电气互联。
金属框3包括至少两个引线框31、32。本实施例中，金属框3包括两个引线框31、32，为了便于描述，两个引线框31、32分别为第一引线框31和第二引线框32。第一引线框31用于实现磁性器件4与半导体器件2之间的电气互联，第二金属框3用于实现磁性器件4与基板1之间的电气互联。
第一引线框31为折弯的凸台状，其包括两个支撑臂311、312及连接臂313，连接臂313的两端分别与两所述支撑臂311、312连接，且三者一体折弯成型，以便于加工成型第一引线框31。焊接面30形成在连接臂313上，磁性器件4可以与该连接臂313进行焊接。两个支撑臂311、312中，一支撑臂311与半导体器件2电连接，另一支撑臂312与基板1固定连接。将磁性器件4与连接臂313的焊接面30焊接后，即可实现与半导体器件2之间的电气互联。
利用凸台状的第一引线框31，可以将磁性器件4在基板1上支撑于一定高度中，从而使得半导体器件2与磁性器件4可以沿基板1的厚度方向排布。利用两个支撑臂311、312分别半导体器件2与基板1连接，可以提高金属框3与基板1、半导体器件2连接的结构强度，同时可以利于传导半导体器件2及基板1上的热量，提高散热性能。
第一引线框31与基板1连接呈梯形，所述连接臂313的长度小于两个所述支撑臂311、312与所述基板1连接处之间的长度。可以使得引线框31、32的顶部尺寸小于其底部尺寸，利用梯形结构可以提高第一引线框31的结构强度，同时便于利用金属片折弯成型，例如可以通过冲压形成凸台状的第一引线框31。第一引线框31呈现为梯形中空结构，可在中空结构下放置有源、无源器件。同时第一引线框31为中空结构，可以保证引线框内部被塑封料充分填充，保证金属框与塑封料的结合力。
所述连接臂313平行于所述基板1设置，可以使得连接臂313的上表面即焊接面30平行于基板1，从而方便与磁性器件4之间的焊接。连接臂313的一表面裸露在封装体5外，从而形成焊接面30。磁性器件4的金属脚可以焊接在该焊接面30上。连接臂313可以仅焊接面30裸露在封装体5外，也可以是连接臂313的部分或者整体突出于封装体5的上表面，形成凸台结构，可以方便第一连接臂313与磁性器件4之间的焊接。焊接面30平行于封装体5的上表面设置，从而利于第一引线框31与磁性器件4之间的焊接。
两支撑臂311、312中，其中一支撑臂311呈倾斜状，以使得第一引线框31为梯形。该支撑臂311靠近基板1的一端朝远离另一所述支撑臂312的方向延伸形成连接片314，连接片314与半导体器件2贴合连接。利用连接片314可以提高半导体器件2与第一引线框31之间的连接强度，同时方便利于对半导体器件2进行散热。同时连接片314与支撑臂311呈倾斜结构，有利于缓解从焊接面30传导来的外加应力，防止半导体器件2因为外部应力而产生破裂。
另一支撑臂312沿基板1的厚度方向设置，且相对倾斜状的支撑臂312靠近封装体5的侧表面。可以使得该支撑臂312位于靠近封装体5的外侧处，从而充分利用封装体5内的空间。该支撑臂312可以沿基板1的厚度方向设置，即使得支撑臂312垂直或者近似垂直固定于基板1。
第二引线框32与第一引线框31的结构形状大致相同，其不同之处在于，第二引线框32的支撑臂321与基板1固定连接，即第二引线框32的两个支撑臂321、322均与基板1连接。第二引线框32的两个支撑臂321、322中任意一个与基板1电连接即可，方便第二引线框32与基板1之间的连接。第二引线框32的连接臂323与磁性器件4焊接后，即可使得磁性器件4与基板1电气互联。第二引线框32的一支撑臂321呈倾斜状，其靠近基板1的一端朝向远离另一支撑臂322的方向延伸形成连接片324，该连接片324与基板1贴合连接。从而提高第二引线框32与基板1之间的连接强度。
所述第一引线框31和所述第二引线框32分别位于所述半导体器件2的两侧，可以更加稳固地将磁性器件4支撑在半导体器件2的上方。第一引线框31竖直设置的支撑臂312与第二引线框32竖直设置的支撑臂322分别封装体5两相对的侧面处，从而可以利用两个竖直设置的支撑臂312、322确定封装体5的大致尺寸，以使得封装体5的尺寸最小化。
***级封装模块还包括电子元件6，电子元件6设置在引线框31、32内。电子元件6可以为有源器件或者无源器件，例如控制IC、电容、MOSFET等等，这些电子元件6安装于基板1，以实现与基板1的电气连接，其设置在第一引线框31和/或第二引线框32内，位于引线框31、32的两个支撑臂311、312之间，可以充分利用引线框31、32所占用的基板1表面进行其他电子元件6的排布设置，以减小整个封装体5的体积，以及占板面积。
在上述实施方式中，金属框3包括两个引线框31、32，第一引线框31和第二引线框32，第一引线框31和第二引线框32分别与半导体器件2及基板1电气互联。当然，在其他实施方式中，引线框31、32的数目并不局限于此，其也可以为一个，或者三个以上，根据其上方磁性器件4的电气互联关系，可以将引线框31、32与基板1、或者半导体器件2、或者其他电子元件6电气连接。
本发明提供的***级封装模块，通过新的互联方式方便实现了磁性器件4与半导体器件2的堆叠，节约了封装模块的占板面积。通过金属框3实现了半导体器件2与磁性器件4的便捷电气互联。金属框3的引线框31、32可以预制成型，并在顶部形成用于焊接磁性器件4的焊接面30，即利用连接臂313、323形成磁性器件4的焊盘设计，缩短了封装模块的工艺流程。磁性器件4的焊盘即焊接面30裸露在封装体5外，利用金属框3可以用于散热，从而加强***级封装模块的散热性能。通过将磁性器件4堆叠在封装体5表面，减小了封装体5的尺寸，减小了封装成本。本发明提供的***级封装模块中，金属框3易于加工，可以降低***电气连接的成本，同时金属框3下方为中空结构，可以放置有源、无源器件，进一步减小***的占板面积。同时金属框3的中空结构，有利于金属框3与封装体5的塑封材料的结合紧密，防止封装体5的塑封内部发生分层；同时金属框3的折叠结构，有利于减少磁性器件4焊接时，磁性器件4施加到半导体器件2上的应力；同时金属框3的折叠结构，有助于在金属框3焊接面打磨过程中，减少施加到半导体器件2上的应力。

Claims (7)

1.一种***级封装模块，其特征在于，包括基板、半导体器件、金属框及磁性器件，所述半导体器件贴装于所述基板，所述基板、所述半导体器件及所述金属框均封装于封装体中；在所述基板的厚度方向上，所述金属框及所述半导体器件均位于所述基板与所述磁性器件之间；所述金属框具有裸露在所述封装体外的焊接面，所述磁性器件位于所述封装体外，且焊接于所述焊接面；
所述金属框包括至少两个引线框，所述引线框为折弯的凸台状，所述引线框包括两个支撑臂及连接臂，所述连接臂的两端分别与两所述支撑臂连接，且三者一体折弯成型；所述焊接面形成在所述连接臂上；两个所述支撑臂中，一所述支撑臂呈倾斜状，其靠近基板的一端朝远离另一所述支撑臂的方向延伸形成连接片，所述连接片与所述基板或所述半导体器件电连接，另一所述支撑臂沿所述基板的厚度方向设置，且相对倾斜状的支撑臂靠近所述封装体的侧表面与所述基板固定连接。
2.根据权利要求1所述的***级封装模块，其特征在于，所述引线框与所述基板连接呈梯形，所述连接臂的长度小于两个所述支撑臂与所述基板连接处之间的长度。
3.根据权利要求1所述的***级封装模块，其特征在于，所述连接臂平行于所述基板设置。
4.根据权利要求1－3任一项所述的***级封装模块，其特征在于，所述至少两个引线框中包含第一引线框和第二引线框，所述第二引线框与所述基板电连接，所述第一引线框与所述半导体器件电连接。
5.根据权利要求4所述的***级封装模块，其特征在于，所述第二引线框的连接片与所述基板贴合连接，所述第一引线框的连接片与所述半导体器件的上表面贴合连接。
6.根据权利要求4所述的***级封装模块，其特征在于，所述第一引线框和所述第二引线框分别位于所述半导体器件的两侧。
7.根据权利要求1所述的***级封装模块，其特征在于，所述***级封装模块还包括封装在所述封装体内的电子元件，所述电子元件安装于所述基板，且位于所述引线框的两个所述支撑臂之间。
CN201710370954.5A 2017-05-23 2017-05-23 一种***级封装模块 Active CN107221519B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710370954.5A CN107221519B (zh) 2017-05-23 2017-05-23 一种***级封装模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710370954.5A CN107221519B (zh) 2017-05-23 2017-05-23 一种***级封装模块

Publications (2)

Publication Number Publication Date
CN107221519A CN107221519A (zh) 2017-09-29
CN107221519B true CN107221519B (zh) 2019-12-24

Family

ID=59945389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710370954.5A Active CN107221519B (zh) 2017-05-23 2017-05-23 一种***级封装模块

Country Status (1)

Country Link
CN (1) CN107221519B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116631989A (zh) 2019-06-14 2023-08-22 华为数字能源技术有限公司 一种封装模块及金属板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093695B2 (en) * 2009-09-04 2012-01-10 International Rectifier Corporation Direct contact leadless flip chip package for high current devices
US20120098090A1 (en) * 2010-10-22 2012-04-26 Intersil Americas Inc. High-efficiency power converters with integrated capacitors
US9000576B2 (en) * 2011-04-22 2015-04-07 Cyntec Co., Ltd. Package structure and manufacturing method thereof
US8916474B2 (en) * 2013-02-18 2014-12-23 Infineon Technologies Ag Semiconductor modules and methods of formation thereof

Also Published As

Publication number Publication date
CN107221519A (zh) 2017-09-29

Similar Documents

Publication Publication Date Title
US10991681B2 (en) Three-dimensional package structure
US8338933B2 (en) Three-dimensional package structure
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
KR100445073B1 (ko) 듀얼 다이 패키지
EP3174185B1 (en) Power supply module and method for packaging power supply module
US8004070B1 (en) Wire-free chip module and method
US8063472B2 (en) Semiconductor package with stacked dice for a buck converter
US20200152372A1 (en) Supportable package device and package assembly
CN101840896B (zh) 一种倒装焊高散热球型阵列封装结构
CN107221519B (zh) 一种***级封装模块
JP2007081146A (ja) インダクタ付半導体装置
KR100422608B1 (ko) 적층칩패키지
KR20080067891A (ko) 멀티 칩 패키지
CN106601694B (zh) 堆叠结构及其制造方法
KR101096440B1 (ko) 듀얼 다이 패키지
CN214378424U (zh) 智能功率级模块
CN212182316U (zh) 一种无载体的半导体叠层封装结构
CN218482223U (zh) 半导体封装结构
CN212113686U (zh) 一种封装结构
CN210866176U (zh) 封装结构
CN210429794U (zh) 一种半导体模块及封装结构
CN213692002U (zh) 一种设置有裸露锡球的ssd存储芯片封装结构
CN219085970U (zh) 芯片封装结构
CN217546009U (zh) 一种封装结构、滤波器及芯片模组
CN112510006A (zh) 一种半导体模块、封装结构及其焊接方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211115

Address after: 518043 No. 01, 39th floor, building a, antuoshan headquarters building, No. 33, antuoshan Sixth Road, Xiang'an community, Xiangmihu street, Futian District, Shenzhen, Guangdong Province

Patentee after: Huawei Digital Energy Technology Co., Ltd

Address before: 518129 Huawei headquarters office building, Bantian, Longgang District, Shenzhen, Guangdong

Patentee before: Huawei Technology Co., Ltd