CN107210290B - 半桥式功率半导体模块及其制造方法 - Google Patents

半桥式功率半导体模块及其制造方法 Download PDF

Info

Publication number
CN107210290B
CN107210290B CN201580075987.6A CN201580075987A CN107210290B CN 107210290 B CN107210290 B CN 107210290B CN 201580075987 A CN201580075987 A CN 201580075987A CN 107210290 B CN107210290 B CN 107210290B
Authority
CN
China
Prior art keywords
power semiconductor
wiring conductor
semiconductor device
high side
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580075987.6A
Other languages
English (en)
Other versions
CN107210290A (zh
Inventor
谷本智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Arc
Original Assignee
Nissan Arc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Arc filed Critical Nissan Arc
Publication of CN107210290A publication Critical patent/CN107210290A/zh
Application granted granted Critical
Publication of CN107210290B publication Critical patent/CN107210290B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

半桥式功率半导体模块(1)具有绝缘配线基板(15)，该绝缘配线基板(15)包括正极配线导体(12H)、桥式配线导体(12B)、负极配线导体(21L)。在正极配线导体(12H)以及桥式配线导体(12B)上，高侧功率半导体装置(13HT)以及低侧功率半导体装置(13LT)的背面电极相接合。高侧功率半导体装置(13HT)以及低侧功率半导体装置(13LT)的表面电极经由连接单元(18BT、18LT)连接于桥式配线导体(12B)以及负极配线导体(21L)。流经正极配线导体(12H)以及桥式配线导体的主电流与流经连接单元(18BT)以及(18LT)的主电流处于邻接相反平行通过电流的关系。

Description

半桥式功率半导体模块及其制造方法
技术领域
本发明涉及能够以不增大热阻为前提、显著地减少主电流的路径所产生的寄生电感的高密度半桥式功率半导体模块及其制造方法。
背景技术
广泛已知有如下的半桥式功率半导体模块(以下，有时简称为功率模块)，即，在一个封装内收纳有将两个功率半导体装置串联地连接，且以其连接中点为输出端子的半桥式(half bridge)电路(参照专利文献1以及2)。在专利文献1以及2中，采用使流经绝缘板的表面侧导体的主电流的朝向与流经绝缘板的背面侧导体的主电流的朝向为反向的“邻接相反平行通过电流”配置，减少了功率模块的寄生电感。
现有技术文献
专利文献
专利文献1：日本特开2002－112559号
专利文献2：日本特开2002－373971号
发明内容
然而，在专利文献1以及2的功率模块中，为了将内部产生的热量从绝缘板的背面侧进行散热，采用在背面侧导体的背面侧进一步设置前提绝缘基板的构造，因此存在功率模块的热阻增大的问题。该问题在冷却的方式为水冷的情况下更加严重。
本发明鉴于所述课题而完成，目的在于提供一种能够以不增大热阻为前提减少主电流的路径所产生的寄生电感的高密度半桥式功率半导体模块的构造及其制造方法。
本发明一方式的半桥式功率半导体模块具有绝缘配线基板，该绝缘配线基板包括在一张绝缘板上或该绝缘板的上方相互电绝缘地配置的正极配线导体、桥式配线导体、负极配线导体。在正极配线导体以及桥式配线导体上，高侧功率半导体装置以及低侧功率半导体装置的背面电极分别相接合。在桥式配线导体上接合有直立型桥式端子。直立型高侧端子位于高侧半导体装置与直立型桥式端子之间，并且接合于正极配线导体上。直立型低侧端子位于低侧半导体装置与直立型桥式端子之间，并且接合于负极配线导体上。至少直立型桥式端子与直立型高侧端子、直立型桥式端子与直立型低侧端子分别邻接平行配置。高侧功率半导体装置以及低侧功率半导体装置的表面电极经由高侧连接单元以及低侧连接单元连接于直立型桥式端子以及直立型低侧端子。
附图说明
图1A中的(a)是表示第一实施方式的半桥式功率半导体模块1的构造的俯视图，图1A中的(b)是沿着图1A中的(a)的A－A’剖切面的剖面图，图1A中的(c)是沿着图1A中的(a)的B－B’剖切面的剖面图。
图1B中的(a)是沿着图1A中的(a)的C－C’剖切面的剖面图，图1B中的(b)是半桥式功率半导体模块1的电路表现图。
图2中的(a)～图2中的(c)是分别说明图1的半桥式功率半导体模块1的制造方法的第一工序～第三工序的俯视图。
图3A中的(a)以及(b)表示图1的高侧功率半导体装置(开关)13HT接通时流过的主电流ILH，图3A中的(c)以及(d)表示流经图1的低侧功率半导体装置(开关)13LT的内置二极管的主电流(环流电流)ILL。
图3B中的(a)以及(b)表示图1的低侧功率半导体装置(开关)13LT接通时流过的主电流ILL，图3B中的(c)以及(d)表示流经图1的高侧功率半导体装置(开关)13HT的内置二极管的主电流(环流电流)ILH。
图4A中的(a)是表示第二实施方式的半桥式功率半导体模块2的构造的俯视图，图4A中的(b)是沿着图4A中的(a)的A－A’剖切面的剖面图，图4A中的(c)是沿着图4A中的(a)的B－B’剖切面的剖面图。
图4B中的(a)是沿着图4A中的(a)的C－C’剖切面的剖面图，图4B中的(b)是半桥式功率半导体模块2的电路表现图。
图5中的(a)是表示第三实施方式的半桥式功率半导体模块3的构造的俯视图，图5中的(b)是表示图5中的(a)的绝缘配线基板15的构造的俯视图，图5中的(c)是半桥式功率半导体模块3的电路表现图。
图6中的(a)表示图5的高侧功率半导体装置(开关)13HT接通时流过的主电流ILH，图6中的(b)表示流经图5的低侧功率半导体装置(二极管)13LT的主电流(环流电流)ILL，图6中的(c)表示图5的低侧功率半导体装置(开关)13LT接通时流过的主电流ILL，图6中的(d)表示流经图5的高侧功率半导体装置(二极管)13HD的主电流(环流电流)ILH。
图7中的(a)是表示第三实施方式的变形例的半桥式功率半导体模块3－1的构造的俯视图，图7中的(b)是表示图7中的(a)的绝缘配线基板15的构造的俯视图。
图8A中的(a)是表示第四实施方式的半桥式功率半导体模块4的构造的俯视图，图8A中的(b)是表示图8A中的(a)的绝缘配线基板15的构造的俯视图。
图8B中的(a)是沿着图8A中的(a)的A－A’剖切面的剖面图，图8B中的(b)是沿着图8A中的(a)的B－B’剖切面的剖面图，图8B中的(c)是沿着图8A中的(a)的C－C’剖切面的剖面图，图8B中的(d)是沿着图8A中的(a)的D－D’剖切面的剖面图。
图9中的(a)表示图8A的高侧功率半导体装置(开关)13HT接通时流过的主电流ILH，图9中的(b)表示流经图8A的低侧功率半导体装置(开关)13LT的内置二极管的主电流(环流电流)ILL，图9中的(c)表示图8A的低侧功率半导体装置(开关)13LT接通时流过的主电流ILH，图9中的(d)表示流经图8A的高侧功率半导体装置(开关)13HT的内置二极管的主电流(环流电流)ILH。
图10是表示比较例的半桥式功率模块1000的构造的主要部分剖面图。
具体实施方式
以下，参照多个附图说明实施方式及其变形例。但是，以下，虽然示意地说明半桥式功率半导体模块的构成，但在这些示意图中，为了容易理解，夸张地描绘了厚度与平面尺寸的关系及各层的厚度的比例等。此外，原则上对同一部件标注同一附图标记并省略再次的说明。
(第一实施方式)
参照图1A、图1B、图2，对第一实施方式的半桥式功率半导体模块1的构造进行说明。图1A中的(a)是俯视图，图1A中的(b)是沿着图1A中的(a)的A－A’剖切线的剖面图，图1A中的(c)是沿着图1A中的(a)的B－B’剖切线的剖面图，图1B中的(a)是沿着图1A中的(a)的C－C’剖切线的剖面图。图1B中的(b)是半桥式功率半导体模块1的电路表现图。图2中的(a)～(c)是表示半桥式功率半导体模块1的主要的制造工序的俯视图。
半桥式功率半导体模块1具备：具有层叠构造的绝缘配线基板15、相互电绝缘地配置于绝缘配线基板15的表面的高侧功率半导体装置(开关)13HT以及低侧功率半导体装置(开关)13LT、桥式端子14B、高侧端子14H、低侧端子14L、将高侧功率半导体装置(开关)13HT与桥式端子14B连接的高侧连接单元18BT、将桥式端子14B与低侧功率半导体装置(开关)13LT连接的低侧连接单元18LT。
高侧连接单元18BT以及低侧连接单元18LT的一个例子如图1所示那样为接合线，但也能够使用接合带或夹线等其他连接单元。这里，从尽可能减少电阻以及寄生电感的观点来看，只要不损坏加工上的限制、机械强度、长期抗疲劳性，连接单元18BT，18LT能以截面面积尽可能大，且表面积变大、对地高度变低、(接合线的情况下)根数变多的方式被最佳化。
[绝缘配线基板15]
绝缘配线基板15具备一张绝缘板16和相互电绝缘地配置于绝缘板16的表面的多个配线导体(12H、12B、12L、12HG、12HS、12LG、12LS)。多个配线导体中包含正极配线导体12H、桥式配线导体12B、负极配线导体12L、栅极信号配线导体(12HG、12LG)、源极信号配线导体(12HS、12LS)。这些各配线导体通过铜接合法或活性金属接合法等直接接合到绝缘板16的表面上。
图2中的(a)是绝缘配线基板15的俯视图。如图1A中的(a)以及图2中的(a)所示，负极配线导体12L在从绝缘板16的主面的法线方向观察时，隔着空隙被桥式配线导体12B包围。在负极配线导体12L接合有低侧端子14L。在正极配线导体12H与桥式配线导体12B的边界部(参照图2中的(a))，在各个区域设有彼此互相突起的凸部。在正极配线导体12H的凸部接合有高侧端子14H，在桥式配线导体12B的凸部接合有桥式端子14B。
如图2中的(a)所示，正极配线导体12H的凸部的深度(x)、该凸部前端与负极配线导体12L的水平距离(y)、负极配线导体12L的长度(z)是绝缘配线基板15的重要的设计参数。以所赋予的要件为基础，将x、y、z设计成合计值(x+y+z)达到最小。桥式端子14B配置于水平距离(y)的中点。另外，也可以是y＝0的设计。
出于防止功率模块的制造工序的中途引起的热应力所导致的基板弯曲的观点，期望的是绝缘配线基板15具备添附于的绝缘板16的背面的热应变缓和导体22。
绝缘板16由例如氮化硅(SiN)、氮化铝(AlN)、氧化铝等陶瓷板、或粘贴于底板的绝缘耐压性树脂片材构成。为了尽可能减少绝缘板16的热阻，期望的是将绝缘板16的厚度设定成满足绝缘耐压与机械强度、长期抗疲劳性的最小的厚度。例如，在要求1.2kV的瞬时耐压的情况下，绝缘板16的厚度为0.2～1.5mm的范围。具体而言，在SiN板的情况下，可以考虑机械强度同时实施大约0.31mm的薄厚。
所述的表面的各配线导体(12H、12B、12L、12HG、12HS、12LG、12LS)具有平板状的形状，例如由Cu或Al等金属板片构成，为了具有耐氧化性，期望将表面镀Ni。关于桥式端子14B、高侧端子14H、低侧端子14L，也期望将表面镀Ni。
[高侧功率半导体装置13HT以及低侧功率半导体装置13LT]
在第一实施方式中，如图1A中的(c)所示，高侧功率半导体装置13HT以及低侧功率半导体装置13LT分别是内置反向导通二极管的单极性型功率开关元件，例如MOSFET或接合FET等。高侧功率半导体装置13HT以及低侧功率半导体装置13LT分别具有输入用于切换表面电极与背面电极之间导通的状态(接通状态)和断开的状态(切断状态)的控制信号(栅极信号)的栅电极。
在高侧功率半导体装置13HT的表面形成有表面电极(源电极)，在背面形成有背面电极(漏电极)。背面电极利用焊锡等欧姆连接(以后，简略称为“连接”)于正极配线导体12H。另一方面，高侧功率半导体装置13HT的表面电极经由高侧连接单元18BT(例如，在图1A中是多个接合线)连接于桥式端子14B。
同样，在低侧功率半导体装置13LT也形成有表面电极(源电极)与背面电极(漏电极或者集电极)。背面电极利用焊锡等连接于桥式配线导体12B。另一方面，低侧功率半导体装置13LT的表面电极经由低侧连接单元18BT(例如，在图1A中是多个接合线)连接于低侧端子14L。
而且，配置于各半导体装置(13HT、13LT)表面的栅电极经由栅极信号连接单元18HG、18LG(在图1A中，作为一个例子是接合线)连接有栅极信号配线导体12HG、12LG(或者栅极信号端子14HG、14LG)。同样，各半导体装置(13HT、13LT)表面的源电极经由源极信号连接单元18HS、18LS(在图1中，作为一个例子是接合线)连接于源极信号配线导体12HS、12LS(或者源极信号端子14HS、14LS)。此外，作为栅极信号连接单元以及源极信号连接单元，除了接合线之外，能够使用接合带或夹线。
[桥式端子14B、高侧端子14H、低侧端子14L]
桥式端子14B、高侧端子14H、低侧端子14L、栅极信号端子14HG、14LG、源极信号端子14HS、14LS的各端子是从绝缘配线基板15的表面垂直立起的直立型端子。虽然重复，但参照图1A中的(b)、(c)以及图1B中的(a)的剖面图可知，各端子的主要部分剖面形成L字型。桥式端子14B连接于桥式配线导体12B，并从桥式配线导体12B直立。同样，高侧端子14H与低侧端子14L分别连接于正极配线导体12H、负极配线导体12L，并从正极配线导体12H、负极配线导体12L直立。桥式端子14B相当于“直立型桥式端子”，高侧端子14H相当于“直立型高侧端子”，低侧端子14L相当于“直立型低侧端子”，栅极信号端子14HG、14LG相当于“直立型栅极信号端子”，源极信号端子14HS、14LS相当于“直立型源极信号端子”。
高侧端子14H配置于高侧功率半导体装置13HT与桥式端子14B之间，相对于桥式端子14B邻接且平行地配置。低侧端子14L配置于低侧功率半导体装置13LT与桥式端子14B之间，相对于桥式端子14B邻接且平行地配置。在高侧端子14H与桥式端子14B之间、桥式端子14B与低侧端子14L之间，出于防止放电与防止接触的观点，期望的是夹持绝缘部件(未图示)。
如图2中的(c)所示，高侧功率半导体装置13HT与高侧端子14H的距离(h)、低侧功率半导体装置13LT与低侧端子14L的距离(l)是规定半桥式功率半导体模块1的大小、寄生电感的大小、散热性能、组装容易性的重要的设计参数。为了使图2中的(c)的构造成立，至少必须为h＞x并且l＞z。为了减少高侧区域的寄生电感与低侧区域的寄生电感的失衡，期望的是h＝l。另外，为了减小寄生电感与模块尺寸，只要其他设计要件允许，期望的是距离(h)以及距离(l)尽可能小。
如图1(d)所示，栅极信号端子14HG与源极信号端子14HS是连接于绝缘配线基板15表面的栅极信号配线导体12HG、源极信号配线导体12HS、并从该配线导体直立的平板状的直立型端子。栅极信号端子14LG与源极信号端子14LS是连接于绝栅极信号配线导体12LG、源极信号配线导体12LS、并从该配线导体直立的平板状的直立型端子。栅极信号端子(14HG、14LG)相对于成对的源极信号端子(14LG、14LS)分别邻接且平行地配置。该配置起到减少栅极信号线路的寄生电感的期望效果。
在本实施方式中，设想高侧功率半导体装置13HT以及低侧功率半导体装置13LT以排他性地接通的方式控制。但是，可以使高侧功率半导体装置13HT与低侧功率半导体装置13LT同时接通(接地)。
[半桥式功率半导体模块1的制造方法]
接下来，使用图2中的(a)～图2中的(c)，对图1A以及图1B的半桥式功率半导体模块1的制造方法的一个例子进行说明。
在第一工序中，如图2中的(a)所示，准备表面具备正极配线导体12H、桥式配线导体12B、负极配线导体12L、栅极信号配线导体(12HG、12LG)以及源极信号配线导体(12HS、12LS)且背面具备热应变缓和导体22(未图示)的绝缘配线基板15，虽然省略图示，还准备各直立型端子(14H、14B、14L、14HG、14HS、14LG、14LS)，并利用丙酮、异丙醇等有机溶剂充分地进行清洗。此外，关于这种绝缘配线基板15、各直立型端子，只要向陶瓷基板制造厂、金属板加工制造厂发送附图来订购就能够得到。
接着，在第二工序中，如图2中的(b)所示，使用银钎料(例如Ag－24％Cu－15％In合金等)与减压高温接合装置，将各直立型端子(14H、14B、14L、14HG、14HS、14LS、14LS)接合于绝缘配线基板15的表面配线导体12H、12B、12L、14HG、14HS、14LG、14LS的规定的位置。此时，为了对各直立型端子进行准确的定位，期望的是使用由碳等制作的定位夹具。接合方法并不限定于银钎焊。也能够应用使用了锡焊或导电性粘合剂的接合、使用了Ag或Cu等亚微米导体粒子的接合、激光焊接、固相(或者液相)扩散接合等。
接着，在第三工序中，如图2中的(c)所示，使用减压回流装置，将充分清洗后的各功率半导体装置(13HT、13LT)芯片锡焊于正极配线导体12H、桥式配线导体12B的规定的位置。此时，为了对各功率半导体装置(13HT、13LT)芯片进行准确的定位，期望的是使用由碳等制作的定位夹具。接合的方法并不限定于锡焊，也能够应用使用了导电性粘合剂的接合、使用了Ag或Cu等亚微米导体粒子的接合、固相(或者液相)扩散接合等。期望的是接合的工序温度比功率半导体装置(13HT、13LT)的耐热温度以及在所述第二工序中使用的接合材料的耐热温度低30℃以上的材料。
最后，在第四工序中，使用线接合装置，利用作为表面接合单元一个例子的接合线(18BT、18HG、18HS、18LT、18LG、18LS)，将各功率半导体装置(13HT、13LT)的表面电极(源电极、栅电极)与各配线导体(12B、12L、12HG、12HS、12LG、12LS)连接。并不局限于接合线，也可以使用接合带或夹线等其他表面连接单元。这样，完成图1A所示的半桥式功率半导体模块1。
作为第一实施方式的制造方法的一变形例(第一变形例)，能够使用相同的接合材料同时实施第二工序的各直立型端子(14H、14B、14L、14HG、14HS、14LG、14LS)的接合与第三工序的各功率半导体装置(13HT、13LT)芯片的接合。在该情况下，产生了制造工序被缩短、制造成本减少这一优点。接合的工序温度以功率半导体装置(13HT、13LT)的耐热温度为上限。
作为第一实施方式的制造方法的其他变形例(第二变形例)，也能够附加如下工序：在第二工序(图2中的(b))与第三工序(图2中的(c))之间，对接合了各直立型端子的绝缘配线基板15进行非电解镀Ni处理，在各配线导体(12B、12L、12HG、12HS、12LG、12LS)的表面与各直立型端子(14H、14B、14L、14HG、14HS、14LS、14LS)的表面上覆盖镀Ni。
[比较例]
接下来，参照图10所示的比较例，对通过图1A的半桥式功率半导体模块1获得的作用以及效果进行说明。
通过使用了碳化硅(SiC)或氮化镓(GaN)的宽带隙半导体的功率半导体装置(MOSFET、JFET、SBD等)或超接合构造的功率Si－MOSFET的出现，近来，在600V～1.7kV的高电压区域中，积极进行着高速开关进行驱动的下一代电力转换器(逆变器或变换器)的开发。能够进行高速开关驱动是因为，这些功率半导体装置是在高电压区域下进行单极性动作的器件。
高速开关驱动的第一优点在于，减少功率半导体装置的开关损耗，提高转换效率，但是不降低转换效率地提高开关频率(或者载波频率)这一第二优点在实用上更重要。这是由于，如果提高开关频率，则耦合电容或扼流圈等大型无源部件的体积变小，其引起电力转换器的尺寸或价格的降低。
然而，作为马达及感应器、变压器等对较大的电感性的负荷进行控制的电力转换器的主电路，广泛使用在1个封装内收纳一个或者多个半桥式(功率)电路的功率模块。若极其简单地说明该半桥式(功率)电路，则是将两个功率半导体装置芯片在正向上串联连接、且以其连接中点为输出端子的电路。
然而，若以高速使该半桥式(功率)电路开关，则有时会产生以下这种问题。
(1)在将接通的功率半导体装置断开的瞬间，产生较大的浪涌电压(或者跳跃电压)，开关损耗增大。
(2)由于该浪涌电压而破坏功率半导体装置。
(3)为了避免该威胁，当采用更高耐压规格的功率半导体装置时，导通损耗增大，而且，制造成本也增大。
所述问题的原因是在主电流(负荷电流)的流动的模块配线路径产生的寄生电感(自感)Ls与快速的电流变化(di/dt)的干扰所引起的反电动势(＝－Ls×di/dt)。
作为减少配线的寄生电感的方法，具有如下电磁学的方法：使用向邻接的往复配线上流过相反方向的电流而产生的相互传导效应，来抵消寄生电感方法(参照专利文献1以及2)。即如下方法：，在表面上形成有桥式电路的绝缘配线基板的背面，设置与高侧电位或者低侧电位的任一项相同电位的平行配线板，在平行配线板流过与表面的主电流反方向的主电流，形成“邻接相反平行通过电流”。
图10是将该电磁学的方法应用于半桥式功率模块1000内部的寄生电感减少的比较例的主要部分剖面图。半桥式功率模块1000使用了2层绝缘板3层导体板构造的绝缘配线基板115。即，绝缘配线基板115具备第一绝缘板116与第二绝缘板121，在第一绝缘板116的表面设有表面配线导体(112H、112B、112L1、112L2)，在第一绝缘板116与第二绝缘板121之间设有中间配线导体117L，在第二绝缘板121的背面设有热应变缓和导体122。在贯通第一绝缘板116的开口埋入有连接导体(120L1、120L2)。连接导体120L1将表面配线导体112L1与中间配线导体117L连接，连接导体120L2将表面配线导体112L2与中间配线导体117L连接。
高侧端子114H设于表面配线导体112H，低侧端子114L设于表面配线导体112L1，桥式端子114B设于表面配线导体112B。
高侧功率半导体装置(开关元件)113HT的背面电极(漏电极)接合于表面配线导体112H，低侧功率半导体装置(开关元件)113LT的背面电极(漏电极)接合于表面配线导体112B。高侧功率半导体装置113HT的表面电极经由接合线118B连接于表面配线导体112B。低侧功率半导体装置113LT的表面电极经由接合线118L连接于表面配线导体112L2。
但是，在图10的功率模块1000的构造中，在第一绝缘板116与热应力缓和导体122的之间***有中间配线导体117L与第二绝缘板121。由此，若与如今广泛使用的、在单层绝缘板的两面粘贴有导体板的单纯的绝缘基板进行比较，绝缘配线基板115的热阻增大。因此，存在功率半导体装置(113HT、113LT)的散热性变差、接合温度变高这一问题。相比于中间配线导体117L，第二绝缘板121给热阻带来的影响程度更大。这是因为第二绝缘板121的热传导度明显较低的缘故。
[第一实施方式的作用效果]
分别流经正极配线导体12H以及高侧连接单元(在图1A中是多个接合线)18BT的主电流的大小相等、方向相反、且分散而邻接平行。另外，分别流经桥式配线导体12B以及多个接合线18LT的主电流的大小相等、方向相反、且分散而邻接平行。
桥式端子14B与高侧端子14H、桥式端子14B与低侧端子14L相互邻接而平行地配置。分别流经高侧端子14H以及桥式端子14B的主电流的大小相等、方向相反、且分散而邻接平行地流动。分别流经低侧端子17L以及桥式端子14B的主电流的大小相等、方向相反、且分散而邻接平行地流动。
而且，流经正极配线导体12H的主电流的朝向与流经高侧端子14H的主电流的朝向成大致直角。流经负极配线导体21L的主电流的朝向与流经低侧端子17L的主电流的朝向成大致直角。
通过形成这种主电流的朝向，图1A的半桥式功率半导体模块1能够实现与图10的半桥式功率模块1000同等或者更低的寄生电感。
而且，由于图1A的半桥式功率半导体模块1具备单层的绝缘板16，在实现与图10的半桥式功率模块1000同等或者更低的寄生电感的同时，能够实现与使用了具备单层的绝缘板的绝缘配线基板的以往半桥式功率半导体模块同等的热阻(绝缘配线基板的热阻)。
这里，详细地说明第一实施方式的半桥式功率半导体模块1能够实现与以往的半桥式功率半导体模块同等的热阻的理由。一般来说，在功率半导体装置中产生的焦耳热的大部分朝向与绝缘配线基板的下部结合的散热器垂直地传输。构成该传输路径的部件的热阻的总和是绝缘配线基板的热阻。
参照图1A中的(b)的剖面构造即可知，第一实施方式的半桥式功率半导体模块1具有与以往的半桥式功率半导体模块相同的垂直构造。换句话说，使用了具备单层的绝缘板16的绝缘配线基板15。由此，能够说第一实施方式的绝缘配线基板15的热阻与以往的绝缘配线基板的热阻相同。若将配线导体(12H、12B)的热阻设为Rth＿C1，将绝缘板16的热阻设为Rth＿I1，将热应变缓和导体22的热阻设为Rth＿C2，则绝缘配线基板15的热阻Rth＿sub成为它们的串联连接电阻。
Rth－sub＝Rth＿C1+Rth＿I1+Rth＿C2····(1)
式(1)所示的绝缘配线基板的热阻Rth＿sub与使用了具备单层的绝缘板的绝缘配线基板的以往的半桥式功率半导体模块相同。
与此相对，比较例(图10)的热阻Rth＿sub能够由式(2)表示。Rth＿Cm、Rth＿I2分别是中间配线导体117L与第二绝缘板121的热阻。
Rth－sub＝Rth＿C1+Rth＿I1+(Rth＿Cm+Rth＿I2)+Rth＿C2····(2)
若比较式(1)与式(2)则可知，可以说第一实施方式的半桥式功率半导体模块1的热阻与比较例(图10)相比，仅减少了中间配线导体117L与第二绝缘板121的热阻(Rth＿Cm+Rth＿I2)。由此，也可从数学式中理解到具备优异的热性能这一点。
接着，使用图3A以及图3B，说明第一实施方式的半桥式功率半导体模块1能够实现与比较例(图10)同等或者更低分寄生电感的三个理由。
首先，第一理由如下所述。如图3A中的(a)以及(b)所示，例如，在高侧功率半导体装置13HT接通时，在半桥式功率半导体模块1中流过箭头以及虚线所示的主电流ILH。主电流ILH从高侧端子14H进入模块，流经正极配线导体12H，在高侧功率半导体装置13HT折回，经由高侧连接单元(多个接合线)18BT，从桥式端子14B向模块外流出。这样，在高侧功率半导体装置13H接通时，在包含主电流端子14H、14B的几乎全部的地点，大小相同且方向相反的主电流ILH扩散，并在邻接位置相反平行循环。即，可以说在主电流的流路的几乎整个区域实现了主电流(ILL)的“邻接相反平行通过电流”的构成。由此，能够在电磁学上理想地减少高侧功率半导体装置13HT接通时流过的主电流的流路所产生的寄生电感Ls。
图3A中的(c)以及(d)所示的主电流ILL示出了内置于低侧功率半导体装置(开关)13LT的二极管反向导通时流过的主电流(环流电流)，图3B中的(a)以及(b)所示的主电流ILL示出了低侧功率半导体装置(开关)13LT接通时流过的主电流，图3B中的(c)以及(d)所示的主电流ILH示出了内置于高侧功率半导体装置(开关)13HT的二极管反向导通时流过的主电流(环流电流)。在半桥式功率半导体模块1的其他动作状态下，也像这样由主电流(ILH、ILL)扩散而实现“邻接相反平行通过电流”，可以说在电磁学上理想地减少了主电流的流路所产生的寄生电感Ls。
而且，如所述那样，在图3A以及图3B所示的所有稳定动作状态下，由于以高侧区域单位以及低侧区域单位实现了邻接相反平行通过电流，因此可以说即使是从某一稳定动作状态移至其他稳定动作状态的过渡动作状态(接通、断开的瞬间)，也实现了邻接相反平行通过电流。例如，低侧功率半导体装置13LT断开瞬间的过渡状态同时引起图3B中的(a)～(d)所示的邻接相反平行通过电流。更稍微严格来说，引起图3B中的(a)以及(b)的邻接相反平行通过电流减少、并且图3B中的(c)以及(d)的接相反平行通流增加那样的转变。可知即使是这种过渡状态下，向高侧以及低侧分支的主电流也在各侧实现了邻接相反平行通过电流。其他过渡状态，即低侧功率半导体装置13LT接通的瞬间、高侧功率半导体装置13HT断开或接通的瞬间也是相同的。通过该作用，不仅能够极有效地减少过渡状态下产生的电压浪涌，也能够极有效地减少电流的激振。
与此相对，在比较例(图10)的功率模块的构造中，必然会产生主电流的“邻接相反平行通过电流”不完全的区间。因此，抑制了寄生电感Ls的减少，其结果，存在不能认为减少电压浪涌的问题。该影响在电阻成分为占优势的负荷的情况下、或将功率模块并联连接而使用的情况下边的更严重。
图10的箭头虚线ILL表示低侧功率半导体装置113LT接通时的主电流(负荷电流)的流动。主电流(ILL)被从桥式端子114B输入到功率模块，经由表面配线导体112B、低侧功率半导体装置113LT、接合线118L、表面配线导体112L2、连接导体120L2、中间配线导体117L、连接导体120L1、表面配线导体112L1而从低侧端子114L输出。这里，在图10的第一区间G1，流经绝缘基板115的表面侧的主电流(ILL)与流经背面侧的主电流(ILL)成为相反的朝向。由此，具有主电流的“邻接相反平行通过电流”的效果，因此能够实现较低的寄生电感Ls。但是，在与第一区间G1邻接的第二区间G2，主电流(ILL)仅流经中间配线导体117L。由此，没有主电流的“邻接相反平行通过电流”的效果，因此第二区间G2会产生较大的寄生电感Ls。
图10的箭头虚线ILH表示高侧功率半导体装置113HT接通时的主电流(负荷电流)的流动。主电流(ILH)被从高侧端子114H输入到功率模块，经由表面配线导体112H、高侧功率半导体装置113HT、接合线118B、表面配线导体112B而从桥式端子114B输出。这里应着眼的是中间配线导体117L完全没有主电流(ILH)流过、不具有“邻接相反平行通过电流”的效果这一点。即，在高侧半导体装置113H接通时，主电流(ILH)的电流路径(114H、112H、113HT、118B、112B、114B)成为寄生电感Ls较高的状态。
同样，在高侧功率半导体装置113HT或低侧功率半导体装置113LT处于换流模式(反向导通模式)时，第二区间G2也成为较大的寄生电感。
如以上说明那样，在第一实施方式中，不存在比较例的“邻接相反平行通过电流”不成立的区间G2。因此，第一实施方式无论在什么样的负荷条件下都能够比比较例更有效地减少寄生电感Ls。
能够实现较低的寄生电感的第二理由是，主电流的流路比比较例短。在比较例(图10)中，无论使主电流流经中间配线导体117L，需要在第一绝缘板116设置两个连接口(连接导体120L1、120L2)。因此，与不具有连接口的第一实施方式(图1A中的(b))相比，主电流的流路变长。较短的电流流路具有减少寄生电感的效果，因此第一实施方式能够比比较例更加减小寄生电感。另外，通过使主电流的流路短于比较例，也可一并获得能够减小模块的尺寸这一效果。
能够实现较低的寄生电感的第三理由是，相反平行地流过的两个主电流(去路电流与回路电流)的距离窄于比较例。比较例(图10)的两个主电流隔着绝缘板116。另一方面，第一实施方式(图1A中的(b))的两个主电流不隔着绝缘板16。第一实施方式能够使两个主电流(去路电流与回路电流)邻接相当于绝缘板116的厚度的大小。第一实施方式通过该邻接效果，能够比比较例更加减小寄生电感。
以上叙述的作用效果在后述的其他实施方式以及变形例中也是共同的。
(第二实施方式)
在第一实施方式中，示出了高侧功率半导体装置13HT以及低侧功率半导体装置13LT均为开关元件(即，MOSFET、JFET等的晶体管)的半桥式功率半导体模块的情况。然而，即使是高侧功率半导体装置或者低侧功率半导体装置的一方为二极管、另一方为晶体管的半桥式功率半导体模块，也同样能够减少寄生电感Ls，其结果，能够减少在晶体管的接通中产生的浪涌电压。
第二实施方式是将本发明应用于广泛使用于称为降压断路器或升压断路器的DC－DC转换器等的、一方为二极管且另一方为晶体管的半桥式功率半导体模块2的例子。
参照图4A以及图4B，对第二实施方式的半桥式功率半导体模块2的构成进行说明。图4A中的(a)是半桥式功率半导体模块2的俯视图，图4A中的(b)是沿着图4A中的(a)的A－A’剖切线剖切的剖面图，图4A中的(c)是沿着图4A中的(a)的B－B’剖切线剖切的剖面图。图4B中的(a)是沿着图4A中的(a)的C－C’剖切线剖切的剖面图，图4B中的(b)是半桥式功率半导体模块2的电路表现图。
半桥式功率半导体模块2在高侧具备高侧功率半导体装置(开关)13HD，在低侧具备高速回流功率二极管13LD。高速回流功率二极管13LD是肖特基二极管或者高速pn结二极管。高速回流功率二极管13LD的背面电极(阴极电极)通过焊锡等芯片焊接于桥式配线导体12B的表面。另一方面，高速回流功率二极管13LD的表面电极(阳极电极)利用低侧连接单元(在图4A中的(a)中是多个接合线)18LD连接于低侧端子14L。也可以在低侧连接单元18LD中使用接合带夹线等其他连接单元。高侧功率半导体装置(开关)13HT可以在未内置有反向导通二极管的单极性型开关中，也可以在双极性型开关中。
半桥式功率半导体模块2与半桥式功率半导体模块1相同，具备有着单层绝缘板16的绝缘配线基板15。由于高速回流功率二极管13LD不具有栅电极，因此绝缘配线基板15不具有低侧的栅极信号配线导体(12LG)以及源极信号配线导体(12LS)。绝缘配线基板15除了这一点之外为与图1A中的(a)的配线基板15相同的构成。另外，半桥式功率半导体模块2也不存在低侧的接合线(18LG、18LS)、栅极/源极信号端子(14LG、14LS)。
其他附图标记所对应的构成与图1A以及图1B相同，因此省略说明。此外，在降压断路器中，通常，在高侧端子14H连接直流电源的正极，在低侧端子14L连接直流电源的负极，在桥式端子14B与低侧端子14L之间连接串联连接的能量蓄积用线圈与平滑电容器。降压后的直流电压从该平滑电容器的两端输出。
接下来，能够通过参照图2中的(a)～(c)说明的、与第一实施方式的制造方法相同的方法制造图4A以及图4B的半桥式功率半导体模块2。但是，将图2中的(a)～(c)的绝缘配线基板15替换成图4A中的(a)的构成的绝缘配线基板15，将低侧功率半导体装置(开关)13LT替换成高速回流功率二极管13LD，将接合线18LT替换成接合线18LD，而且，删除配线导体(12LG、12LS)、接合线(18LG、18LS)、信号端子(14LG、14LS)。
对第二实施方式的作用效果进行说明。高侧功率半导体装置13H接通时流过的主电流(负荷电流)ILH与图3A中的(a)以及(b)相同，可获得与在第一实施方式中说明的效果相同的效果。另外，高侧功率半导体装置13H断开之后，在包含高速回流功率二极管(低侧功率半导体装置)13LD的低侧区域，流过图4A的虚线所示的那种换流主电流(环流电流)ILL。该换流主电流(环流电流)ILL的流动与图3A中的(c)以及(d)相同，是邻接相反平行通过电流，可知在低侧区域也实现了寄生电感的减少。
并且，在高侧功率半导体装置13HT接通或断开的瞬间的过渡状态下，图3A中的(a)、(b)以及图4A的虚线所示的主电流(ILH、ILL)在高侧区域与低侧区域中同时流过，但这期间也在高侧以及低侧的区域分别实现了邻接相反平行通过电流，因此可无遗憾地发挥减少寄生电感的作用。由此，可获得断开的瞬间的高侧功率半导体装置13H的浪涌电压变小这一效果。另外，可获得也能够减少接通或断开的瞬间由主电路引起的电流、电压的激振这一效果。
(第三实施方式)
根据使用于半桥式功率半导体模块的高侧功率半导体装置(开关)或低侧功率半导体装置(开关)的属性，有时需要在功率半导体装置(开关)反向并联地设置高速回流功率二极管FWD(肖特基二极管或者高速pn结二极管)。符合该情况的是，例如如IGBT那样原理上难以反向导通的双极性功率半导体装置的情况；即使是单极性型，也不在功率半导体装置(开关)中内置有反向导通型二极管的情况；在内置于功率半导体装置(开关)的反向导通型二极管的额定电流中容量不足的情况；或者因某些理由导致不希望内置二极管反向导通的情况等。本发明如以下叙述那样，也能够应用于这种情况。
在第三实施方式中，高侧功率半导体装置以及低侧功率半导体装置的至少一方采用了具备功率开关元件(13HT、13LT)与反向并联地连接于功率开关元件的环流用的功率二极管(13HD、13LD)的构成。如果在功率开关元件(13HT、13LT)内置有反向导通二极管的情况下，为了实现预期的目的，以功率二极管(13HD、13LD)的额定动作电压充分低于内置反向导通二极管的动作电压的方式选择了功率二极管。
图5示出第三实施方式的半桥式功率半导体模块3的构成。图5中的(a)是半桥式功率半导体模块3的俯视图，图5中的(b)是在图5中的(a)中使用的绝缘配线基板15单体的俯视图，图5中的(c)是半桥式功率半导体模块3的电路表现图。由图5中的(a)中引出的线段A1－A1’以及线段A2－A2’剖切出的剖面构造与图4A中的(b)的A－A’剖面图大致相同，由图5中的(a)的线段B1－B1’以及线段B2－B2’剖切出的剖面构造与所述图4中的(c)B－B’剖面图大致相同，因此省略剖面的图示。
半桥式功率半导体模块3与第一以及第二实施方式相同，具有将具备一张绝缘层(单层)的绝缘配线基板15上构筑的高侧区域与低侧区域进行桥式连接的基本构成。
具体而言，在半桥式功率半导体模块3的高侧区域配置有反向并联连接的高侧功率半导体装置(开关)13HT与高侧功率半导体装置(二极管)13HD。高侧功率半导体装置(开关)13HT以及高侧功率半导体装置(二极管)13HD的背面电极(漏电极、阴极电极)，通过焊锡等电性且机械性地接合于正极配线导体12H的规定的位置。高侧功率半导体装置(开关)13HT以及高侧功率半导体装置(二极管)13HD的表面主电极(漏电极、阴极电极)经由接合线等高侧连接单元18BT、18BD结线于桥式端子14B的足背。正极配线导体12H被狭缝26H分割成放置高侧功率半导体装置(开关)13HT的开关区域12H(T)、放置高侧功率半导体装置(二极管)13HD的二极管区域12H(D)。
同样，在半桥式功率半导体模块3的低侧区域配置有反向并联连接的低侧功率半导体装置(开关)13LT与低侧功率半导体装置(二极管)13LD。低侧功率半导体装置(开关)13LT以及低侧功率半导体装置(二极管)13LD的背面电极，通过焊锡等电性且机械性地接合于桥式配线导体12B的规定的位置。低侧功率半导体装置(开关)13LT以及低侧功率半导体装置(二极管)13LD的表面主电极(漏电极、阴极电极)经由接合线等低侧连接单元18LT、18LD结线于负极端子14L的足背。桥式配线导体12B被狭缝26B分割成放置低侧功率半导体装置(开关)13LT的开关区域12B(T)、放置低侧功率半导体装置(二极管)13LD的二极管区域12B(D)。
通过设置狭缝(26H、26B)，可产生如下这种作用效果。即，狭缝26H能够使沿一个方向流经正极配线导体12H(T)(或者12H(D))的主电流的重心线与向相反方向流经高侧连接单元(在图中是多个接合线)18HT(或者18HD)的主电流的重心线邻接(或一致)，并使高侧区域的寄生电感进一步减少。同样，狭缝26B够使流经桥式配线导体12B(T)(或者12B(D))的负荷电流的重心线与流经多个接合线18LT(或者18LD)的反向的负荷电流的重心线邻接(或一致)，并使低侧区域的寄生电感进一步减少。
其他的构成部件与图1A以及图1B、或图4A以及图4B相同，省略说明。
另外，第三实施方式的半桥式功率半导体模块3的制造工序与使用图2说明的半桥式功率半导体模块1的制造工序无变化，因此省略说明。
第三实施方式的半桥式功率半导体模块3与第一实施方式、第二实施方式相同，具备在单层的绝缘板16的两面贴附有各种配线导体与热应变缓和导体22的构成的绝缘配线基板15。由此，相比于由2层绝缘板与3层导体层构成的比较例(图10)的绝缘配线基板115，热阻更低，实现了与以往的功率半导体模块完全同等的较低的热阻。
图6中的(a)～(d)的箭头虚线示出了在第三实施方式的半桥式功率半导体模块3的稳定动作状态下流过的主电流(ILH、ILL)的流动。即，图6中的(a)示出了高侧功率半导体装置(开关)13HT接通时流过的主电流(ILH)，图6中的(b)示出了低侧功率二极管13LD反向导通(换流)时流过的主电流(ILL)，图6中的(c)示出了低侧功率半导体装置(开关)13LT接通时流过的主电流(ILL)，图6中的(d)示出了高侧功率二极管13HD反向导通(换流)时流过的主电流(ILH)。确认到半桥式功率半导体模块3在4个基本稳定动作状态中，无论是在绝缘配线基板15上还是在主端子(14H、14B、14L)上，都全部实现了邻接相反平行通过电流条件。
这样，第三实施方式与第一实施方式与第二实施方式相同，可以说同时减少了功率模块内部的寄生电感与热阻。
在高侧功率半导体装置(开关)13HT断开的瞬间，以主电流ILH(图6中的(a))减少、并且图6中的(b)的功率二极管13LD的主电流ILL(图6中的(b))增加的方式同时流过主电流(ILH、ILL)。即使是这样的过渡状态，主电流(ILH、ILL)也分别在高侧以及低侧的各区域实现了邻接相反平行通过电流。因此，即使是过渡状态，也能够起到寄生电感变小、结果抑制施加于高侧功率半导体装置(开关)13HT的浪涌电压的产生这一效果。
另一方面，在低侧功率半导体装置(开关)13LT断开的瞬间，也以主电流ILL(图6中的(c))减少、并且功率二极管13HD的主电流ILH(图6中的(d))增加的方式同时流过主电流(ILH、ILL)。即使是这样的过渡状态，主电流(ILH、ILL)也分别在高侧以及低侧的各区域实现了邻接相反平行通过电流。因此，也能够起到寄生电感变小、结果抑制施加于低侧功率半导体装置(开关)13LT的浪涌电压的产生这一效果。
而且，由于在高侧以及低侧的各区域实现了邻接相反平行通过电流，因此功率半导体装置(开关)13HT、13LT在接通的瞬间也被维持了寄生电感较低的状态。换句话说，第三实施方式半桥式功率半导体模块3在功率半导体装置(开关)13HT、13LT接通的瞬间、断开的瞬间都将寄生电感抑制为较低。因此，能够抑制寄生电感与主电流的急剧变化所引起的电流激振、电压激振。
(变形例1)
这里，对第三实施方式的变形例1进行说明。图7中的(a)是表示变形例1的半桥式功率半导体模块3－1的构成的俯视图，图7中的(b)是使用于半桥式功率半导体模块3－1的绝缘配线基板15的俯视图。主要部分剖面构造与图1A中的(b)、图1A中的(c)、图1B中的(a)基本不变，因此省略图示。另外，电路表现图也与图5中的(c)相同，因此省略图示。
对半桥式功率半导体模块3(图5)与变形例1的半桥式功率半导体模块3－1(图7)的不同点进行说明。第一不同在于，更换了低侧功率半导体装置(开关)13LT与低侧功率半导体装置(二极管)13LD的配置。通过该位置的更换，高侧侧与低侧侧的配置以输入输出端子(14H、14B、14L)为界配置成大致左右对称。因此，根据变形例1，与半桥式功率半导体模块3相比，获得了可良好地获取高侧与低侧的寄生电感的综合平衡这一效果。
另外，由于第一不同，会产生接下来所示的第二不同。即，低侧的栅极信号端子14LG与源极信号端子14LS向下部移动，桥式配线导体12B(D)上部的空间空出。由此，产生可减小绝缘配线基板(模块)15的纵尺寸这一优点。
半桥式功率半导体模块经常使用于如进行PWM调制的DC－DC变换器、输出正弦波波形的PWM逆变器那样连续地输出同极性的电力脉冲的用途。在该情况下，重复进行使一侧(例如高侧)的开关接通或断开、并向另一侧(例如低侧)的二极管换流的动作。在这种动作模式的情况下，相比于变形例1的半桥式功率半导体模块3－1(图7)，第三实施方式的半桥式功率半导体模块3(图5)的寄生电感的失衡的负面影响更少，更为优异。在该例子中可知，应根据用途选择最佳的实施方式或其变形例。该方针共同适用于实施方式整体。
变形例1的半桥式功率半导体模块3－1的制造工序与第一实施方式(图2)相同，因此省略说明。
(第四实施方式)
在第一至第三实施方式及其变形例中，采用了在高侧区域与低侧区域的中央配置桥式端子14B的构成。但是，本发明并不限定于这样的布局。第四实施方式是表示本发明在不将桥式端子14B配置于中央的构成中也能够实现的一个例子。
图8A以及图8B示出第四实施方式的半桥式功率半导体模块4的构造。半桥式功率半导体模块4是变更了第一实施例(图1A以及图1B)的布局的一个例子，但希望事先说明的是，第二实施方式及第三实施方式的模块的布局变更也能够基于相同的思想。图8A中的(a)是俯视图，图8B中的(a)是由图8A中的(a)的线段A－A’剖切出的剖面图，图8B中的(b)是由图8A中的(a)的线段B－B’剖切出的剖面图，图8B中的(c)是由图8A中的(a)的线段C－C’剖切出的剖面图，图8B中的(d)是由图8A中的(a)的线段D－D’剖切出的剖面图。图8A中的(b)是绝缘配线基板15单独的俯视图。电路表现图与所述图1B中的(b)相同，因此省略描绘。标注了与图1相同的符号的图8的各要素，与图1的各要素相同，因此省略说明或停留在简单的说明。
绝缘配线基板15是具备粘贴于绝缘板16的表面的各种配线导体(正极配线导体12H、桥式配线导体12B、负极配线导体12L、12HG、12HS、12LG、12LS)、粘贴于绝缘板16的背面的热应变配线导体22的单层的绝缘配线基板。如图8A中的(b)所示，桥式配线导体12B在高侧区域、低侧区域分支而存在。
高侧功率半导体装置(开关)13HT以及低侧功率半导体装置(开关)13LT分别内置有反向导通二极管。高侧功率半导体装置(开关)13HT的背面接合于正极配线导体12H，低侧功率半导体装置(开关)13LT的背面接合于桥式配线导体12B。
桥式端子14B是直立型端子，接合于高侧区域以及低侧区域的桥式配线导体12B。高侧端子14H是直立型端子，接合于正极配线导体12H，与桥式端子14B邻接，并且存在于桥式端子14B与高侧功率半导体装置(开关)13HT之间。低侧端子14L是直立型端子，接合于负极配线导体12L，与桥式端子14B邻接，并且存在于桥式端子14B与低侧功率半导体装置(开关)13LT之间。
高侧连接单元18BT将高侧功率半导体装置(开关)13HT的表面电极(源极或者发射电极)与直立型桥式端子14B的足背连接。低侧连接单元18LT将低侧功率半导体装置(开关)13LT的表面电极(源极或者发射电极)与直立型低侧端子14L的足背连接。
第四实施方式的半桥式功率半导体模块4能够通过使用图2说明的制造工序制作，因此省略制造工序的说明。
第四实施方式的半桥式功率半导体模块4如图8B中的(a)～(d)所示，具备在单层的绝缘板16的两面贴附有各种配线导体与热应变缓和导体22的绝缘配线基板15。由此，相比于由2层绝缘板与3层导体层构成的比较例(图10)的绝缘配线基板115，热阻更低，可以说实现了与以往的功率半导体模块完全同等的较低的热阻。
图9中的(a)～(d)所记载的箭头以及虚线示出在半桥式功率半导体模块4的4个稳定动作状态下流过的主电流(ILH、ILL)。可知在全部稳定动作状态下，在绝缘配线基板15上、主端子14H、14B、14L处，半桥式功率半导体模块3满足了邻接相反平行通过电流的条件。由此，可以说第四实施方式的半桥式功率半导体模块4实现了与第一实施方式的半桥式功率半导体模块1同等的低寄生电感。
由于主电路的寄生电感变小，因此能够显著减少内部的功率半导体装置(开关)断开的瞬间产生的浪涌电压。进而，能够抑制因寄生电感与主电流的急剧变化引起的电流激振及电压激振。
以上，基于实施例说明了本发明的内容，但本发明并不限定于这些记载，本领域技术人员当然能够进行各种变形以及改进。
附图标记说明
1～4、3－1 半桥式功率半导体模块
12H、12H(T)、12H(D) 正极配线导体
12L、12L(T)、12L(D) 负极配线导体
12B、12B(T)、12B(D) 桥式配线导体
12HG、12LG 栅极(基底)信号配线导体
12HS、12LS 源极(发射)信号配线导体
13HT 高侧功率半导体装置(开关)
13HD 高侧功率半导体装置(二极管FWD)
13LT 低侧功率半导体装置(开关)
13LD 低侧功率半导体装置(二极管FWD)
14H 直立型高侧端子
14L 直立型低侧端子
14B 直立型桥式端子
14HG、14LG 直立型栅极信号端子
14HS、14LS 直立型源极信号端子
15 绝缘配线基板
16 绝缘板
18BT、18BD 高侧连接单元(多个接合线等)
18LT、18LD 低侧连接单元(多个接合线等)
18HG、18LG 栅极信号连接单元(多个接合线等)
18HS、18LS 源极信号连接单元(多个接合线等)
ILH、ILL 主电流

Claims (18)

1.一种开关控制半桥式功率半导体模块，具备：
绝缘配线基板，其包括一张绝缘板和在所述绝缘板上或该绝缘板的上方相互电绝缘地配置的正极配线导体、桥式配线导体、多个负极配线导体；
一个以上的高侧功率半导体装置，其背面电极接合于所述正极配线导体上；
一个以上的低侧功率半导体装置，其背面电极接合于所述桥式配线导体上；
直立型多脚桥式端子，其连接于所述桥式配线导体；
直立型多脚高侧端子，其配置于所述高侧功率半导体装置与所述直立型多脚桥式端子之间，并连接于所述正极配线导体；
直立型多脚低侧端子，其配置于所述直立型多脚桥式端子与所述低侧功率半导体装置之间，并连接于所述多个负极配线导体；
高侧连接单元，其将所述高侧功率半导体装置的表面主电极与所述直立型多脚桥式端子连接；
低侧连接单元，其将所述低侧功率半导体装置的表面主电极与所述直立型多脚低侧端子连接。
2.根据权利要求1所述的开关控制半桥式功率半导体模块，其特征在于，
分别流经所述正极配线导体以及所述高侧连接单元的主电流的大小相等，方向相反，且平行。
3.根据权利要求1或2所述的开关控制半桥式功率半导体模块，其特征在于，
分别流经所述桥式配线导体以及所述低侧连接单元的主电流的大小相等，方向相反，且平行。
4.根据权利要求1或2所述的开关控制半桥式功率半导体模块，其特征在于，
所述直立型多脚桥式端子、所述直立型多脚高侧端子、所述直立型多脚低侧端子相互邻接而平行地配置。
5.根据权利要求1或2所述的开关控制半桥式功率半导体模块，其特征在于，
分别流经所述直立型多脚高侧端子以及所述直立型多脚桥式端子的主电流大小相等，方向相反，且平行。
6.根据权利要求1或2所述的开关控制半桥式功率半导体模块，其特征在于，
分别流经所述直立型多脚低侧端子以及所述直立型多脚桥式端子的主电流大小相等，方向相反，且平行。
7.根据权利要求1或2所述的开关控制半桥式功率半导体模块，其特征在于，
所述高侧功率半导体装置与所述直立型多脚高侧端子的距离和所述低侧功率半导体装置与所述直立型多脚低侧端子的距离为相等距离。
8.根据权利要求1或2所述的开关控制半桥式功率半导体模块，其特征在于，
所述高侧功率半导体装置与所述低侧功率半导体装置中的至少一方是开关功率元件。
9.根据权利要求1或2所述的开关控制半桥式功率半导体模块，其特征在于，
所述绝缘配线基板还具备配置在所述绝缘板上的栅极信号配线导体以及源极信号配线导体，
所述开关控制半桥式功率半导体模块还具备：
直立型栅极信号端子，其连接于所述栅极信号配线导体；
直立型源极信号端子，其连接于所述源极信号配线导体；
栅极信号连接单元，其将所述高侧功率半导体装置以及所述低侧功率半导体装置中的至少一方的栅电极与所述栅极信号配线导体或者所述直立型栅极信号端子连接；
源极信号连接单元，其将所述高侧功率半导体装置以及该低侧功率半导体装置中的至少一方的源电极与所述源极信号配线导体或者所述直立型源极信号端子连接，
所述栅极信号连接单元与所述源极信号连接单元相互平行地配置，所述直立型栅极信号端子与所述直立型源极信号端子相互平行地配置，栅极信号电流被配置为等量且相反平行地流通。
10.根据权利要求1或2所述的开关控制半桥式功率半导体模块，其特征在于，
所述高侧功率半导体装置以及所述低侧功率半导体装置中的至少一方，具备功率开关元件与反向并联地连接于所述功率开关元件的功率二极管。
11.根据权利要求10所述的开关控制半桥式功率半导体模块，其特征在于，
在所述正极配线导体以及所述桥式配线导体中的至少一方形成有将所述功率开关元件与所述功率二极管之间分隔的狭缝。
12.根据权利要求10所述的开关控制半桥式功率半导体模块，其特征在于，
两个以上的所述高侧功率半导体装置使所述桥式配线导体以及所述低侧连接单元沿一个方向排列，以使分别流经所述正极配线导体以及所述高侧连接单元的主电流的重心一致。
13.根据权利要求10所述的开关控制半桥式功率半导体模块，其特征在于，
两个以上的所述低侧功率半导体装置使所述桥式配线导体以及所述低侧连接单元沿一个方向排列，以使分别流经所述桥式配线导体以及所述低侧连接单元的主电流的重心一致。
14.根据权利要求1或2所述的开关控制半桥式功率半导体模块，其特征在于，
从所述绝缘板的主面的法线方向观察时，所述多个负极配线导体隔开空隙地被所述桥式配线导体包围。
15.根据权利要求1或2所述的开关控制半桥式功率半导体模块，其特征在于，
所述直立型多脚高侧端子以及所述直立型多脚低侧端子分别由在所述绝缘板的主面的法线方向上直立的平板状的基底部、从基底部分支的多个齿部构成，多个齿部的前端连接于所述正极配线导体以及所述多个负极配线导体。
16.一种开关控制半桥式功率半导体模块的制造方法，该开关控制半桥式功率半导体模块具备：
绝缘配线基板，其包括一张绝缘板和在所述绝缘板上或该绝缘板的上方相互电绝缘地配置的正极配线导体、桥式配线导体、多个负极配线导体；
一个以上的高侧功率半导体装置，其背面电极接合于所述正极配线导体上；
一个以上的低侧功率半导体装置，其背面电极接合于所述桥式配线导体上；
直立型多脚桥式端子，其连接于所述桥式配线导体；
直立型多脚高侧端子，其配置于所述高侧功率半导体装置与所述直立型多脚桥式端子之间，并连接于所述正极配线导体；
直立型多脚低侧端子，其配置于所述直立型多脚桥式端子与所述低侧功率半导体装置之间，并连接于所述多个负极配线导体；
高侧连接单元，其将所述高侧功率半导体装置的表面主电极与所述直立型多脚桥式端子连接；
低侧连接单元，其将所述低侧功率半导体装置的表面主电极与所述直立型多脚低侧端子连接；
所述开关控制半桥式功率半导体模块的制造方法具备如下工序：
第一工序，准备至少具备所述正极配线导体、所述桥式配线导体、所述多个负极配线导体的所述绝缘配线基板；
第二工序，在所述第一工序之后，将所述直立型多脚桥式端子连接于所述桥式配线导体，将所述直立型多脚高侧端子连接于所述正极配线导体，将所述直立型多脚低侧端子连接于所述多个负极配线导体；
第三工序，在所述第二工序之后，将所述高侧功率半导体装置的背面电极接合于所述正极配线导体上，将所述低侧功率半导体装置的背面电极接合于所述桥式配线导体上；
第四工序，在所述第三工序之后，使用所述高侧连接单元将所述高侧功率半导体装置的表面电极与所述桥式配线导体连接，使用所述低侧连接单元将所述低侧功率半导体装置的表面电极与所述多个负极配线导体连接。
17.根据权利要求16所述的开关控制半桥式功率半导体模块的制造方法，其特征在于，
权利要求16所述的所述第二工序包含如下工序：将直立型栅极信号端子连接于栅极信号配线导体，将直立型源极信号端子连接于源极信号配线导体。
18.根据权利要求16或17所述的开关控制半桥式功率半导体模块的制造方法，其特征在于，
权利要求16所述的所述第四工序包含如下工序：利用栅极信号连接单元将所述高侧功率半导体装置的栅电极或所述低侧功率半导体装置的栅电极与栅极信号配线导体或者直立型栅极信号端子结线，利用源极连接单元将所述高侧功率半导体装置的源电极或所述低侧功率半导体装置的源电极与源极信号配线导体或者直立型源极信号端子结线。
CN201580075987.6A 2015-02-13 2015-02-13 半桥式功率半导体模块及其制造方法 Expired - Fee Related CN107210290B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/053941 WO2016129097A1 (ja) 2015-02-13 2015-02-13 ハーフブリッジパワー半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
CN107210290A CN107210290A (zh) 2017-09-26
CN107210290B true CN107210290B (zh) 2019-07-30

Family

ID=56615481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580075987.6A Expired - Fee Related CN107210290B (zh) 2015-02-13 2015-02-13 半桥式功率半导体模块及其制造方法

Country Status (5)

Country Link
US (1) US10396057B2 (zh)
EP (1) EP3258491A4 (zh)
JP (1) JP6603676B2 (zh)
CN (1) CN107210290B (zh)
WO (1) WO2016129097A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6245365B2 (ja) 2014-07-03 2017-12-13 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
US10756057B2 (en) * 2014-11-28 2020-08-25 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method of manufacturing same
EP3555914B1 (en) * 2016-12-16 2021-02-03 ABB Schweiz AG Power semiconductor module with low gate path inductance
CN109921612A (zh) * 2019-01-15 2019-06-21 山东师范大学 一种多层基板低电感功率模块
CN111106098B (zh) * 2019-12-13 2021-10-22 扬州国扬电子有限公司 一种低寄生电感布局的功率模块
JP2023044582A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置
CN116913910B (zh) * 2022-11-25 2024-03-22 苏州悉智科技有限公司 叠层布线的功率模块封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005192328A (ja) * 2003-12-25 2005-07-14 Toyota Motor Corp 半導体装置
JP2006313821A (ja) * 2005-05-09 2006-11-16 Toyota Industries Corp 半導体装置
JP2008306872A (ja) * 2007-06-08 2008-12-18 Nissan Motor Co Ltd 半導体装置
CN102195458A (zh) * 2010-03-05 2011-09-21 英飞凌科技股份有限公司 低电感功率半导体组件

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819042A (en) * 1983-10-31 1989-04-04 Kaufman Lance R Isolated package for multiple semiconductor power components
JP3053298B2 (ja) * 1992-08-19 2000-06-19 株式会社東芝 半導体装置
JP4009056B2 (ja) * 2000-05-25 2007-11-14 三菱電機株式会社 パワーモジュール
JP4089143B2 (ja) * 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
JP3635020B2 (ja) 2000-09-28 2005-03-30 京セラ株式会社 インバータ制御モジュール
WO2002082543A1 (en) 2001-03-30 2002-10-17 Hitachi, Ltd. Semiconductor device
JP3723869B2 (ja) 2001-03-30 2005-12-07 株式会社日立製作所 半導体装置
DE10237561C1 (de) * 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
US6906404B2 (en) * 2003-05-16 2005-06-14 Ballard Power Systems Corporation Power module with voltage overshoot limiting
DE102005002707B4 (de) * 2005-01-19 2007-07-26 Infineon Technologies Ag Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente
JP4459883B2 (ja) * 2005-04-28 2010-04-28 三菱電機株式会社 半導体装置
DE102006014582B4 (de) * 2006-03-29 2011-09-15 Infineon Technologies Ag Halbleitermodul
JP2008091809A (ja) 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール
US7791208B2 (en) * 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
JP4576448B2 (ja) * 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
US8076696B2 (en) * 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
JP5211364B2 (ja) * 2010-05-07 2013-06-12 三菱電機株式会社 半導体装置
US8933554B2 (en) * 2011-07-28 2015-01-13 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2013118415A1 (ja) * 2012-02-09 2013-08-15 富士電機株式会社 半導体装置
EP2804212A4 (en) * 2012-03-28 2015-12-09 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE
CN104160504B (zh) * 2012-03-28 2017-05-17 富士电机株式会社 半导体装置和半导体装置的制造方法
US9111764B2 (en) * 2012-07-13 2015-08-18 Infineon Technologies Ag Integrated semiconductor device and a bridge circuit with the integrated semiconductor device
JP6044321B2 (ja) * 2012-12-19 2016-12-14 富士電機株式会社 半導体モジュール
JP6320433B2 (ja) * 2014-02-11 2018-05-09 三菱電機株式会社 電力用半導体モジュール
CN103954804B (zh) * 2014-04-10 2016-08-24 中国科学院电工研究所 一种功率半导体芯片测试用覆铜陶瓷基板
EP3093974B1 (en) * 2014-08-26 2019-02-20 Fuji Electric Co., Ltd. Three-level power conversion device
US10756057B2 (en) * 2014-11-28 2020-08-25 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method of manufacturing same
US9972569B2 (en) * 2016-04-12 2018-05-15 General Electric Company Robust low inductance power module package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005192328A (ja) * 2003-12-25 2005-07-14 Toyota Motor Corp 半導体装置
JP2006313821A (ja) * 2005-05-09 2006-11-16 Toyota Industries Corp 半導体装置
JP2008306872A (ja) * 2007-06-08 2008-12-18 Nissan Motor Co Ltd 半導体装置
CN102195458A (zh) * 2010-03-05 2011-09-21 英飞凌科技股份有限公司 低电感功率半导体组件

Also Published As

Publication number Publication date
EP3258491A1 (en) 2017-12-20
CN107210290A (zh) 2017-09-26
JP6603676B2 (ja) 2019-11-06
JPWO2016129097A1 (ja) 2017-11-16
WO2016129097A1 (ja) 2016-08-18
US10396057B2 (en) 2019-08-27
US20180240787A1 (en) 2018-08-23
EP3258491A4 (en) 2018-03-14

Similar Documents

Publication Publication Date Title
CN107210290B (zh) 半桥式功率半导体模块及其制造方法
CN107155372B (zh) 半桥功率半导体模块及其制造方法
CN106489203B (zh) 半桥式功率半导体模块及其制造方法
CN107078629B (zh) 有源缓冲器
US10123443B2 (en) Semiconductor device
CN107293534B (zh) 电力用半导体模块以及电力变换装置
JP6683621B2 (ja) パワーモジュールおよびパワー回路
EP2789011B1 (en) Semiconductor module and methods of forming the same
CN103051312B (zh) 低阻抗栅极控制方法和设备
US10630201B2 (en) Module for a multilevel converter
CN110120736B (zh) 水冷电源模块
CN110235244A (zh) 功率半导体模块以及电力转换装置
JP2015126342A (ja) パワー回路およびパワーモジュール
Mouawad et al. Low parasitic inductance multi-chip SiC devices packaging technology
CN106796930A (zh) 具有分布式栅极的功率晶体管
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
CN110634817B (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
CN112638105A (zh) 一种功率模块及其封装方法
CN110429850B (zh) 新能源发电***用高效率GaN三相逆变器模块
CN110634818B (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
US11133749B2 (en) Power module for a converter of electrical magnitudes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190730