CN107192968B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN107192968B CN107192968B CN201710153099.2A CN201710153099A CN107192968B CN 107192968 B CN107192968 B CN 107192968B CN 201710153099 A CN201710153099 A CN 201710153099A CN 107192968 B CN107192968 B CN 107192968B
- Authority
- CN
- China
- Prior art keywords
- magnetic
- semiconductor device
- semiconductor substrate
- magnetic body
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
Abstract
提供一种半导体装置及其制造方法,其特征在于,所述半导体装置具有:设有多个霍尔元件的半导体衬底;以及设在所述半导体衬底上的具有磁会聚功能的磁性体,在所述半导体衬底上的所述磁性体的纵截面外形形状中,包括在该外周部的至少一部分具有曲线形状的部分、和与所述半导体衬底大致平行的部分,在所述磁性体内部埋入有由非磁性物质构成的构造体的至少一部分。
Description
技术领域
本发明涉及用于检测磁力的半导体装置及其制造方法。更具体涉及通过具备多个霍尔元件和用于会聚通过该半导体装置附近的磁通的磁性体,能够高灵敏度地检测2维或3维方向的磁力的半导体装置及其制造方法。
背景技术
用于通过霍尔效应来检测磁力的半导体装置很早就为世人所知,进而,为了提高其灵敏度、性能,或者检测来自2维或3维方向的磁力,设计了与磁性体组合的半导体装置。
例如,利用专利文献1中记载的霍尔效应的磁场方向传感器,配置有多个霍尔元件和在这些霍尔元件区域上部具有平坦的形状的由软磁性体材料构成的磁会聚板。
在该磁场方向传感器中,磁会聚板的端部配置在霍尔元件区域,因此由磁会聚板会聚的磁通在霍尔元件表面附近沿相对于霍尔元件垂直方向集中,因此通过霍尔元件的磁通密度变高,其检测灵敏度也变高。进而,分别检测通过多个霍尔元件的磁通的强度,并通过运算,能够算出磁通的方向和各个方向上的强度。由此,能够以该传感器为基准沿坐标轴分解相对于磁场方向传感器的磁通的方向。相对于单纯的霍尔元件的磁传感器,能够谋求显著的性能提高。
另外,专利文献2所记载的利用霍尔效应的磁传感器基于与专利文献1同样的构造和原理。由于磁会聚板和搭载它的半导体衬底之间产生的材料的差异造成的应力,特别是,热膨胀差造成的应力会对传感器特性产生较大的影响,因此具有用于减小该影响的构造。
为了达到该目标,该磁传感器采用了在磁会聚板与半导体衬底之间形成基底层,使与该基底层的半导体衬底连接的面积小于磁会聚板的面积,并且使该基底层的至少一部分覆盖霍尔元件区域这样的构造。
另外,在利用专利文献2中记载的霍尔效应的磁传感器中,采用通过规定磁会聚板的纵截面的形状,来提高其性能的方案。
图8是用于说明现有的磁传感器即专利文献1中记载的磁传感器的图,示出了主要部分的纵截面图。
图8(a)中示出使所述的基底层的面积小于磁会聚板的面积的磁传感器,在半导体衬底101a的一个表面附近埋入而形成的霍尔元件102a及102b的表面形成有绝缘保护层103,在该表面以覆盖霍尔元件102a、102b的方式形成基底层104,进而在其上部以大于基底层104的面积的方式形成由磁性材料构成的磁会聚板105a。
图8(b)及(c)中示出使磁会聚板105b、105c的端面方向带有由直线构成的锥度的构造。
然而,将会在霍尔元件区域上产生应力的基底层、磁会聚板直接连接,显然不是优选的,想要改善元件性能也要避免的是在霍尔元件区域上形成基底层、磁会聚板等的构造体这一点。
另外,想要将磁通效率良好地垂直会聚到沿平行方向(面方向)形成在半导体衬底的霍尔元件区域面,优选使磁会聚板的端面朝向霍尔元件方向,进而具有如成为使磁会聚板之中通过与半导体衬底平行的方向部的磁通在磁会聚板端部相对于半导体衬底沿垂直方向效率良好地偏向的构造的曲率,以图8(b)及(c)所示的锥度构造是不够的。
具有磁会聚板的磁传感器的制作方法,如在专利文献2或专利文献3中记载的那样,通过光刻法、气相镀敷法及电解镀敷法来进行,但是作为形成具有直线锥度的磁会聚板105b或105c的方法,能采用利用光致抗蚀剂进行的作为电解镀用模的形状规定。
另一方面,已知通过组合光刻法和电解镀敷法,形成大致1/4圆形形状的镀敷物的方法(例如,专利文献3)。
依据该方法,能够通过电解镀敷法来形成具有截面形状中具有大致1/4圆形形状的曲面的构造体。
现有技术文献
专利文献
专利文献1:日本特开2002-71381号公报
专利文献2:国际公开第W02007/119569号
专利文献3:日本特开2008-55663号公报。
发明内容
发明要解决的课题
如上所述,在霍尔元件区域搭载基底层、磁会聚板等的构造体的情形并不是优选的,还没有不直接在霍尔元件区域设置构造体而能够在霍尔元件区域的正上方形成磁会聚板的有效的方案。
另外,期望具有用于使磁通相对于霍尔元件区域垂直偏向的更加合适的构造的磁会聚板及其制造方法。
本发明鉴于上述情况而构思,目的在于提供一种具有搭载了利用半导体制造技术来制作的具有细微构造的霍尔元件和具有能够使磁通垂直且效率良好地通过霍尔元件区域面的端面构造的磁会聚板的磁传感器的半导体装置及其制造方法。
用于解决课题的方案
本发明为了解决上述课题,采用以下的方案。
本发明所涉及的半导体装置,具有:设有多个霍尔元件的半导体衬底;以及设在所述半导体衬底上的具有磁会聚功能的磁性体,其特征在于,
在所述半导体衬底上的规定所述磁性体的纵截面外形形状的外周部中,
包括:在所述外周部的至少一部分具有曲线形状的部分;和与所述半导体衬底大致平行的部分,
在所述磁性体内部埋入有由非磁性物质构成的构造体的至少一部分。
本发明所涉及的半导体装置的制造方法,所述半导体装置具备:设有多个霍尔元件的半导体衬底;以及设在所述半导体衬底的具有磁会聚功能的磁性体,所述制造方法的特征在于,具有:
在所述半导体衬底的表面埋入形成所述多个霍尔元件的工序;
在所述霍尔元件上形成由绝缘物构成的保护层的工序;
在所述保护层上形成由非磁性物质构成的构造体的工序;以及
由磁性体覆盖所述非磁性物质的工序。
发明效果
依据本发明,能够提供搭载了具有高灵敏度的用于检测来自2维或3维方向的磁力的磁会聚板的半导体装置。
附图说明
图1是示出本发明的实施方式所涉及的半导体装置的主要部分的从上方及截面方向看的图。
图2是通过纵截面图示出本发明的实施方式所涉及的半导体装置的制造工序之中形成保护层的工序、非磁性薄膜形成工序、和抗蚀剂层形成工序的图。
图3是通过纵截面图示出本发明的实施方式所涉及的半导体装置的制造工序之中非磁性镀层构造体形成工序的图。
图4是通过纵截面图示出发明的实施方式所涉及的半导体装置的制造工序之中磁性镀层形成工序的图。
图5是通过纵截面图示出本发明的实施方式所涉及的半导体装置的制造工序之中抗蚀剂层除去工序和导电性膜蚀刻工序的图。
图6是示出本发明的实施方式的半导体装置的其他方式的纵截面图的图。
图7是示出本发明的实施方式的半导体装置的其他方式的纵截面图的图。
图8是现有的搭载磁性体的半导体装置的主要部分的纵截面图。
具体实施方式
参照图1至图5,对本发明所涉及的实施方式进行说明。
图1(a)是示出本发明所涉及的半导体装置的从表面上方看的概略的图,图1(b)是示出图1(a)所示的A-A’上的纵截面图的概略的图。
半导体装置201包括:在由硅构成的半导体衬底202的表面形成的两个霍尔元件203a、203b;其上形成的绝缘性保护层204;由金属构成的基底层205;非磁性构造体206;以及应该成为磁会聚板的磁性体207,霍尔元件203a和203b、非磁性构造体206、磁性体207如图1(a)所示,处于对称的位置关系。
其中,如图1(b)的纵截面图所示,在非磁性构造体206和磁性体207相接的面的一部分、和规定磁性体207的纵截面外形形状的外周部的一部分,分别具有曲线形状的大致1/4圆形形状部208、209。
另外,基底层205隔着保护层204而不直接在霍尔元件203a、203b的上表面相接,而且,非磁性构造体206和磁性体207不与保护层204相接,在霍尔元件203a、203b的上表面附近部隔着间隙210。
另外,在磁性体207之中大致1/4圆形形状部209的端部211与非磁性构造体206之中大致1/4圆形形状部208的端部212之间的磁性体207的底面部213,与霍尔元件203a面处于平行关系,该底面部213处于在平面图中完全覆盖霍尔元件203a的大小、位置关系。
关于这样的、用于制作半导体装置201的工序,在图2至图5示出相当于图1(b)所示的纵截面部的部分。
首先,准备通过未图示的硅半导体制造工艺在表面附近形成有尺寸为30μm的两个霍尔元件203a、203b的硅半导体衬底202。进而,通过图2(a)所示的形成保护层的工序,在形成有霍尔元件203a、203b的面形成由绝缘物构成的保护层204。作为保护层204,能够单独或组合多个由氧化膜、氮化膜等的绝缘性无机化合物膜或聚酰亚胺等有机物构成的膜而构成,但是在本实施方式中为了提高可靠性而除了无机化合物绝缘膜之外,在最上层形成聚酰亚胺膜。
图2(b)是示出在设于半导体衬底202的表面的保护层204的表面上形成导电性膜304的非磁性薄膜形成工序的图,作为导电性膜304,利用溅射法形成了500nm的铜膜。
图2(c)及(d)示出了通过光刻形成具有期望的开口部的抗蚀剂的抗蚀剂层形成工序,在该工序中,在构成半导体衬底202的当前表面的一部分的导电性膜304表面涂敷光致抗蚀剂305(图2(c)),并通过曝光/显影来形成具有抗蚀剂开口部306的镀敷抗蚀剂层307(图2(d))。作为光致抗蚀剂305的类型,既可以使用正型、负型的任一种,而且,不仅可以使用液态的,也可以使用如干膜光致抗蚀剂那样的膜状光致抗蚀剂。在本实施方式中,利用旋涂器以使厚度成为3μm的方式涂敷液态正型光致抗蚀剂。另外,抗蚀剂开口部306使得该抗蚀剂端部308a、308b和霍尔元件203a、203b的抗蚀剂开口部306侧的距离成为5μm。
图3是示出以湿式镀敷法制作形成由非磁性物质构成的构造体的工序的非磁性镀层构造体形成工序的图,图3(a)和图3(b)示出镀层构造体的生长过程,在本实施方式中,对作为镀敷液使用硫酸铜镀敷液,能够析出的镀层构造体为铜的例子进行了记述。
图3(a)是示出在未图示的铜镀敷液中使电流通过导电性膜304地进行通电,从而从抗蚀剂开口部306表面析出铜镀层406,并且厚度达到抗蚀剂厚度即3μm,抗蚀剂开口部306完全被铜镀层406埋入的状态的图。
一般而言镀敷的条件是以使对于每单位面积镀层为恒定的电流值即电流密度恒定的方式进行设定,由此能够使析出物的组份及析出速度恒定。
因而,在图3(a)中,由于镀层面积恒定,所以这个期间的铜镀敷条件优选为以恒定电流进行的镀敷,该电流值的设定成为对铜镀层中的最佳电流密度乘以抗蚀剂开口部306的面积的值。
图3(b)中,进一步通电,若铜镀层到达抗蚀剂端部308a、308b,则会相对于半导体衬底202的表面沿垂直方向和平行方向以各向同性的方式开始生长,会在自该开始起生长3μm时,即,生长总厚度为6μm处结束铜镀敷,从而结束具有大致1/4圆形形状部分208的由铜镀层构成的非磁性构造体206的形成。该非磁性构造体206的端部212会位于自霍尔元件203a、203b的一端的正上方起2μm处。
在图3(b)所示的区域中,随着镀敷的进展而表面积也增加,但是,如果认为从端部308a开始的镀层生长为1/4圆形形状,则在设抗蚀剂开口部306的边缘的长度为L、1/4圆形形形状的半径为R、面积的增加量为S2时,由于沿着边缘的长度L的1/4圆形形状的表面积和长方形的4个角部为1/4半球形状,所以成为
S2=2×π×R÷4×L+4×π×R2÷2÷4×4
=π×R×L/2+2×π×R2。
因而,如果设抗蚀剂开口部306的表面积为S1、镀层面积为S,则成为
S=S1+S2=S1+π×R×L/2+2×π×R2。
半径R是取决于生长时间t和电流密度Id(生长速度V与电流密度成比例)的值。
即,若以k为比例常数、自超过抗蚀剂端部308a、308b后的时间为t2,则为
V=k×Id
R=V×t=k×Id×t2,
若时间t2中的电流为I(t2),则电流值I(t2)成为
I(t2)=Id×S=Id×(S1+π×R×L/2+2×π×R2)
=Id×(S1+π×(k×Id×t2×L)/2+2×π×(k×Id×t2)2),
按照该式,通过改变镀敷电流值,能够得到稳定的镀敷状态。
在本实施方式中,使铜镀层的电流密度为15mA/cm2,但此时的生长速度为0.33μm/分钟,由于设铜镀层的总厚度为6μm,所以使镀敷时间为18分钟。
图4是示出磁性体镀层形成工序的图,并且是在由铜镀层构成的非磁性构造体206的表面形成磁性体207的图。该磁性体207的形状及构造具有与构成由铜镀层形成的非磁性构造体206的一部分的大致1/4圆形形状部208成为同心圆的构成磁性体207的一部分的大致1/4圆形形状部209、和从抗蚀剂开口部端部308a延伸的作为从非磁性构造体206的端部212的延长的磁性体镀层端部211,从端部308a通过端部212而到达端部211的底面部213,与霍尔元件203a的表面处于平行关系,底面部213之中与磁性体207相连的部分成为覆盖霍尔元件203a的位置关系。具体而言,磁性体207被设定为镀层厚度成为34μm,底面部213之中与磁性体207相连的部分相对于具有长度30μm的霍尔元件203a的两端面,在左右各自大2μm。
对这样形成的磁性体207的镀敷方法进行描述。作为磁性体镀敷液,将氨基磺酸镍和氨基磺酸亚铁分别以50g/L、5g/L金属量含有,同时,使用了作为pH调整剂的硼酸,进而使用了作为光亮剂含有水溶性有机物的材料。
在图3(b)所示的铜镀层的非磁性构造体206的表面上,经由导电性膜304进行通电,从而从该镀敷液以使铁的含有量成为20wt%的方式使镍和铁的合金析出。此外,铁的含有量能够通过镀敷液内的镍离子浓度与亚铁离子之比、和电镀中的电流密度的值来控制。在本实施方式中,通过使各离子浓度和电流密度保持恒定,谋求了由析出的镍和铁构成的磁性体镀层的组份的稳定。与铜镀层的生长同样,电流值的设定是假设了上述1/4圆形形状生长,并随着表面积变化而变化。在该镍-铁合金镀敷中,设电流密度为20mA/cm2是最佳条件,此时,镀层以约0.4μm/分钟的速度生长,因此总厚度34μm需要85分钟。
图5(a)是示出抗蚀剂层除去工序的图,图5(b)是示出导电性膜蚀刻工序的图。
抗蚀剂层除去工序中,以专用剥离液除去由正型光致抗蚀剂构成的抗蚀剂层307。由此,抗蚀剂层307消失,同时,在通过磁性体207的端部211和由铜镀层构成的非磁性构造体206的内部端部608而作成的底面部213与导电性膜304之间,形成具有抗蚀剂层307的厚度即3μm的间隙210。
在图5(b)所示的导电性膜蚀刻工序中,通过湿式蚀刻来蚀刻除去图5(a)所示的导电性膜304之中露出于表面的部分和构成间隙210的底面的部分。作为湿式蚀刻液,使用向过硫酸铵水溶液中加入氨水,并将pH调整到12左右的溶液。
通过该工序,蚀刻除去设在半导体衬底202的表面的保护层204上的表面露出部以及从磁性体207的端部211到由铜镀层构成的非磁性构造体206的内部端部608的底面部213下的导电性膜304,从而导电性膜304只残留成为基底层205的部分。
由此,由于在与埋入半导体衬底202表面的霍尔元件203a、203b上的保护层204之间形成有间隙210,所以基底层205、非磁性构造体206、磁性体207不会直接相接。
由此完成的半导体装置201与图1所示的半导体装置201相同,底面部213处于与霍尔元件203a、203b的表面平行的关系,同时成为平面图中完全覆盖霍尔元件203a、203b的位置关系/大小.
这样制作的半导体装置201搭载纵截面形状在外侧、内侧均具有大致U字型的磁性体207,从而成为具有优异的磁会聚性能的霍尔元件搭载半导体装置。即,通过该半导体装置201附近的磁通,被由镍80wt%-铁20wt%构成的具有优异的磁会聚性能的大致U字型磁性体207会聚,并在底面部213相对于埋入半导体衬底202的表面部的霍尔元件203a、203b垂直地输入输出。因此,霍尔元件203a、203b的从霍尔元件的输出变得非常高,且针对半导体装置201的磁场的灵敏度得到显著提高。
在本实施方式中,将1对霍尔元件203a和203b以相对于磁性体207为对称的位置关系进行配置,因此相对于半导体装置201而言平行方向,即,相对于霍尔元件203a及203b而言平行方向的磁通,因磁性体207而变更,相对于霍尔元件203a、203b会以垂直方向输入输出,但是在霍尔元件203a和霍尔元件203b中,其朝向处于相反方向,因此,如果算出来自霍尔元件203a和霍尔元件203b的输出之差,就能算出相对于半导体装置201而言在平行方向的磁场分量。
另外,相对于半导体装置201而言垂直方向,即,相对于霍尔元件203a及203b而言垂直方向的磁通,会原样通过磁性体207,相对于霍尔元件203a、203b也以原样的方向进出,该方向在霍尔元件203a和霍尔元件203b处于相同方向,因此,如果算出来自霍尔元件203a和霍尔元件203b的输出之和,就能算出相对于半导体装置201而言在垂直方向的磁场分量。
进而,在半导体装置201中,基底层205存在于霍尔元件203a、203b的内侧,由于霍尔元件203a、203b和基底层205、非磁性构造体206、磁性体207在正上方隔着保护层204而并未相接,所以霍尔元件203a、203b不会受到来自这些的残留应力或热造成的应力等,因此能够谋求大幅减少压电效应等的影响、噪声等,同时,还具有防止机械冲击等造成的霍尔元件203a、203b的破损的效果。
由以上,依据本实施方式的搭载了纵截面形状具有大致U字型,该U字型部的端部底面部与霍尔元件平行,且底面部配置在霍尔元件上部的磁性体的半导体装置,能够相对于该半导体装置将来自该半导体装置的外部的磁场分离成平行分量和垂直分量,且能以高灵敏度输出,同时使可靠性、稳定性优异。
此外,在本实施方式中,对配置两个霍尔元件203a、203b的情况进行了描述,但是为了提高磁场的方向性或灵敏度,而配置3个以上的霍尔元件的情况下显然能得到相同效果。
另外,本实施方式的半导体装置201中,底面部213面与霍尔元件203a、203b的表面处于平行的关系,同时成为完全覆盖的位置关系/大小,相对于霍尔元件的非磁性构造体和磁性体的大小、位置关系可根据其使用目的而选择。
可考虑例如,如图6(a)所示,在磁性体706a的底面部709a小于霍尔元件703a面的情况,另外,如图6(b)所示,只有磁性体706b的底面部709b的外周侧覆盖霍尔元件703b的情况,进而,如图6(c)所示,只有磁性体706c的底面部709c的内周侧覆盖霍尔元件703c的情况,但显然能够期待与本实施方式同样的效果。
进而,如图7所示,在设于半导体衬底802的半导体装置801中,霍尔元件803a和803b的距离变小,由此设在保护层804的表面的基底层805相对于非磁性构造体806、磁性体807较小的情况下,非磁性构造体806的曲面部809外周整体会成为曲面,由此,磁性体807的曲面部810也能够使规定纵截面外形形状的外周部整体为曲面。在该情况下,通过适当选择铜镀敷液中含有的光亮剂等,能够比较自由地改变该曲面形状,在半导体装置801或霍尔元件803a、803b的小型化中,能显著发挥该效果。
进而,在将本发明所涉及的半导体装置安装/封装时,有时由树脂等模制/密封,但此时,即便树脂等填充到磁性体檐形部底面部与霍尔元件面之间存在的间隙,也不会影响本发明所涉及的半导体装置的本质,包括在本发明是毫无疑问的。
标号说明
201、701a、701b、701c、801 半导体装置;202、802 半导体衬底;203a、203b、702a、702b、702c、803a、803b 霍尔元件;204、703a、703b、703c、804 保护层;205、704a、704b、704c、805 基底层;206、705a、705b、705c、806 非磁性构造体;207 磁性体;208、209 大致1/4圆形形状部;210、710a、710b、710c、811 间隙;211、212、707a、707b、707c、708a、708b、708c 端部;213、709a、709b、709c、808 底面部;304 导电性膜;305 光致抗蚀剂;306 抗蚀剂开口部;307 抗蚀剂层;406 铜镀层;706a、706b、706c、807 磁性体镀层;809、810 曲面部。
Claims (12)
1.一种半导体装置,具有:设有多个霍尔元件的半导体衬底;以及设在所述半导体衬底上的具有磁会聚功能的磁性体,其特征在于,
在所述半导体衬底上的规定所述磁性体的纵截面外形形状的外周部中,具有大致U字型形状的部分或曲面形状的部分、和与所述半导体衬底对置且与所述半导体衬底大致平行的部分,
在所述大致U字型形状的部分或所述曲面形状的部分中,与所述大致平行的部分相连的二个终端部,相互独立、且以与所述霍尔元件分离的方式分别配置在一个所述霍尔元件的上方附近和另一个所述霍尔元件的上方附近,
在所述磁性体内部,以在所述大致U字型形状的部分或所述曲面形状的部分所述磁性体具有既定厚度的方式埋入有由非磁性物质构成的构造体的至少一部分。
2.如权利要求1所述的半导体装置,其特征在于:在所述半导体衬底与所述大致平行的部分之间具有间隙。
3.如权利要求2所述的半导体装置,其特征在于:霍尔元件区域和磁性体通过所述间隙而分离。
4.如权利要求1至权利要求3的任一项所述的半导体装置,其特征在于:所述大致平行的部分覆盖霍尔元件区域的一部分或整体。
5.如权利要求1至权利要求3的任一项所述的半导体装置,其特征在于:所述大致U字型形状的部分或所述曲面形状的部分包括大致1/4圆形形状。
6.如权利要求1至权利要求3的任一项所述的半导体装置,其特征在于:在所述磁性体和由非磁性物质构成的构造体的同一面纵截面中,所述磁性体及所述由非磁性物质构成的构造体两者至少在一部分具有大致1/4圆形形状,这些1/4圆形形状的关系为处于具有大致相同中心的同心圆上的关系。
7.如权利要求1至权利要求3的任一项所述的半导体装置,其特征在于:所述磁性体的磁性物质包含镍、钴、铁中至少一种。
8.如权利要求1至权利要求3的任一项所述的半导体装置,其特征在于:所述非磁性物质由以铜或金为主成分的金属构成。
9.一种半导体装置的制造方法,所述半导体装置具备:设有多个霍尔元件的半导体衬底;以及设在所述半导体衬底的具有磁会聚功能的磁性体,所述制造方法的特征在于,具有:
在所述半导体衬底的表面埋入形成所述多个霍尔元件的工序;
在所述霍尔元件上形成由绝缘物构成的保护层的工序;
在所述保护层上形成由非磁性物质构成的构造体的工序;以及
由磁性体覆盖所述非磁性物质的工序,
在所述半导体衬底上的规定所述磁性体的纵截面外形形状的外周部中,具有大致U字型形状的部分或曲面形状的部分、和与所述半导体衬底对置且与所述半导体衬底大致平行的部分,
在所述大致U字型形状的部分或所述曲面形状的部分中,与所述大致平行的部分相连的二个终端部,相互独立、且以与所述霍尔元件分离的方式分别配置在一个所述霍尔元件的上方附近和另一个所述霍尔元件的上方附近,
在所述磁性体内部,以在所述大致U字型形状的部分或所述曲面形状的部分所述磁性体具有既定厚度的方式埋入有由非磁性物质构成的构造体的至少一部分。
10.如权利要求9所述的半导体装置的制造方法,其特征在于:
所述形成由非磁性物质构成的构造体的工序和所述由磁性体覆盖由非磁性物质构成的构造体的工序包含:
非磁性薄膜层形成工序;
通过光刻形成具有期望的开口部的抗蚀剂的抗蚀剂层形成工序;
通过电镀从所述抗蚀剂开口部形成所述由非磁性物质构成的构造体的非磁性镀层构造体形成工序;以及
通过电镀在非磁性镀层构造体表面形成磁性体镀层的磁性体镀层形成工序。
11.如权利要求10所述的半导体装置的制造方法,其特征在于:在所述通过电镀形成磁性体的磁性体镀层形成工序中,具有相对于半导体衬底沿垂直方向及平行方向各向同性地生长磁性体镀层的工序。
12.如权利要求10所述的半导体装置的制造方法,其特征在于:在所述通过电镀从所述抗蚀剂开口部形成由非磁性物质构成的构造体的非磁性镀层构造体形成工序中,具有从抗蚀剂开口部上部的抗蚀剂端部沿抗蚀剂垂直方向及平行方向各向同性地生长非磁性物质的工序。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016051495A JP6697909B2 (ja) | 2016-03-15 | 2016-03-15 | 半導体装置とその製造方法 |
JP2016-051495 | 2016-03-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107192968A CN107192968A (zh) | 2017-09-22 |
CN107192968B true CN107192968B (zh) | 2021-06-29 |
Family
ID=59855914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710153099.2A Active CN107192968B (zh) | 2016-03-15 | 2017-03-15 | 半导体装置及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10504957B2 (zh) |
JP (1) | JP6697909B2 (zh) |
KR (1) | KR102312647B1 (zh) |
CN (1) | CN107192968B (zh) |
TW (1) | TWI705589B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6663259B2 (ja) * | 2016-03-15 | 2020-03-11 | エイブリック株式会社 | 半導体装置とその製造方法 |
WO2019111766A1 (ja) | 2017-12-04 | 2019-06-13 | 株式会社村田製作所 | 磁気センサ |
CN111448470B (zh) | 2017-12-04 | 2022-07-22 | 株式会社村田制作所 | 磁传感器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07211954A (ja) * | 1994-01-18 | 1995-08-11 | Victor Co Of Japan Ltd | ヘテロ接合ホール素子 |
JP4936299B2 (ja) | 2000-08-21 | 2012-05-23 | メレクシス・テクノロジーズ・ナムローゼフェンノートシャップ | 磁場方向検出センサ |
WO2005036631A1 (en) * | 2003-10-03 | 2005-04-21 | Spinnaker Semiconductor, Inc. | Schottky-barrier mosfet manufacturing method using isotropic etch process |
KR101057249B1 (ko) * | 2006-04-13 | 2011-08-16 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | 자기 센서 및 그 제조 방법 |
JP5089107B2 (ja) * | 2006-08-30 | 2012-12-05 | セイコーインスツル株式会社 | 微細部品の製造方法 |
US9222992B2 (en) * | 2008-12-18 | 2015-12-29 | Infineon Technologies Ag | Magnetic field current sensors |
EP2412006A1 (en) * | 2009-02-05 | 2012-02-01 | S.O.I.Tec Silicon on Insulator Technologies | Epitaxial methods and structures for forming semiconductor materials |
JP5105266B2 (ja) * | 2010-06-02 | 2012-12-26 | 株式会社デンソー | 回転角度検出装置 |
JP5186533B2 (ja) * | 2010-06-02 | 2013-04-17 | パナソニック株式会社 | 磁気検出装置、地磁気センサ |
JP5679906B2 (ja) * | 2010-07-05 | 2015-03-04 | セイコーインスツル株式会社 | ホールセンサ |
JP6022777B2 (ja) * | 2012-02-28 | 2016-11-09 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
KR101876587B1 (ko) * | 2013-03-08 | 2018-08-03 | 매그나칩 반도체 유한회사 | 자기 센서 및 그 제조 방법 |
KR101768254B1 (ko) * | 2013-06-12 | 2017-08-16 | 매그나칩 반도체 유한회사 | 반도체 기반의 자기 센서 및 그 제조 방법 |
-
2016
- 2016-03-15 JP JP2016051495A patent/JP6697909B2/ja not_active Expired - Fee Related
-
2017
- 2017-03-13 US US15/457,346 patent/US10504957B2/en not_active Expired - Fee Related
- 2017-03-14 KR KR1020170031958A patent/KR102312647B1/ko active IP Right Grant
- 2017-03-14 TW TW106108294A patent/TWI705589B/zh not_active IP Right Cessation
- 2017-03-15 CN CN201710153099.2A patent/CN107192968B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TWI705589B (zh) | 2020-09-21 |
JP2017166925A (ja) | 2017-09-21 |
TW201801361A (zh) | 2018-01-01 |
KR102312647B1 (ko) | 2021-10-14 |
JP6697909B2 (ja) | 2020-05-27 |
KR20170107403A (ko) | 2017-09-25 |
CN107192968A (zh) | 2017-09-22 |
US10504957B2 (en) | 2019-12-10 |
US20170271401A1 (en) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107192968B (zh) | 半导体装置及其制造方法 | |
KR102264363B1 (ko) | 코일 형성 기판 및 그 제조 방법 | |
US20170200554A1 (en) | Coil component | |
US10256396B2 (en) | Magnetic sensor and method of fabricating the same | |
JP7323268B2 (ja) | 磁性配線回路基板およびその製造方法 | |
US10128039B2 (en) | Coil component | |
US20170038438A1 (en) | Semiconductor device | |
CN107192966B (zh) | 半导体装置及其制造方法 | |
TWI728065B (zh) | 磁性感測器及其製造方法 | |
US20150014174A1 (en) | Perpendicular write head with laminated side shields | |
CN109300664A (zh) | 电感器 | |
KR20150035280A (ko) | 코일 시트 및 이의 제조방법 | |
WO2010004917A1 (ja) | 半導体装置及びその配置方法 | |
JP5053559B2 (ja) | 磁気センサ | |
JP2005093652A (ja) | 半導体装置 | |
US20210151234A1 (en) | Coil component | |
US11094547B2 (en) | Method for producing wiring structure | |
US10573556B2 (en) | Wiring structure and method for producing wiring structure | |
KR101256312B1 (ko) | 기판 도금 장치 | |
JP2011077372A (ja) | 磁気デバイス及びその製造方法 | |
JPH02260104A (ja) | 薄膜磁気ヘッド |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
CB02 | Change of applicant information |
Address after: Chiba County, Japan Applicant after: ABLIC Inc. Address before: Chiba County, Japan Applicant before: DynaFine Semiconductor Co.,Ltd. |
|
CB02 | Change of applicant information | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder |
Address after: Nagano Patentee after: ABLIC Inc. Address before: Chiba County, Japan Patentee before: ABLIC Inc. |
|
CP02 | Change in the address of a patent holder |