CN107170759A - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN107170759A
CN107170759A CN201710389344.XA CN201710389344A CN107170759A CN 107170759 A CN107170759 A CN 107170759A CN 201710389344 A CN201710389344 A CN 201710389344A CN 107170759 A CN107170759 A CN 107170759A
Authority
CN
China
Prior art keywords
film transistor
active layer
tft
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710389344.XA
Other languages
English (en)
Other versions
CN107170759B (zh
Inventor
邢磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201710389344.XA priority Critical patent/CN107170759B/zh
Publication of CN107170759A publication Critical patent/CN107170759A/zh
Application granted granted Critical
Publication of CN107170759B publication Critical patent/CN107170759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，该阵列基板中开关薄膜晶体管和驱动薄膜晶体管包括有源层、平坦化栅绝缘层和栅极，有源层均设置于基底上，开关薄膜晶体管的有源层的厚度大于驱动薄膜晶体管的有源层的厚度；开关薄膜晶体管和驱动薄膜晶体管共用平坦化栅绝缘层，设置于有源层和裸露的基底上；开关薄膜晶体管的栅极和驱动薄膜晶体管的栅极设置于平坦化栅绝缘层上。本发明工艺简单，可以提高阵列基板的制作效率。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明属于显示技术领域，具体地说，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
平板显示器件具有机身薄、省电、无辐射等众多优点，因而得到了广泛的应用。平面显示器件主要包括液晶显示器(Liquid Crystal Display，简称LCD)及有机发光二极管(Organic Light Emitting Diode，简称OLED)显示器。OLED因为具备以下优异特性：①自发光、不需要背光源；②对比度高；③厚度薄；④视角广；⑤反应速度快；⑥可用于挠曲性面板；⑦使用温度范围广；⑧构造及制程简单，所以被视为下一代平面显示器的新型应用技术。
有机发光二极管显示器按照驱动类型可分为无源矩阵型有机发光二极管显示器(Passive Matrix Organic Light Emitting Diode，简称PMOLED)和有源矩阵型有机发光二极管显示器(Active Matrix Organic Light Emitting Diode，简称AMOLED)。AMOLED具有反应速度快、对比度高、视角宽广等特点，其通常包括基板、形成于基板上的薄膜晶体管及形成于薄膜晶体管上的有机发光二极管。该薄膜晶体管驱动有机发光二极管发光，进而显示相应的画面。
具体的，该薄膜晶体管至少包括一个驱动薄膜晶体管和一个开关薄膜晶体管。该开关薄膜晶体管控制驱动薄膜晶体管的打开与关闭，通过该驱动薄膜晶体管在饱和状态时产生的电流驱动有机发光二极管发光。通过向该驱动薄膜晶体管输入不同灰阶电压信号产生不同的驱动电流来实现面板灰阶控制。驱动薄膜晶体管的亚阈值摆幅将直接影响显示面板的灰阶切换性能。
薄膜晶体管的亚阈值摆幅取决于其栅极电容的大小，栅极电容的大小取决于栅极绝缘层的厚度。因此可通过增加栅极绝缘层的厚度，提高驱动薄膜晶体管的亚阈值摆幅，进而提升显示面板的灰阶切换性能。
如图1所示为现有技术中的一种适用于AMOLED的阵列基板结构示意图。该阵列基板包括开关薄膜晶体管T1和驱动薄膜晶体管T2，其具有双层结构的栅极绝缘层：第一栅极绝缘层105和第二栅绝缘层106。通过调整第二栅绝缘层106的厚度，可以增加驱动薄膜晶体管T2的亚阈值摆幅。
制作图1所示的阵列基板具体包括以下几个步骤。首先在基底101上形成缓冲层102。接着在缓冲层102上沉积非晶硅材料以形成非晶硅层，通过准分子激光退火工艺将非晶硅转化为结晶多晶硅，再将多晶硅层进行图案化处理和离子掺杂处理，形成开关薄膜晶体管T1的有源层1031和驱动薄膜晶体管T2的有源层1032。接着，通过化学气相沉淀工艺在有源层1031和有源层1032及缓冲层102上沉积一层绝缘材料以形成第一栅极绝缘层105。接着，通过溅射及光刻工艺形成开关薄膜晶体管T1的栅极113。接着，通过化学气相沉淀工艺在开关薄膜晶体管T1的栅极113和第一栅极绝缘层105上形成第二栅极绝缘层106。接着，通过溅射、光刻工艺形成驱动薄膜晶体管T2的栅极112。之后，再依次在驱动薄膜晶体管T2的栅极112和第二栅极绝缘层106上形成层间绝缘层107以及开关薄膜晶体管T1的源极111和漏极110、驱动薄膜晶体管T2的源极109和漏极108。在该制作方法中，需要形成两层栅极绝缘层来增加驱动薄膜晶体管T2的亚阈值摆幅，工艺繁琐、制作效率低。
发明内容
为解决以上问题，本发明提供了一种阵列基板及其制作方法、显示装置，用以增加驱动薄膜晶体管的亚阈值摆幅，提高AMOLED显示面板的灰阶切换与控制性能，减少工艺制程，提高生产效率。
根据本发明的一个方面，提供了一种阵列基板，包括呈阵列排布的多个像素单元，每个所述像素单元包括耦合连接的开关薄膜晶体管和驱动薄膜晶体管，所述开关薄膜晶体管和所述驱动薄膜晶体管均包括有源层、平坦化栅绝缘层和栅极，其中，
所述开关薄膜晶体管的有源层和所述驱动薄膜晶体管的有源层均设置于基底上，并且所述开关薄膜晶体管的有源层的厚度大于所述驱动薄膜晶体管的有源层的厚度；
所述开关薄膜晶体管和所述驱动薄膜晶体管共用平坦化栅绝缘层，所述平坦化栅绝缘层设置于所述开关薄膜晶体管的有源层、所述驱动薄膜晶体管的有源层和裸露的基底上；
所述开关薄膜晶体管的栅极对应其有源层设置于所述平坦化栅绝缘层上，所述驱动薄膜晶体管的栅极对应其有源层设置于所述平坦化栅绝缘层上。
根据本发明的一个实施例，还包括：
缓冲层，其设置于所述基底上，其上设置有所述开关薄膜晶体管的有源层和所述驱动薄膜晶体管的有源层。
根据本发明的一个实施例，还包括：
层间绝缘层，其设置于所述开关薄膜晶体管的栅极、所述驱动薄膜晶体管的栅极以及裸露的平坦化栅绝缘层上；
开关薄膜晶体管的源极和漏极，其对应所述开关薄膜晶体管的有源层设置于层间绝缘层上，并通过对应的过孔与所述开关薄膜晶体管的有源层连接；
驱动薄膜晶体管的源极和漏极，其对应所述驱动薄膜晶体管的有源层设置于层间绝缘层上，并通过对应的过孔与所述驱动薄膜晶体管的有源层连接。
根据本发明的另一个方面，还提供了一种用于制作阵列基板的方法，包括：
在基底上形成开关薄膜晶体管的有源层以及驱动薄膜晶体管的有源层，并使得所述开关薄膜晶体管的有源层的厚度大于所述驱动薄膜晶体管的有源层的厚度；
在所述开关薄膜晶体管的有源层、所述驱动薄膜晶体管的有源层以及裸露的基底上形成平坦化栅绝缘层；
在所述平坦化栅绝缘层上对应所述开关薄膜晶体管的有源层的位置形成开关薄膜晶体管的栅极，在所述平坦化栅绝缘层上对应所述驱动薄膜晶体管的有源层的位置形成驱动薄膜晶体管的栅极。
根据本发明的一个实施例，在基底上形成开关薄膜晶体管的有源层以及驱动薄膜晶体管的有源层进一步包括：
在基底上沉积一层非晶硅，并进行处理以形成多晶硅层；
在所述多晶硅层上涂敷一层光刻胶，经曝光显影处理以形成光刻胶掩膜图案，并使得所述光刻胶掩膜图案包括第一厚度的图案和第二厚度的图案，所述第一厚度大于所述第二厚度；
以所述光刻胶掩膜图案为掩膜，刻蚀掉未被所述光刻胶掩膜图案覆盖的多晶硅层；
对所述光刻胶掩膜图案进行处理，并使得只保留对应所述第一厚度的图案位置处的光刻胶，去除对应所述第二厚度的图案位置处的光刻胶；
对裸露出的第二厚度的图案位置处的多晶硅层进行刻蚀处理，以使得所述第二厚度的图案位置处的多晶硅层达到预定厚度，并且所述第一厚度的图案位置处的多晶硅层厚度大于所述第二厚度的图案位置处的多晶硅层厚度；
去除所述第一厚度的图案位置处的多晶硅层上的光刻胶，并对所述第一厚度的图案位置处的多晶硅层进行离子掺杂处理以形成所述开关薄膜晶体管的有源层，对所述第二厚度的图案位置处的多晶硅层进行离子掺杂处理以形成所述驱动薄膜晶体管的有源层。
根据本发明的一个实施例，在所述开关薄膜晶体管的有源层、所述驱动薄膜晶体管的有源层以及裸露的基底上形成平坦化栅绝缘层进一步包括：
在所述开关薄膜晶体管的有源层、所述驱动薄膜晶体管的有源层以及裸露的缓冲层上沉积一层绝缘材料，以形成栅绝缘层；
对所述栅绝缘层进行平坦化处理，以形成所述平坦化栅绝缘层。
根据本发明的一个实施例，在基底上形成开关薄膜晶体管的有源层以及驱动薄膜晶体管的有源层之前还包括在基底上沉积一层缓冲材料以形成缓冲层。
根据本发明的一个实施例，在所述平坦化栅绝缘层上对应所述开关薄膜晶体管的有源层的位置形成开关薄膜晶体管的栅极，在所述平坦化栅绝缘层上对应所述驱动薄膜晶体管的有源层的位置形成驱动薄膜晶体管的栅极之后进一步包括：
在所述开关薄膜晶体管的栅极、所述驱动薄膜晶体管的栅极和裸露的平坦化栅绝缘层上沉积一层钝化材料，以形成层间绝缘层；
在所述层间绝缘层上对应所述开关薄膜晶体管的有源层的位置蚀刻贯通至该开关薄膜晶体管的有源层的过孔，在所述层间绝缘层上对应所述驱动薄膜晶体管的有源层的位置蚀刻贯通至该驱动薄膜晶体管的有源层的过孔；
在所述层间绝缘层上沉积一层金属材料，并进行处理以形成所述开关薄膜晶体管的源漏极和所述驱动薄膜晶体管的源漏极，以使得所述开关薄膜晶体管的源漏极通过对应过孔连接该开关薄膜晶体管的有源层，并使所述驱动薄膜晶体管的源漏极通过对应孔连接该驱动薄膜晶体管的有源层。
根据本发明的一个实施例，在所述多晶硅层上涂敷一层光刻胶，经曝光显影处理以形成光刻胶掩膜图案时采用半灰阶光罩在一道工艺制程中完成。
根据本发明的又一个方面，还提供了一种显示装置，包括以上所述的阵列基板。
本发明的有益效果：
本发明通过形成具有段差的开关薄膜晶体管有源层和驱动薄膜晶体管有源层，以及平坦化的单层栅极绝缘层，增加驱动薄膜晶体管的有源层上表面和对应的栅极下表面之间的距离，从而增加驱动薄膜晶体管的栅极电容，进而增加驱动薄膜晶体管的亚阈值摆幅，提高AMOLED面板的灰阶切换与控制性能。本发明采用的单层栅极绝缘层达到了现有技术中双层绝缘层的技术效果，达到了制作工艺简单、生产效率高的效果。
附图说明
图1是现有技术中的一种阵列基板结构示意图；
图2是根据本发明一个实施例的形成有缓冲层的阵列基板结构示意图；
图3是根据本发明一个实施例的形成有多晶硅层的阵列基板结构示意图；
图4是根据本发明一个实施例的形成有光刻胶层的阵列基板结构示意图；
图5是根据本发明一个实施例的形成有第一厚度的图案和第二厚度的图案两部分的光刻胶掩膜图案的阵列基板结构示意图；
图6是根据本发明一个实施例的形成有刻蚀掉未被光刻胶掩膜图案覆盖的多晶硅层的阵列基板结构示意图；
图7是根据本发明一个实施例的形成有保留对应第一厚度的图案位置处的光刻胶、去除对应第二厚度的图案位置处的光刻胶的阵列基板结构示意图；
图8是根据本发明一个实施例的形成有第二厚度的图案位置处的多晶硅层达到预定厚度的阵列基板结构示意图；
图9是根据本发明一个实施例的形成有有源层的阵列基板结构示意图；
图10是根据本发明一个实施例的形成有栅绝缘层的阵列基板结构示意图；
图11是根据本发明一个实施例的形成有平坦化栅绝缘层的阵列基板结构示意图；
图12是根据本发明一个实施例的形成有栅极的阵列基板结构示意图；
图13是根据本发明一个实施例的形成有层间绝缘层的阵列基板结构示意图；
图14是根据本发明一个实施例的形成有源漏极的阵列基板结构示意图；
图15是根据本发明一个实施例的阵列基板制作方法流程图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
为解决现有技术中为增加驱动薄膜晶体管的亚阈值摆幅而采用的双层栅极绝缘层制作工艺繁琐、制作效率低的问题，本发明提供了一种采用一层栅极绝缘层的阵列基板。该阵列基板包括呈阵列排布的多个像素单元，每个像素单元包括耦合连接的开关薄膜晶体管和驱动薄膜晶体管，开关薄膜晶体管和驱动薄膜晶体管均包括有源层、平坦化栅绝缘层和栅极，其中，开关薄膜晶体管的有源层和驱动薄膜晶体管的有源层均设置于基底上，并且开关薄膜晶体管的有源层的厚度大于驱动薄膜晶体管的有源层的厚度；开关薄膜晶体管和驱动薄膜晶体管共用平坦化栅绝缘层，该平坦化栅绝缘层设置于开关薄膜晶体管的有源层、驱动薄膜晶体管的有源层和裸露的基底上；开关薄膜晶体管的栅极对应其有源层设置于平坦绝缘层上，驱动薄膜晶体管的栅极对应其有源层设置于平坦化栅绝缘层上。
如图14所示为根据本发明一个实施例的阵列基板结构示意图，其示出其中一个像素单元中的开关薄膜晶体管和驱动薄膜晶体管的结构示意图。该像素单元包括耦合连接的开关薄膜晶体管T10和驱动薄膜晶体管T20。开关薄膜晶体管T10包括有源层1031、平坦化栅绝缘层105和栅极1061，驱动薄膜晶体管T20包括有源层1032、平坦化栅绝缘层105和栅极1062。
开关薄膜晶体管T10的有源层1031和驱动薄膜晶体管T20的有源层1032均设置于基底101上，基底101通常选用0.6-0.7毫米玻璃。开关薄膜晶体管T10的有源层1031的厚度大于驱动薄膜晶体管T20的有源层1032的厚度，优选地，驱动薄膜晶体管T20的有源层1032厚度是开关薄膜晶体管T10的有源层1031厚度的1/4-1/3。通常情况下，开关薄膜晶体管T10的有源层1031的厚度范围是100-300纳米。当开关薄膜晶体管T10的有源层1031厚度是100纳米时，驱动薄膜晶体管T20的有源层1032的厚度可设置为25-33纳米；当开关薄膜晶体管T10的有源层1031的厚度是300纳米时，驱动薄膜晶体管T20的有源层1032的厚度可设置为75-100纳米。
在生产过程中，开关薄膜晶体管T10的有源层1031的厚度可根据实际需要在100-300纳米之间进行选择，驱动薄膜晶体管T20的有源层1032的厚度只要小于开关薄膜晶体管T10的有源层1031的厚度即可，至于驱动薄膜晶体管T20的有源层1032的厚度比开关薄膜晶体管T10的有源层1031的厚度小多少，根据实际生产需要进行确定。在本实施例中，驱动薄膜晶体管T20的有源层1032的厚度是开关薄膜晶体管T10的有源层1031的厚度的1/4-1/3是优选的方案，但不限于是开关薄膜晶体管T10的有源层1031的厚度的1/4-1/3。
开关薄膜晶体管T10的有源层1031、驱动薄膜晶体管T20的有源层1032和裸露的基底101上设置有平坦化栅绝缘层105。开关薄膜晶体管T10和驱动薄膜晶体管T20共用平坦化栅绝缘层105，开关薄膜晶体管T10的有源层1031和驱动薄膜晶体管T20的有源层1032之间由平坦化栅绝缘层105隔开，可以保证开关薄膜晶体管T10和驱动薄膜晶体管T20能够各自独立地工作，相互之间不受影响。
开关薄膜晶体管T10的栅极1061对应其第一有源层1031设置于平坦绝缘层105上，驱动薄膜晶体管T20的栅极1062对应其第二有源层1032设置于平坦化栅绝缘层105上。图12是根据本发明一个实施例的形成有栅极的阵列基板示意图，以下参考图12来进行详细说明，开关薄膜晶体管T10的栅极1061和驱动薄膜晶体管T20的栅极1062均设置在该平坦化栅绝缘层105上，即开关薄膜晶体管T10的栅极1061和驱动薄膜晶体管T20的栅极1062在同一平面上。开关薄膜晶体管T10的有源层1031的厚度大于驱动薄膜晶体管T20的有源层1032的厚度，开关薄膜晶体管T10的有源层1031上表面到开关薄膜晶体管T10的栅极1061下表面的距离d1小于驱动薄膜晶体管T20的有源层1032上表面到驱动薄膜晶体管T20的栅极1062下表面距离d2，即d1<d2。
开关薄膜晶体管T10起开关作用，其亚阈值摆幅越小，开关越灵敏，开关特性越好；驱动薄膜晶体管T20起驱动作用，其亚阈值摆幅越大对亮度的控制也越稳定，灰阶切换性能越好。因此，开关薄膜晶体管T10需要较小的亚阈值摆幅，而驱动薄膜晶体管T20需要较大的亚阈值摆幅。
本发明通过设置开关薄膜晶体管T10的有源层1031的厚度大于驱动薄膜晶体管T20的有源层1032的厚度，以及开关薄膜晶体管T10的栅极1061和驱动薄膜晶体管T20的栅极1062设置在同一平坦绝缘层105上，实现了开关薄膜晶体管T10的有源层1031上表面到开关薄膜晶体管T10的栅极1061下表面的距离小于驱动薄膜晶体管T20的有源层1032上表面到驱动薄膜晶体管T20的栅极1062下表面的距离，从而使得开关薄膜晶体管T10的栅极电容小于驱动薄膜晶体管T20的栅极电容，进而使得开关薄膜晶体管T10的亚阈值摆幅小于驱动薄膜晶体管T20的亚阈值摆幅，提高了开关薄膜晶体管T10的开关灵敏性和驱动薄膜晶体管T20的灰阶切换性能，减少了工艺制程，提高了生产效率。
在本发明的一个实施例中，该阵列基板还包括缓冲层102。具体的，如图14所示，缓冲层102设置于基底101上。缓冲层102上设置有开关薄膜晶体管T10的第一有源层1031和驱动薄膜晶体管T20的第二有源层1032，用于防止基底101上的杂质影响有源层的性能。
在本发明的一个实施例中，该阵列基板还包括层间绝缘层107、开关薄膜晶体管T10的源极1081和漏极1082、驱动薄膜晶体管T20的源极1091和漏极1092。具体的，如图14所示，层间绝缘层107设置于开关薄膜晶体管T10的栅极1061、驱动薄膜晶体管T20的栅极1062以及裸露的平坦化栅绝缘层105上，层间绝缘层107主要发挥隔离绝缘作用。
开关薄膜晶体管T10的源极1081设置在层间绝缘层107上，通过贯穿层间绝缘层107和平坦化栅绝缘层105的第一过孔与开关薄膜晶体管T10的有源层1031的源极区连接。开关薄膜晶体管T10的漏极1082设置在层间绝缘层107上，通过贯穿层间绝缘层107和平坦化栅绝缘层105的第二过孔与开关薄膜晶体管T10的有源层1031的漏极区连接。
驱动薄膜晶体管T20的源极1091设置在层间绝缘层107上，通过贯穿层间绝缘层107和平坦化栅绝缘层105的第三过孔与驱动薄膜晶体管T20的有源层1032的源极区连接。驱动薄膜晶体管T20的漏极1092设置在层间绝缘层107上，通过贯穿层间绝缘层107和平坦化栅绝缘层105的第四过孔与驱动薄膜晶体管T20的有源层1031的漏极区连接。
根据本发明的另一个方面，还提供了一种用于制作以上阵列基板的方法，如图15所示是根据本发明一个实施例的阵列基板制作方法流程图，以下参考图15来对本发明进行详细说明。其具体包括以下三个步骤，在步骤1510中，在基底上形成开关薄膜晶体管的有源层以及驱动薄膜晶体管的有源层，并使得开关薄膜晶体管的有源层的厚度大于驱动薄膜晶体管的有源层的厚度；在步骤1520中，在开关薄膜晶体管的有源层、驱动薄膜晶体管的有源层以及裸露的基底上形成平坦化栅绝缘层；在步骤1530中，在平坦化栅绝缘层上对应开关薄膜晶体管的有源层的位置形成开关薄膜晶体管的栅极，在平坦化栅绝缘层上对应驱动薄膜晶体管的有源层的位置形成驱动薄膜晶体管的栅极。
以下详细说明阵列基板的制作过程。首先，在步骤1510中，在基底上形成开关薄膜晶体管的有源层以及驱动薄膜晶体管的有源层进一步包括以下几个子步骤。
首先，在基底上沉积一层非晶硅，并进行处理以形成多晶硅层。具体的，选取一块玻璃作为基底101，所选取的玻璃需具备以下条件：①光的透过效率达到98％以上；②具有350℃以上的耐热性，保证在300℃以内的生产过程中不变形；③具有一定的耐酸性和耐碱性，保证不受生产中酸碱药品的腐蚀；④厚度可以做到0.7毫米以下，且保证足够的平坦化。
为防止基底杂质影响其上有源层的性能，如图2所示，通常在基底上形成开关薄膜晶体管的有源层以及驱动薄膜晶体管的有源层之前还包括在基底101上沉积一层缓冲材料以形成缓冲层102。缓冲层102的材料可以是氧化硅、氮化硅中的一种或者两种的叠加。缓冲层102对基底101起到保护作用。
通过PECVD方法，在缓冲层102上沉积一层非晶硅材料，并采用准分子激光退火(ELA)工艺，对非晶硅材料进行结晶处理。其中，准分子激光退火工艺可以采用波长为308nm的氯化铣(XeCl)激光，且激光的重叠率在百分之90％与98％之间。经过准分子激光退火工艺后，非晶硅在激光能量的作用下发生结构的重新组合，即全部融化再快速结晶，从而形成多晶硅层103，如图3所示。
接着，在多晶硅层103上涂敷一层光刻胶，经曝光显影处理以形成光刻胶掩膜图案，并使得光刻胶掩膜图案包括第一厚度的图案和第二厚度的图案两部分，其中，第一厚度大于第二厚度。
具体的，通过涂覆的方式在多晶硅层103上表面制作出一层光刻胶104，如图4所示。通过一道半灰阶光罩工艺(Halftone Mask)，制作光刻胶掩膜图案的第一厚度的图案1041和第二厚度的图案1042，其中，第一厚度的图案1041的厚度大于第二厚度的图案1042的厚度，如图5所示。
接着，以光刻胶掩膜图案为掩膜，刻蚀掉未被光刻胶掩膜图案覆盖的多晶硅层。具体的，以第一厚度的图案1041和第二厚度的图案1042为抗刻蚀层，采用等离子体刻蚀技术(ICP)刻蚀未被第一厚度的图案1041和未被第二厚度的图案1042覆盖的多晶硅层103，一直刻蚀到缓冲层102为止，此时形成第一厚度的图案位置处多晶硅10310和第二位置处多晶硅10320，如图6所示。
接着，对光刻胶掩膜图案进行处理，并使得只保留对应第一厚度的图案位置处的光刻胶，去除对应第二厚度的图案位置处的光刻胶。具体的，通过光刻胶灰化工艺，将第二厚度的图案位置处多晶硅10320上方的光刻胶1042除去，仅保留第一厚度的图案位置处多晶硅10310上方的光刻胶1041，如图7所示。
接着，对裸露出的第二厚度的图案位置处的多晶硅层进行刻蚀处理，以使得第二厚度的图案位置处的多晶硅层达到预定厚度，并且第一厚度的图案位置处的多晶硅层厚度大于第二厚度的图案位置处的多晶硅层厚度。具体的，以第一厚度的图案1041为第一厚度的图案位置处多晶硅10310的抗刻蚀层，采用等离子体刻蚀技术(ICP)刻蚀第二厚度的图案位置处多晶硅10320，第二厚度的图案位置处多晶硅10320经过刻蚀之后，其厚度小于第一厚度的图案位置处多晶硅10310的厚度，如图8所示。优选地，刻蚀第二厚度的图案位置处多晶硅10320至第一厚度的图案位置处多晶硅10310厚度的1/4-1/3时停止刻蚀，即经过刻蚀之后的第二厚度的图案位置处多晶硅10320的厚度是第一厚度的图案位置处多晶硅10310的厚度的1/4-1/3。在实际生产过程中，第二厚度的图案位置处多晶硅10320刻蚀多少根据实际生产需要进行确定，不限于经过刻蚀之后的第二厚度的图案位置处多晶硅10320的厚度是第一厚度的图案位置处多晶硅10310的厚度的1/4-1/3。
最后，去除第一厚度的图案位置处的多晶硅层上的光刻胶，并对第一厚度的图案位置处的多晶硅层进行离子掺杂处理以形成开关薄膜晶体管的有源层，对第二厚度的图案位置处的多晶硅层进行离子掺杂处理以形成驱动薄膜晶体管的有源层，如图9所示。具体的，剥离图8中第一厚度的图案位置处多晶硅10310上方的光刻胶，采用离子布植制程对第一厚度的图案位置处多晶硅10310和第二厚度的图案位置处多晶硅10320进行掺杂离子布植。所植入的离子可以是P型或是N型掺杂物，P型掺杂物例如是硼离子，N型掺杂物例如是磷离子，以形成第一有源层1031和第二有源层1032。
在步骤1520中，在开关薄膜晶体管的有源层、驱动薄膜晶体管的有源层以及裸露的基底上形成平坦化栅绝缘层进一步包括以下步骤。
首先，在开关薄膜晶体管的有源层、驱动薄膜晶体管的有源层以及裸露的缓冲层上沉积一层绝缘材料，以形成栅绝缘层，如图10所示。具体的，采用化学气相沉积(CVD)方法，在第一有源层1031、第二有源层1032和裸露的缓冲层102的上表面生成一层栅极绝缘层，栅极绝缘层的材料为氧化硅、氮化硅中的一种或者二者组合。第一有源层1031和第二有源层1032通过该栅极绝缘层隔开，由于形成的第一有源层1031上的栅极绝缘层厚度和第二有源层1032的栅极绝缘层厚度相同，第一有源层1031和第二有源层1032之间存在段差，相应地，第一有源层1031上方的栅极绝缘层和第二有源层1032上方的栅极绝缘层也存在段差。
最后，对栅绝缘层进行平坦化处理，以形成平坦化栅绝缘层，如图11所示。具体的，采用化学机械平坦化方法(CMP)将栅极绝缘层凸起部分准确并均匀地去除，以消除第一有源层1031上方的栅极绝缘层和第二有源层1032上方的栅极绝缘层之间的段差，形成平坦化栅绝缘层105。
在步骤1530中，在第一有源层1031对应的的平坦化栅绝缘层105上生长一层栅极金属，通过光刻、刻蚀的工艺图案化栅极金属层，形成第一栅极1061。在第二有源层1032对应的的平坦化栅绝缘层105上生长一层栅极金属，通过光刻、刻蚀的工艺图案化栅极金属层，形成第二栅极1062。第一有源层1031上表面和第一栅极1061下表面之间的距离为d1，第二有源层1032上表面和第二栅极1062下表面之间的距离为d2，d1<d2，如图12所示。
通过设置开关薄膜晶体管T10的第一有源层1031的厚度大于驱动薄膜晶体管T20的第二有源层1032的厚度，以及开关薄膜晶体管T10的栅极1061和驱动薄膜晶体管T20的栅极1062设置在同一平坦化栅绝缘层105上，实现了开关薄膜晶体管T10的第一有源层1031上表面到开关薄膜晶体管T10的栅极1061下表面的距离小于驱动薄膜晶体管T20的第二有源层1032上表面到驱动薄膜晶体管T20的栅极1062下表面的距离，从而使得开关薄膜晶体管T10的栅极电容小于驱动薄膜晶体管T20的栅极电容，进而使得开关薄膜晶体管T10的亚阈值摆幅小于驱动薄膜晶体管T20的亚阈值摆幅，提高了开关薄膜晶体管T10的开关灵敏性和驱动薄膜晶体管T20的灰阶切换性能，减少了工艺制程，提高了生产效率。
在本发明的一个实施例中，在对应开关薄膜晶体管的有源层处的平坦化栅绝缘层上形成开关薄膜晶体管的栅极，在对应驱动薄膜晶体管的有源层处的平坦化栅绝缘层上形成驱动薄膜晶体管的栅极之后进一步包括以下几个步骤。
首先，在开关薄膜晶体管的栅极、驱动薄膜晶体管的栅极和裸露的平坦化栅绝缘层上沉积一层钝化材料，以形成层间绝缘层。如图13所示。具体的，在上述第一栅极1061和第二栅极1062以及暴露出来的平坦化栅绝缘层105上形成层间绝缘层107，层间绝缘层107的材质为氧化硅、氮化硅中的一种以及二者的组合，或者其他的绝缘材质等。
接着，在层间绝缘层107上对应开关薄膜晶体管的有源层的位置蚀刻贯通至该开关薄膜晶体管的有源层的过孔，在层间绝缘层107上对应驱动薄膜晶体管的有源层的位置蚀刻贯通至该驱动薄膜晶体管的有源层的过孔。对应开关薄膜晶体管的有源层在层间绝缘层上蚀刻贯通至对应有源层的第一过孔和第二过孔，对应驱动薄膜晶体管的有源层在所述层间绝缘层上蚀刻贯通至对应有源层的第三过孔和第四过孔，如图14所示。具体的，通过涂胶、曝光、显影的方式，在层间绝缘层107的上制作出光刻胶掩膜层，利用等离子体刻蚀技术(ICP)以光刻胶掩膜层为抗刻蚀层，刻蚀出贯穿层间绝缘层107以及平坦绝缘层105的深刻蚀过孔。
最后，在层间绝缘层上沉积一层金属材料，并进行处理以形成开关薄膜晶体管的源漏极和驱动薄膜晶体管的源漏极，以使得开关薄膜晶体管的源漏极通过第一过孔和第二过孔连接开关薄膜晶体管的有源层，驱动薄膜晶体管的源漏极通过第三过孔和第四过孔连接驱动薄膜晶体管的有源层，如图14所示。通过磁控溅射、光刻、刻蚀等传统工艺在上述的深刻蚀过孔(包括第一过孔、第二过孔、第三过孔和第四过孔)中形成第一源极1081、第一漏极1082、第二源极1091、第二漏极1092，其中，第一源极1081、第一漏极1082和第一有源层1031相应区域接触，第二源极1091、第二漏极1092和第二有源层1032相应区域接触。
根据本发明的又一个方面，还提供了一种显示装置，该显示装置采用以上所述的阵列基板。该阵列基板包括呈阵列排布的多个像素单元，每个像素单元包括耦合连接的开关薄膜晶体管和驱动薄膜晶体管，开关薄膜晶体管和驱动薄膜晶体管均包括有源层、平坦化栅绝缘层和栅极。其中，开关薄膜晶体管的有源层和驱动薄膜晶体管的有源层均设置于基底上，并且开关薄膜晶体管的有源层的厚度大于所述驱动薄膜晶体管的有源层的厚度；开关薄膜晶体管和驱动薄膜晶体管共用平坦化栅绝缘层，所述平坦化栅绝缘层设置于开关薄膜晶体管的有源层、驱动薄膜晶体管的有源层和裸露的基底上；开关薄膜晶体管的栅极对应其有源层设置于平坦绝缘层上，驱动薄膜晶体管的栅极对应其有源层设置于平坦化栅绝缘层上。该阵列基板还可用于OLED电视、手机、电子书、平板电脑，通过采用该阵列基板解决了制作显示面板工艺繁琐、效率低的问题，达到制作显示面板工艺简单、效率高的效果。

Claims (10)

1.一种阵列基板，包括呈阵列排布的多个像素单元，每个所述像素单元包括耦合连接的开关薄膜晶体管和驱动薄膜晶体管，所述开关薄膜晶体管和所述驱动薄膜晶体管均包括有源层、平坦化栅绝缘层和栅极，其中，
所述开关薄膜晶体管的有源层和所述驱动薄膜晶体管的有源层均设置于基底上，并且所述开关薄膜晶体管的有源层的厚度大于所述驱动薄膜晶体管的有源层的厚度；
所述开关薄膜晶体管和所述驱动薄膜晶体管共用平坦化栅绝缘层，所述平坦化栅绝缘层设置于所述开关薄膜晶体管的有源层、所述驱动薄膜晶体管的有源层和裸露的基底上；
所述开关薄膜晶体管的栅极对应其有源层设置于所述平坦化栅绝缘层上，所述驱动薄膜晶体管的栅极对应其有源层设置于所述平坦化栅绝缘层上。
2.根据权利要求1所述的阵列基板，其特征在于，还包括：
缓冲层，其设置于所述基底上，其上设置有所述开关薄膜晶体管的有源层和所述驱动薄膜晶体管的有源层。
3.根据权利要求1所述的阵列基板，其特征在于，还包括：
层间绝缘层，其设置于所述开关薄膜晶体管的栅极、所述驱动薄膜晶体管的栅极以及裸露的平坦化栅绝缘层上；
开关薄膜晶体管的源极和漏极，其对应所述开关薄膜晶体管的有源层设置于层间绝缘层上，并通过对应的过孔与所述开关薄膜晶体管的有源层连接；
驱动薄膜晶体管的源极和漏极，其对应所述驱动薄膜晶体管的有源层设置于层间绝缘层上，并通过对应的过孔与所述驱动薄膜晶体管的有源层连接。
4.一种用于制作阵列基板的方法，包括：
在基底上形成开关薄膜晶体管的有源层以及驱动薄膜晶体管的有源层，并使得所述开关薄膜晶体管的有源层的厚度大于所述驱动薄膜晶体管的有源层的厚度；
在所述开关薄膜晶体管的有源层、所述驱动薄膜晶体管的有源层以及裸露的基底上形成平坦化栅绝缘层；
在所述平坦化栅绝缘层上对应所述开关薄膜晶体管的有源层的位置形成开关薄膜晶体管的栅极，在所述平坦化栅绝缘层上对应所述驱动薄膜晶体管的有源层的位置形成驱动薄膜晶体管的栅极。
5.根据权利要求4所述的方法，其特征在于，在基底上形成开关薄膜晶体管的有源层以及驱动薄膜晶体管的有源层进一步包括：
在基底上沉积一层非晶硅，并进行处理以形成多晶硅层；
在所述多晶硅层上涂敷一层光刻胶，经曝光显影处理以形成光刻胶掩膜图案，并使得所述光刻胶掩膜图案包括第一厚度的图案和第二厚度的图案，所述第一厚度大于所述第二厚度；
以所述光刻胶掩膜图案为掩膜，刻蚀掉未被所述光刻胶掩膜图案覆盖的多晶硅层；
对所述光刻胶掩膜图案进行处理，并使得只保留对应所述第一厚度的图案位置处的光刻胶，去除对应所述第二厚度的图案位置处的光刻胶；
对裸露出的第二厚度的图案位置处的多晶硅层进行刻蚀处理，以使得所述第二厚度的图案位置处的多晶硅层达到预定厚度，并且所述第一厚度的图案位置处的多晶硅层厚度大于所述第二厚度的图案位置处的多晶硅层厚度；
去除所述第一厚度的图案位置处的多晶硅层上的光刻胶，并对所述第一厚度的图案位置处的多晶硅层进行离子掺杂处理以形成所述开关薄膜晶体管的有源层，对所述第二厚度的图案位置处的多晶硅层进行离子掺杂处理以形成所述驱动薄膜晶体管的有源层。
6.根据权利要求4或5所述的方法，其特征在于，在所述开关薄膜晶体管的有源层、所述驱动薄膜晶体管的有源层以及裸露的基底上形成平坦化栅绝缘层进一步包括：
在所述开关薄膜晶体管的有源层、所述驱动薄膜晶体管的有源层以及裸露的缓冲层上沉积一层绝缘材料，以形成栅绝缘层；
对所述栅绝缘层进行平坦化处理，以形成所述平坦化栅绝缘层。
7.根据权利要求4所述的方法，其特征在于，在基底上形成开关薄膜晶体管的有源层以及驱动薄膜晶体管的有源层之前还包括在基底上沉积一层缓冲材料以形成缓冲层。
8.根据权利要求4所述的方法，其特征在于，在所述平坦化栅绝缘层上对应所述开关薄膜晶体管的有源层的位置形成开关薄膜晶体管的栅极，在所述平坦化栅绝缘层上对应所述驱动薄膜晶体管的有源层的位置形成驱动薄膜晶体管的栅极之后进一步包括：
在所述开关薄膜晶体管的栅极、所述驱动薄膜晶体管的栅极和裸露的平坦化栅绝缘层上沉积一层钝化材料，以形成层间绝缘层；
在所述层间绝缘层上对应所述开关薄膜晶体管的有源层的位置蚀刻贯通至该开关薄膜晶体管的有源层的过孔，在所述层间绝缘层上对应所述驱动薄膜晶体管的有源层的位置蚀刻贯通至该驱动薄膜晶体管的有源层的过孔；
在所述层间绝缘层上沉积一层金属材料，并进行处理以形成所述开关薄膜晶体管的源漏极和所述驱动薄膜晶体管的源漏极，以使得所述开关薄膜晶体管的源漏极通过对应过孔连接该开关薄膜晶体管的有源层，并使所述驱动薄膜晶体管的源漏极通过对应孔连接该驱动薄膜晶体管的有源层。
9.根据权利要求5所述的方法，其特征在于，在所述多晶硅层上涂敷一层光刻胶，经曝光显影处理以形成光刻胶掩膜图案时采用半灰阶光罩在一道工艺制程中完成。
10.一种显示装置，包括权利要求1-3中任一项所述的阵列基板。
CN201710389344.XA 2017-05-27 2017-05-27 一种阵列基板及其制作方法、显示装置 Active CN107170759B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710389344.XA CN107170759B (zh) 2017-05-27 2017-05-27 一种阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710389344.XA CN107170759B (zh) 2017-05-27 2017-05-27 一种阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN107170759A true CN107170759A (zh) 2017-09-15
CN107170759B CN107170759B (zh) 2020-02-28

Family

ID=59822127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710389344.XA Active CN107170759B (zh) 2017-05-27 2017-05-27 一种阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN107170759B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962966A (zh) * 2018-08-02 2018-12-07 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
CN109256397A (zh) * 2018-09-20 2019-01-22 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示装置
CN111405084A (zh) * 2019-01-02 2020-07-10 武汉华星光电半导体显示技术有限公司 显示面板和智能终端
CN111834381A (zh) * 2020-07-30 2020-10-27 合肥鑫晟光电科技有限公司 阵列基板、显示面板、显示装置及阵列基板的制作方法
WO2020244313A1 (zh) * 2019-06-06 2020-12-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
CN112186018A (zh) * 2020-09-30 2021-01-05 合肥鑫晟光电科技有限公司 显示面板及其制备方法、显示装置
CN115377166A (zh) * 2022-08-31 2022-11-22 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487044A (zh) * 2010-12-06 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN103456765A (zh) * 2013-09-10 2013-12-18 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
CN104659285A (zh) * 2015-01-20 2015-05-27 深圳市华星光电技术有限公司 适用于amoled的tft背板制作方法及结构
CN105098004A (zh) * 2015-07-07 2015-11-25 华灿光电(苏州）有限公司 一种发光二极管外延片的生长方法及外延片
CN206022363U (zh) * 2016-09-26 2017-03-15 合肥鑫晟光电科技有限公司 阵列基板、显示面板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487044A (zh) * 2010-12-06 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN103456765A (zh) * 2013-09-10 2013-12-18 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
CN104659285A (zh) * 2015-01-20 2015-05-27 深圳市华星光电技术有限公司 适用于amoled的tft背板制作方法及结构
CN105098004A (zh) * 2015-07-07 2015-11-25 华灿光电(苏州）有限公司 一种发光二极管外延片的生长方法及外延片
CN206022363U (zh) * 2016-09-26 2017-03-15 合肥鑫晟光电科技有限公司 阵列基板、显示面板和显示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962966A (zh) * 2018-08-02 2018-12-07 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
CN109256397A (zh) * 2018-09-20 2019-01-22 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示装置
US11069725B2 (en) * 2018-09-20 2021-07-20 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display substrate and method of preparing the same, and display device
CN111405084A (zh) * 2019-01-02 2020-07-10 武汉华星光电半导体显示技术有限公司 显示面板和智能终端
WO2020244313A1 (zh) * 2019-06-06 2020-12-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
US11545510B2 (en) 2019-06-06 2023-01-03 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Array substrate, and production method thereof, display panel, and display apparatus
CN111834381A (zh) * 2020-07-30 2020-10-27 合肥鑫晟光电科技有限公司 阵列基板、显示面板、显示装置及阵列基板的制作方法
CN111834381B (zh) * 2020-07-30 2023-10-27 合肥鑫晟光电科技有限公司 阵列基板、显示面板、显示装置及阵列基板的制作方法
CN112186018A (zh) * 2020-09-30 2021-01-05 合肥鑫晟光电科技有限公司 显示面板及其制备方法、显示装置
CN112186018B (zh) * 2020-09-30 2023-05-23 合肥鑫晟光电科技有限公司 显示面板及其制备方法、显示装置
CN115377166A (zh) * 2022-08-31 2022-11-22 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
CN107170759B (zh) 2020-02-28

Similar Documents

Publication Publication Date Title
CN107170759A (zh) 一种阵列基板及其制作方法、显示装置
EP2985784B1 (en) Low-temperature poly-silicon tft array substrate, manufacturing method therefor, and display apparatus
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN103745955B (zh) 显示装置、阵列基板及其制造方法
CN107134461A (zh) 薄膜晶体管阵列基板及其制备方法、oled显示装置
US10699905B2 (en) Low-temperature polysilicon (LTPS), thin film transistor (TFT), and manufacturing method of array substrate
WO2015090016A1 (zh) 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置
CN1716532B (zh) 制备显示装置的方法
TW200832714A (en) Fabricating method for low temperatyue polysilicon thin film
WO2015188594A1 (zh) 多晶硅层及显示基板的制备方法、显示基板
WO2020224095A1 (zh) 阵列基板及制备方法、显示装置
JP2005510063A (ja) 多結晶シリコン用マスク及びこれを利用した薄膜トランジスタの製造方法
CN105280716B (zh) 薄膜晶体管的制造方法
WO2017000335A1 (zh) Tft背板的制作方法及其结构
CN104299891B (zh) 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
CN106298645B (zh) 一种tft基板的制备方法
CN107342297A (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
CN102832169A (zh) 阵列基板及其制备方法、显示器件
US10629746B2 (en) Array substrate and manufacturing method thereof
CN106952963B (zh) 一种薄膜晶体管及制作方法、阵列基板、显示装置
JP3708150B2 (ja) 薄膜トランジスタ基板
US9837542B2 (en) Polycrystalline silicon thin-film transistor
JP5728157B2 (ja) フラットパネルディスプレイ半導体の製造方法
CN107464752A (zh) 多晶硅薄膜的制备方法、薄膜晶体管阵列基板的制备方法
JP2000208422A (ja) 積層膜形成方法及び薄膜製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant