CN107170713B - 基底和包括多个该基底的多重基底以及用于其制造的方法 - Google Patents

基底和包括多个该基底的多重基底以及用于其制造的方法 Download PDF

Info

Publication number
CN107170713B
CN107170713B CN201710124003.XA CN201710124003A CN107170713B CN 107170713 B CN107170713 B CN 107170713B CN 201710124003 A CN201710124003 A CN 201710124003A CN 107170713 B CN107170713 B CN 107170713B
Authority
CN
China
Prior art keywords
metal layer
substrate
edge region
depression
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710124003.XA
Other languages
English (en)
Other versions
CN107170713A (zh
Inventor
A·罗特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107170713A publication Critical patent/CN107170713A/zh
Application granted granted Critical
Publication of CN107170713B publication Critical patent/CN107170713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明涉及一种基底，所述基底具有陶瓷板或陶瓷层(21)和平面地固定在陶瓷层(21)的至少一个表面侧上的至少一个金属层(22)，所述金属层在至少一个边缘区域(23，24，25，26)上具有至少一个下沉部(27，28，29，30)。在此，至少一个下沉部(27，28，29，30)在边缘区域(23，24，25，26)中对信息进行编码。此外，本发明涉及一种包括多个所述基底的多重基底，以及涉及一种用于制造所述基底的方法。

Description

基底和包括多个该基底的多重基底以及用于其制造的方法
技术领域
本发明涉及一种根据权利要求1的前序部分所述的基底、特别是陶瓷基底，以及涉及一种根据权利要求9的前序部分所述的多重基底。此外，本发明涉及一种用于制造基底的方法。
背景技术
公知的是在多重用途部分(Mehrfachnutzen)中制造基底，特别也是制造具有由陶瓷、例如氧化铝陶瓷构成的绝缘层或载体层的基底，也就是说，通过将数个单个基底制造在共同的绝缘层和载体层上作为多重基底并且也装备电子元件，其中，多重基底接着被分离成或分成单个基底以用于其他应用。这种分离特别是在多重基底具有由陶瓷构成的绝缘层和载体层的情况下通过特别是借助于激光沿着由单个基底限界的切割线切割和/或通过沿着切割线或应断开线断开来实现。
这种多重基底例如在DE 195 04 378 A1、DE 44 44 680 A1和DE 93 10 299 U1中被描述。
前述的陶瓷基底被用于制造电路、特别是功率电路，并且通常在至少一个表面侧上设有金属化层，所述金属化层在使用蚀刻技术的情况下这样结构化，以使得所述金属化层形成对于电路所需要的印刷电路、接触面以及类似的结构。
为了合理地制造电路而公知的是，在多重用途部分中进行所述电路的制造，也就是说，特别是将金属面结构化用于实现所需的印刷电路、接触面以及类似的结构，然而也在多重用途部分上装备电子元件，所述多重用途部分接着在完成结构化或装备之后分成相应的单个基底。然而在此，单个基底相关地损失了信息，例如单个基底在多重用途部分中的位置、单个基底的制造者、布线工艺图的修订号以及类似的信息，因为这些信息通常仅仅保存在多重用途部分或者说多重基底的边缘区域中。
由DE 40 04 844 C1公知的是，在陶瓷基底的金属化层中设置孔，所述孔通过蚀刻产生，以便避免陶瓷基底和施加在其上的金属化层之间具有大压力差和张力差。
DE 43 18 241 A1以类似的方式公开的是，将部分的变薄部施加在平面固定在绝缘层上的金属层的边缘区域中，其方式是，沿着这个边缘区域在金属层上加工两行开口。
发明内容
在这种背景下，本发明的任务在于，提出一种经改善的基底、特别是陶瓷基底，能够将特别是关于所述基底的制造的特定信息以简单的方式持久地并且至少机器可读地存储在所述基底上。特别是应该在本来就要在基底上进行的加工步骤期间，例如在对平面地施加在基底的至少一个表面侧上的金属层进行结构化期间，也可以在基底上存储所述信息，以便使用于存储信息的耗费保持尽可能小。此外，应提出一种具有这种特性的多重基底。此外，应给出一种用于制造基底的方法。
该任务通过具有权利要求1所述的特征的基底、通过具有权利要求9所述的特征的多重基底以及通过具有权利要求10所述的特征的方法解决。相应的从属权利要求公开了本发明的其他特别有利的设计方案。
需要指出的是，在下述说明书中单独实施的特征能够以技术上有意义的任意方式彼此组合，并且表明本发明的其他设计方案。说明书特别是结合附图附加地表征和规定本发明。
此外需要指出的是，以下描述的发明能够应用于任何种类的基底，例如AlN(氮化铝)、Si3N4(氮化硅)、Al2O3(氧化铝)和类似的种类。此外，基底能够以金属化层、例如Cu(铜)或Al(铝)涂覆。在此，金属化层可以通过不同的方法、例如通过AMP(Active MetalBrazing，活性金属钎焊)、DCB(Direct Copper Bonding，直接键合铜)、DAB(DirectAluminum Bonding，直接键合铝)、厚涂层方法和类似的方法施加到基底的至少一个表面侧上。在此特别优选的是DCB和AMB陶瓷基底。在这里，术语“基底”在下文中用作所有前述基底类型的同义词。
根据本发明，基底具有陶瓷板或陶瓷层以及平面固定在所述陶瓷层的至少一个表面侧上的至少一个金属层。金属层在至少一个边缘区域上具有至少一个下沉部(Versenkung)。这可以理解为，与例如由于金属层的表面粗糙度导致的表面不平度相比，所述下沉部表示在金属层中明显的并且主要关于其边缘清晰限界的凹陷。下沉部例如可以作为孔状的凹陷加工到金属层中，所述凹陷在其深度方面明显地与周围的金属层表面分界。
优选地，至少一个下沉部通过蚀刻加工到金属层中。这能够以特别有利的方式与本来就要实施的金属层的结构化同时进行，从而不需要附加步骤以将下沉部加工到基底上的金属层中。在用于将金属化层施加到基层的至少一个表面侧上的厚涂层方法中，这优选地通过刮刻(Rakeln)进行。
根据本发明，在金属层的边缘区域中的至少一个下沉部对信息进行编码。也就是说，通过将至少一个下沉部预定地并且非任意地布置在金属层的边缘区域中，可以明确地在这个边缘区域中形成期望的、要编码的信息。换而言之，借助于至少一个下沉部将信息持久地存储在金属层中，所述信息例如为基底在多重基底上的位置或连续编号、基底的制造厂标志或基底的结构布线工艺图的修订号、以及类似的信息。其他信息当然能够以这种方式同样存储在基底上，其他信息例如为通过膜片掩膜照射基底或者通过激光直接照射的日期代码、任意的识别基底的批号或材料编码、以及类似的信息。
根据本发明在基底的金属层中的信息储存实现了在例如以多重基底形式的基底制造商处的所有制造步骤期间，以及之后例如以单个基底形式的基底的使用者处都能进行准确地跟踪。在金属层中使用下沉部的另一个优点是，由此存储在金属层中的信息是机器可读的，并且所述信息的检测可以完全自动地进行。
根据本发明的一个有利的设计方案，借助于至少一个下沉部对金属层中的信息进行二进制编码、位置编码或四进制编码。
在二进制编码中，在金属层的边缘区域中的特定位置上存在下沉部相当于逻辑“1”，在该位置上不存在的下沉部相当于逻辑“0”。为了表示二进制编码的开始位置和/或结束位置，可以在二进制码的起始或末尾处使用相应的附加下沉部。
替换地，在使用位置编码的情况下，可以在金属层中存储信息，例如数字。在此，下沉部沿着金属层的边缘区域的特定位置相当于相应的数字，其中，例如沿着金属边缘的1mm的间距可以意味着相应的数字增加/减少1。位置编码的特别的优点是，要编码的信息可以通过仅仅一个加工在金属层中的下沉部来储存。
在多个下沉部可以沿着金属层的边缘区域布置成两行的情况中，沿着金属边缘的每个位置可以包括两个用于对信息进行编码的下沉部，由此每个位置可以编码四种状态(四进制编码)。由此可以实现高的信息密度。
根据借助于下沉部要存储的信息以及通过下沉部除了表示其信息以外还附加提供的作用、例如开头提到的将下沉部用于减少热交换需求的特性，根据本发明的另一个设计方案可以有利的是，借助于至少一个下沉部对信息进行反编码。换句话说，在金属层的边缘区域中的特定位置上缺少下沉部，则可以表示逻辑“1”，而存在下沉部则表示逻辑“0”。在位置编码中，例如不存在下沉部相当于要编码的信息，其中，在反编码中大量存在下沉部则能够附加地用于减少热交换需求。
本发明的另一个有利的设计方案设置，下沉部完全穿过金属层的厚度。换句话说，金属层中的下沉部从所述金属层的背离基底表面的上侧延伸直至基底表面，金属层被施加到该基底表面上。由此能够以有利的方式在读取借助于下沉部所存储的信息时提高光学对比度。
根据本发明的另一个有利的设计方案，下沉部仅仅部分地进入到金属层中，也就是说，下沉部的最深点还处于金属层内部并且未到达基底表面，金属层被施加到该基底表面上。以这种方式，可以使借助于下沉部将信息在金属层中的存储一定程度上更好地与已存在的加工方法(蚀刻方法)协调一致，从而不需要单独地用于在金属层中对信息进行编码的附加的方法步骤。
所述至少一个下沉部可以不仅布置在基底的上侧上(如果那里施加有金属层)，而且布置在基底的下侧上(如果那里施加有金属层)。
本发明的另一个有利的设计方案设置，下沉部朝向陶瓷层的边缘区域开口，该陶瓷层的边缘区域朝向金属层的边缘区域，在该金属层的边缘区域中布置有至少一个下沉部。优选地，下沉部在此作为切口加工到金属层中。虽然以这种方式制造的下沉部与蚀刻到金属层中的下沉部相比要求稍稍较大的空间，然而朝向基底边缘开口的下沉部提供重要的优点：所述下沉部也在基底的侧视图中被检测，也就是说可以被读取。因此，当多个基底以叠堆方式上下重叠地分层堆放时，通过至少一个下沉部进行编码的信息则也可以被检测。
根据本发明的另一个有利的设计方案，金属层还具有定向指示器，所述定向指示器实现基底的明确的定向。特别是在沿着金属层的不同的边缘区域对多个信息进行编码的情况中，在读取所存储的信息之前对基底可靠的和明确的定向是绝对必要的。这借助于例如通过蚀刻在金属层中加工的定向指示器来实现。
优选地，定向指示器例如可以在金属层的角部上设计为金属层中的三角形的缺口。
根据本发明的另一方面提供一种多重基底，其具有陶瓷板或陶瓷层，所述陶瓷板或陶瓷层形成至少两个彼此紧邻的并且彼此一体连接的单个基底，所述单个基底又通过至少一条在所述单个基底之间延伸的切割线彼此隔开。在此，切割线应理解为下述的线，在随后的分开步骤中沿着该线将多重基底切割和/或断开，以便使单个基底彼此分开。在此，单个基底以有利的方式分别根据前述设计方案中的任一种来设计。这种多重基底的优点和效果直接由根据本发明的单个基底的已述的优点和效果得出，并且由此也类似地适用于根据本发明的多重基底。
根据本发明的另一方面公开一种用于制造基底的方法，其至少具有下述步骤：
-提供陶瓷板或陶瓷层；
-将至少一个金属层平面地固定在陶瓷层的至少一个表面侧上；
-将至少一个下沉部加工在金属层的至少一个边缘区域上，以使得至少一个下沉部在边缘区域中对信息进行编码。
优选地，至少一个金属层可以根据前面已经叙述的涂装方法中的任一种施加到基底表面上并且平面地与所述基底表面固定。
根据本发明，预定地并且非任意地在金属层的边缘区域中加工至少一个下沉部，使得借助于至少一个下沉部在金属层的边缘区域中的特定布置明确地在这个边缘区域中形成期望的、要编码的信息。在此，借助于至少一个下沉部对信息的形成可以例如是二进制编码、位置编码和/或四进制编码的。
关于结合在此公开的基底制造方法的其余定义、效果和优点请参考根据本发明的基底的前述说明，所述说明也应该以类似的方式适用于所述方法。
根据本发明的方法的一个有利的设计方案，至少一个下沉部在金属层中的加工包括用于对金属层进行光照技术结构化的照射步骤，其中，至少一个下沉部在所述金属层上的布置至少借助于激光直接照射进行。与借助于静态的膜片掩膜进行照射相比，激光直接照射提供下述重要的优点：至少一个下沉部在金属层上的布置至少可以动态地进行。由此可以借助于至少一个下沉部将基底与基底之间不同的、改变的信息“写入”到金属层中，这提供了显著的制造技术方面的优点。
下沉部在金属层中实际的加工可以接着如同前述的那样通过传统的蚀刻实现。
附图说明
本发明的其他特征和优点由对本发明的实施例的下述说明得出，所述实施例在下文中参考附图详细地说明，这些实施例不应理解为对本发明的限制。附图中：
图1示出根据本发明的基底的一个实施例的俯视图。
具体实施方式
图1是根据本发明的基底20的一个实施例的俯视图。所示的基底20具有陶瓷板或陶瓷层21和至少一个平面地固定在陶瓷层21的至少一个表面侧上的金属层22。在图1中示出基底20的上侧。可以理解的是，图1中未示出的基底20的下侧同样可以具有金属层。
虽然在图1中仅仅示出一个基底20，但可以理解的是，根据这种实施方式的基底20在分开之前可以是未示出的多重基底的一部分，所述多重基底的陶瓷层形成多个彼此紧邻的并且彼此一体连接的(单个)基底20，所述(单个)基底通过至少一条在单个基底20之间延伸的切割线分开。沿着这条沿基底20的陶瓷层21的边缘延伸的切割线，例如借助于激光来切割和/或断开单个基底20，以便获得图1中所示的基底20。
图1中所示的基底20的实施例具有矩形的、在此为正方形的形状。金属层22包括四个边缘区域23，24，25和26。如同图1进一步可知的那样，可以看到每个边缘区域23，24，25或26分别具有一个下沉部27，28，29或30，所述下沉部被加工到金属层22中。在每个边缘区域23，24，25和26中，分别布置在所述边缘区域中的下沉部27，28，29或30分别对关于基底20的信息进行编码。换句话说，在图1中所示的基底20的实施例中总共将四种不同的信息储存在安置在基底20的上侧上的金属层22中。
下沉部27，28，29和30在基底20中分别通过蚀刻加工到金属层22中。特别是图1中所示的下沉部27，28，29和30被蚀刻完全穿过金属层22，从而每个下沉部27，28，29和30的最深点分别到达陶瓷层21(基底表面)，以便实现高的光学对比度以用于良好地识别下沉部27，28，29和30。
在图1中所示的基底20中，在边缘区域23中借助于下沉部27进行编码并且存储的信息表示行位置，在以上提到的多重基底上的基底20在分开之前占有所述行位置。在边缘区域24中，下沉部28表示基底20相应地在多重基底上占据的列位置。在这个实施例中，这两种信息被进行位置编码，也就是说，沿着相应边缘区域23或24的在图1中所示的箭头方向，从金属层22的左上角部31出发的相应下沉部27或28的位置表示基底20在多重基底中的行数或列数，其中，在所示的基底20的实施例中，多重基底上的每行或每列分别被规定为相应的下沉部27或28递增1mm。
在金属层22的边缘区域25中，借助于下沉部29对施加到金属层上的结构化布线工艺图(未示出)的修订号、例如膜片掩膜的日期代码进行编码。
在金属层22的边缘区域26中，下沉部30对基底20的制造商标志进行编码，其中，例如下沉部30表示第一制造商，两个布置在边缘区域26中的下沉部30表示第二制造商等。
如同此外在图1中可以看到的那样，金属层22的左上角部31被设计为定向指示器32，所述定向指示器实现基底20的明确的定向，以便明确地检测在金属层22的多个边缘区域23，24，25和26中所编码的信息。这个定向指示器32也优选地通过蚀刻加工到金属层中。在图1中所示的基底20中，金属层22的角部31中的定向指示器32被设计为三角形的缺口。定向指示器32的其他适合的(几何)形状也是可以考虑的，这些形状能够实现对基底20的明确定向。
以上描述的根据本发明的基底、多重基底以及制造方法不局限于在此公开的实施方式，而是也包括效果相同的其他实施方式。
在优选的实施方案中，使用根据本发明的基底、特别是陶瓷基底来制造电路、特别是功率电路，所述陶瓷基底具有施加在陶瓷基底的至少一个表面侧上的金属层、例如铜或铝，其中，在金属层中加工至少一个用于对信息进行编码的下沉部。
附图标记列表
20 基底
21 陶瓷板或陶瓷层
22 金属层
23 边缘区域
24 边缘区域
25 边缘区域
26 边缘区域
27 下沉部
28 下沉部
29 下沉部
30 下沉部
31 角部
32 定向指示器

Claims (9)

1.一种多重基底，所述多重基底具有陶瓷板或陶瓷层(21)和平面地固定在所述陶瓷层(21)的至少一个表面侧上的至少一个金属层(22)，其中所述多重基底形成至少两个彼此紧邻的并且彼此一体连接的单个基底(20)，所述单个基底通过至少一条在所述单个基底(20)之间延伸的切割线彼此隔开，其中所述单个基底(20)分别在至少一个边缘区域上具有至少一个下沉部，
其中所述单个基底(20)沿着所述边缘区域的所述下沉部的位置不同，以便借助于所述至少一个下沉部在所述边缘区域中对信息进行编码。
2.根据权利要求1所述的多重基底，其特征在于，借助于所述至少一个下沉部对所述信息进行反编码。
3.根据权利要求1或2所述的多重基底，其特征在于，所述下沉部完全穿过所述金属层(22)的厚度。
4.根据权利要求1或2所述的多重基底，其特征在于，所述下沉部仅仅部分地进入到所述金属层(22)中。
5.根据权利要求1或2所述的多重基底，其特征在于，所述下沉部朝所述陶瓷层(21)的边缘区域开口，该陶瓷层的边缘区域朝向所述金属层(22)的边缘区域，在该金属层的边缘区域中布置有所述至少一个下沉部。
6.根据权利要求1或2所述的多重基底，其特征在于，所述金属层(22)还具有定向指示器(31)，所述定向指示器实现对所述单个基底(20)的明确的定向。
7.根据权利要求6所述的多重基底，其特征在于，所述定向指示器(32)在所述金属层(22)的角部(31)上被构造为所述金属层(22)中的三角形的缺口。
8.一种用于制造多重基底的方法，所述方法至少具有下述步骤：
-提供陶瓷板或陶瓷层(21)；
-将至少一个金属层(22)平面地固定在所述陶瓷层(21)的至少一个表面侧上；
-形成至少两个彼此紧邻的并且彼此一体连接的单个基底(20)，所述单个基底通过至少一条在所述单个基底(20)之间延伸的切割线彼此隔开，其中所述单个基底(20)分别在至少一个边缘区域上具有至少一个下沉部；
-将至少一个下沉部加工在每个单个基底(20)的所述金属层(22)的至少一个边缘区域上，以使得所述单个基底(20)沿着所述边缘区域的所述下沉部的位置不同，以便借助于所述至少一个下沉部在所述边缘区域中对信息进行编码。
9.根据权利要求8所述的方法，其特征在于，至少一个下沉部在所述金属层(22)中的加工包括用于对金属层(22)进行光照技术结构化的照射步骤，其中，所述至少一个下沉部在所述金属层(22)上的布置至少借助于激光直接照射进行。
CN201710124003.XA 2016-03-07 2017-03-03 基底和包括多个该基底的多重基底以及用于其制造的方法 Active CN107170713B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16158942.9A EP3217428B1 (de) 2016-03-07 2016-03-07 Mehrfachsubstrat sowie verfahren zu dessen herstellung
EP16158942.9 2016-03-07

Publications (2)

Publication Number Publication Date
CN107170713A CN107170713A (zh) 2017-09-15
CN107170713B true CN107170713B (zh) 2019-12-10

Family

ID=55521546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710124003.XA Active CN107170713B (zh) 2016-03-07 2017-03-03 基底和包括多个该基底的多重基底以及用于其制造的方法

Country Status (3)

Country Link
US (1) US10206279B2 (zh)
EP (1) EP3217428B1 (zh)
CN (1) CN107170713B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322105A (zh) * 2000-03-03 2001-11-14 株式会社村田制作所 多层集成式基片和多层陶瓷元件的制造方法
CN1352588A (zh) * 1999-05-28 2002-06-05 3M创新有限公司 研磨处理设备及采用编码研磨产品的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4004844C1 (de) 1990-02-16 1991-01-03 Abb Ixys Semiconductor Gmbh Verfahren zur Herstellung einer strukturierten Kupfermetallisierung auf einem Keramiksubstrat
JPH04111438A (ja) * 1990-08-31 1992-04-13 Fujitsu Ltd 半導体装置の製造方法
DE4318241C2 (de) 1993-06-02 1995-06-29 Schulz Harder Juergen Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
DE4319944C2 (de) * 1993-06-03 1998-07-23 Schulz Harder Juergen Mehrfach-Substrat sowie Verfahren zu seiner Herstellung
DE9310299U1 (de) 1993-06-16 1994-02-03 Schulz-Harder, Jürgen, Dr.-Ing., 91207 Lauf Mehrfach-Substrat
DE4444680A1 (de) 1994-12-15 1996-06-27 Schulz Harder Juergen Mehrfachsubstrat für elektrische Bauelemente, insbesondere für Leistungs-Bauelemente
DE19504378A1 (de) 1995-02-09 1996-08-14 Curamik Electronics Gmbh Mehrfach-Substrat
JPH1140907A (ja) * 1997-07-17 1999-02-12 Fuji Photo Film Co Ltd プリント配線板及び部品取り付け方法
KR101391924B1 (ko) * 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
JP5348238B2 (ja) * 2009-02-25 2013-11-20 日本電気株式会社 キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体
JP2013247256A (ja) * 2012-05-28 2013-12-09 Hitachi Ltd 半導体装置およびその製造方法
JP6286911B2 (ja) * 2013-07-26 2018-03-07 セイコーエプソン株式会社 実装構造、電気光学装置及び電子機器
CN105637634A (zh) * 2013-10-16 2016-06-01 皇家飞利浦有限公司 紧凑激光器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1352588A (zh) * 1999-05-28 2002-06-05 3M创新有限公司 研磨处理设备及采用编码研磨产品的方法
CN1322105A (zh) * 2000-03-03 2001-11-14 株式会社村田制作所 多层集成式基片和多层陶瓷元件的制造方法

Also Published As

Publication number Publication date
US10206279B2 (en) 2019-02-12
EP3217428B1 (de) 2022-09-07
CN107170713A (zh) 2017-09-15
US20170257945A1 (en) 2017-09-07
EP3217428A1 (de) 2017-09-13

Similar Documents

Publication Publication Date Title
EP3198640B1 (en) Method of forming a semiconductor package
EP1435658B1 (en) Substrates and method for producing the same
US7102214B1 (en) Pre-molded leadframe
US20210225744A1 (en) Leadframe, Encapsulated Package with Punched Lead and Sawn Side Flanks, and Corresponding Manufacturing Method
EP3979315A1 (en) Heat dissipating substrate for semiconductor and preparation method thereof
KR102407430B1 (ko) 광전자 반도체 부품 및 광전자 반도체 부품의 제조 방법
CN107170713B (zh) 基底和包括多个该基底的多重基底以及用于其制造的方法
WO2007105879A1 (en) Manufacturing method of radiant heat circuit board
CN107135601B (zh) 多重基底
JP2006324566A (ja) チップ部品
CN101964338A (zh) 半导体封装件、其制造方法及重布芯片封胶体
US7071571B2 (en) Semiconductor component having a plastic housing and methods for its production
US10892212B2 (en) Flat no-lead package with surface mounted structure
JP4452846B2 (ja) 金属−セラミックス接合基板及びその製造方法
US20140110159A1 (en) Stress-reduced circuit board and method for forming the same
JP6345957B2 (ja) 金属−セラミックス回路基板およびその製造方法
JP6566586B2 (ja) 金属−セラミックス回路基板およびその製造方法
US20160379969A1 (en) Patterned Wafer and Method of Making the Same
CA2680247C (en) Integrated circuit package, notably for image sensor, and method of positioning
US20220418079A1 (en) Insulating metal substrate structure
JP5522225B2 (ja) 電子装置の製造方法
WO2019225273A1 (ja) 回路基板の製造方法
KR100967202B1 (ko) 반도체소자의 금속패드
JP2024033806A (ja) 半導体装置、および半導体装置の製造方法
JP2024005589A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant