CN107170679A - 一种导电图形的制作方法、导电图形及显示基板 - Google Patents

一种导电图形的制作方法、导电图形及显示基板 Download PDF

Info

Publication number
CN107170679A
CN107170679A CN201710358507.8A CN201710358507A CN107170679A CN 107170679 A CN107170679 A CN 107170679A CN 201710358507 A CN201710358507 A CN 201710358507A CN 107170679 A CN107170679 A CN 107170679A
Authority
CN
China
Prior art keywords
conductive
etching
conductive pattern
layer
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710358507.8A
Other languages
English (en)
Other versions
CN107170679B (zh
Inventor
宫奎
段献学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710358507.8A priority Critical patent/CN107170679B/zh
Publication of CN107170679A publication Critical patent/CN107170679A/zh
Application granted granted Critical
Publication of CN107170679B publication Critical patent/CN107170679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种导电图形的制作方法、导电图形及显示基板。制作方法包括：在衬底上形成导电层；在所述导电层上形成保护层的图形；以所述保护层的图形为掩膜，对所述导电层进行等离子体轰击刻蚀，形成导电过渡图形；以所述保护层的图形为掩膜，对所述导电过渡图形进行湿法刻蚀以形成导电图形，所述导电图形的刻蚀侧面具有坡度；去除所述保护层的图形。在本发明的方案中，先通过等离子体轰击刻蚀导电层，形成导电图形的雏形结构，之后再使用湿法刻蚀进行快速刻蚀，最终形成具有坡度的导电图形，由于整个过程中湿法刻蚀耗时较短，因此不易使导电图形发生过刻蚀现象，从而能够得到完整的导电图形结构，能够提高产品的良品率。

Description

一种导电图形的制作方法、导电图形及显示基板
技术领域
本发明涉及导电图形制作领域，特别是一种导电图形的制作方法、导电图形及显示基板。
背景技术
在目前常规的显示面板中，显示基板上设置有各类导电图形(例如信号线、栅极、源极、漏极等)，而导电图形的工艺好坏，可决定信号传输的效率，从而影响显示面板显示画面。
目前，在显示基板制作导电图形的方法是先沉积导电材料层，之后在导电材料层上涂覆光刻胶，通过曝光、显影工艺，使光刻胶形成保护图形，并以保护图形为掩膜，对导电材料层进行湿法刻蚀，使得导电材料层图案化后形成导电图形。
然而，经不断实践发现，现有湿法刻蚀需要较长的刻蚀时间，刻蚀液容易过刻蚀一部分保护图形，使得保护图形难以起到掩膜作用，从而形成如图1所示的导电图形结构。在图1中，被过刻蚀的保护图形100无法提供刻蚀保护，因此最终形成的导电图形200侧向腐蚀严重，从而影响了信号传输，最终导致画面无法得到正常显示。
发明内容
本发明的目的是解决现有的导电图形制作工艺容易对导电图形造成过刻蚀而影响信号传输的问题。
为实现上述目的，一方面，本发明的实施例提供一种导电图形的制作方法，包括：
在衬底上形成导电层；
在所述导电层上形成保护层的图形；
以所述保护层的图形为掩膜，对所述导电层进行等离子体轰击刻蚀，形成导电过渡图形；
以所述保护层的图形为掩膜，对所述导电过渡图形进行湿法刻蚀以形成导电图形，所述导电图形的刻蚀侧面具有坡度；
去除所述保护层的图形。
其中，以所述保护层的图形为掩膜，对所述导电层进行等离子体轰击刻蚀包括：
以所述保护层的图形为掩膜，使用Ar+离子对所述导电层进行轰击刻蚀。
其中，以所述保护层的图形为掩膜，对所述导电过渡图形进行湿法刻蚀形成导电图形包括：
以所述保护层的图形为掩膜，使用刻蚀液浸泡或喷淋导电过渡图形，从而使得所述导电图形的刻蚀侧面的坡度角在预设范围内。
其中，所述预设范围为30°～60°。
其中，所述导电层包括第一导电薄膜和第二导电薄膜，所述第二导电薄膜位于所述第一导电薄膜远离所述衬底的一侧，在对所述导电过渡图形进行湿法刻蚀时，所述第二导电薄膜被刻蚀的速率大于所述第一导电薄膜被刻蚀的速率。
其中，所述第一导电薄膜和所述第二导电薄膜的同一刻蚀侧面呈升阶的阶梯结构。
其中，所述导电层包括第二导电薄膜、位于所述第二导电薄膜远离所述衬底一侧的第一导电薄膜和位于所述第一导电薄膜远离所述衬底一侧的第二导电薄膜，在对所述导电过渡图形进行湿法刻蚀时，所述第二导电薄膜被刻蚀的速度大于所述第一导电薄膜被刻蚀的速度。
其中，所述第一导电薄膜的形成材料包括Cu，所述第二导电薄膜的形成材料包括Mo。
另一方面，本发明的实施例还提供一种导电图形，该导电图形采用上述制作方法制作得到，所述导电图形的刻蚀侧面的坡度角在预设范围内。
此外，本发明的实施例还提供一种显示基板，包括有衬底基板以及形成在衬底基板上的上述导电图形。
本发明的上述方案具有如下有益效果：
在本发明的方案中，先对导电层进行等离子体轰击刻蚀，从而形成导电图形的雏形结构，之后再对雏形结构进行短暂的湿法刻蚀，最终形成具有坡度的导电图形，由于整个过程中湿法刻蚀耗时较短，因此不易发生过刻蚀现象，从而能够得到完整的导电图形结构，保证导电图形正常加载信号；此外，在实际应用中，导电层的大部分会被等离子体轰击刻蚀掉，只有一小部分需要湿法刻蚀，而等离子体轰击刻蚀速率要远大于湿法刻蚀，因此相比于传统的导电图形制作工艺，本发明具有更高的制作效率。
附图说明
图1为现有制作工艺所制作出的被过刻蚀的导电图形的示意图；
图2A-图2E为本发明的显示基板的制作方法的步骤示意图；
图3为本发明的制作方法所制作出的两图层结构的导电图形的示意图；
图4A-图4F为本发明的制作方法在实际应用中的详细步骤示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
针对目前显示基板上的导电图形侧向腐蚀严重的问题，本发明提供一种解决方案。
一方面，本发明的实施例提供一种导电图形的制作方法，包括：
步骤11，参考图2A所示，在衬底21上形成导电层22；
步骤12，参考图2B所示，在导电层22上形成保护层23的图形；
步骤13，参考图2C所示，以保护层23的图形为掩膜，对导电层22进行等离子体轰击刻蚀，形成导电过渡图形24；
在本步骤中，等离子体轰击方式能够快速将未被保护层23的图形掩膜的导电层22刻蚀掉，从而形成导电过渡图形24；
步骤14，参考图2D所示，以保护层23的图形为掩膜，对导电过渡图形4进行湿法刻蚀以形成导电图形25，该导电图形25的刻蚀侧面(即未被保护层保护的侧面)具有坡度；
在本步骤中，湿法刻蚀可以很好的使导电图形25的刻蚀侧面形成坡度，该刻蚀侧面的坡度角α以30°～60°为宜，从而能够有效避免后续其他图层在导电图形25处沉积时发生断裂；
步骤15，参考图2E所示，去除保护层的图形23。
在本实施例的制作方法中，先对导电层进行等离子体轰击刻蚀，从而形成导电图形的雏形结构，之后再对雏形结构进行短暂的湿法刻蚀，最终形成具有坡度的导电图形，由于整个过程中湿法刻蚀耗时较短，因此不易发生过刻蚀现象，从而能够得到完整的导电图形结构，保证导电图形正常加载信号；此外，在实际应用中，导电层的大部分会被等离子体轰击刻蚀掉，只有一小部分需要湿法刻蚀，而等离子体轰击刻蚀速率要远大于湿法刻蚀，因此相比于传统的导电图形制作工艺，本发明具有更高的制作效率。
具体地，在实际应用中，本实施例的上述导电层并不限于一图层结构，也可以是两图层结构或者是多图层结构。
作为示例性介绍，参考图3所示，针对两图层结构，导电层可以包括第一导电薄膜32和第二导电薄膜33，第二导电薄膜33位于第一导电薄膜31远离衬底31的一侧，在进行湿法刻蚀时，第二导电薄膜33被刻蚀的速率大于第一导电薄膜32被刻蚀的速率，从而最终形成的阶梯结构，该阶梯结构可以帮助后续沉积的图形进行爬坡，防止段差过大而发生断裂。
在实际应用中，一般显示基板上的栅电极为两图层结构，对应地上述第一导电薄膜的形成材料为Cu，上述第二导电薄膜的形成材料为Mo。
同理，针对三图层结构，则导电层可以包括第二导电薄膜、位于第二导电薄膜远离所述衬底一侧的第一导电薄膜和位于第一导电薄膜远离衬底一侧的第二导电薄膜，在对导电过渡图形进行湿法刻蚀时，第二导电薄膜被刻蚀的速度大于第一导电薄膜被刻蚀的速度。
在实际应用中，显示基板上的源漏电极及其引线一般采用Mo/Cu/Mo三层金属图层结构。
下面结合具体实现方式，对本实施例的制作方法进行详细介绍。
示例性地，假设本实施例的制作方法用于制作显示基板的栅电极，通过上文介绍可知，该栅电极为Cu/Mo双层金属结构，对应的制作方法包括：
步骤21，如图4A所示，在衬底41上依次沉积Cu金属层42和Mo金属层43，该Cu金属层42和Mo金属层43即为本文上述的导电层；
步骤22，如图4B所示，通过涂胶、曝光、显影等工艺在Mo金属层43上制作出栅电极的光刻胶掩膜44，该光刻胶掩膜44即为本文上述的保护层的图形；
步骤23，如图4C所示，以光刻胶掩膜44为抗刻蚀层，利用IBE(Ion Beam Etch)等离子体轰击刻蚀的方法刻蚀Cu金属层42和Mo金属层43；
其中，IBE(Ion Beam Etch)等离子体轰击刻蚀是在刻蚀腔室中通过弧光放电的方式电离工作气体Ar，然后利用电场加速Ar+，高速运动的Ar+对显示基板的上表面持续地进行轰击。由于金属原子特殊的排列方式，在高速运动的Ar+的轰击下，金属原子不断地被轰击离开金属表面，从而可以持续地往下刻蚀；由此可见，IBE刻蚀是一种纯物理轰击刻蚀方式，具有极高的选择比，几乎可以得到垂直的金属刻蚀侧面，适合用来刻蚀一些反应离子体轰击刻蚀法所不易刻蚀的材料，例如部分金属和陶瓷材料等；此外，IBE刻蚀法具有很高的刻蚀速率，每秒钟可以达到10nm左右；在高能量的Ar+的轰击下，光刻胶掩膜44同样会被刻蚀损伤，因此本实现方式中，光刻胶掩膜44厚度一般设置在2～3um左右为宜；
如图4D所示，在刻蚀完成后，即可得到Cu金属层421和Mo金属层431，其中Cu金属层421和Mo金属层431的刻蚀侧面的陡直度接近90°，该陡直度所带来的段差容易让后续沉积的图形发生断裂，因此并不符合显示基板上的电极制作要求，需要执行步骤24以进行再次刻蚀；
步骤24，如图4E所示，通过利用湿法刻蚀液以喷淋或者浸泡的方式来快速地刻蚀Cu金属层421和Mo金属层431，以便修饰Cu金属层421和Mo金属层431的刻蚀侧面的坡度；
其中，由于Mo的被刻蚀速率大于Cu的被刻蚀速率，因此Mo金属层431相对Cu金属层421会产生少量的缩进，进而得到具有阶梯结构的Cu电极层422和Mo电极层432；其中，Cu电极层422和Mo电极层432的taper角(刻蚀侧面的坡度角)α约在30°～60°左右；且由于湿法刻蚀液的处理时间较短，Cu电极层422和Mo电极层432被过刻蚀程度相较于传统刻蚀工艺更小。
步骤25，如图4F所示，通过PECVD(等离子体增强化学的气相沉积法)方式在栅电极上表面沉积一层栅极绝缘层45。
需要给予说明的是，本发明提案中的方法同样适用于源漏电极及其引线的制作，但是不同处在于，为了防止Cu向底部的有源层进行扩散，源漏电极及其引线一般采用Mo/Cu/Mo三层金属结构。由于后续的显示基板的工艺制程可以与同传统工艺一致，且也不是本发明的创新点，因此本文不再进行举例说明。
基于上述实现方式可以知道，本实施例以光刻胶为掩蔽层，利用IBE等离子体轰击刻蚀制作出Cu/Mo结构的电极图案后，使用湿法刻蚀液快速地处理电极图案，以修饰出坡度合适的刻蚀侧面。此外，由于湿法刻蚀液的处理时间短，Cu/Mo电极的被过刻蚀的程度相较于传统刻蚀工艺更小，可避免光刻胶掩膜44发生脱落，从而能够得到结构较为完整的栅电极结构，若应用于制作显示器件的导电图形，可提高显示器件的良品率。
另一方面，本发明的另一实施例还提供一种导电图形，该导电图形由本发明提供的上述制作方法制作得到；
其中，参考图2E所示，导电图形25的刻蚀侧面的坡度角α可以控制在预设范围内，该预设范围优选为30°～60°，可有效避免后续其他图层在导电图形25上沉积时发生断裂现象。
显然，本实施例的导电图形是基于本发明的制作方法所制作得到的，因此能够实现相同的技术效果。
此外，本发明的实施例还提供一种显示基板，包括衬底基板以及形成在该衬底基板上的本发明提供的上述导电图形。
基于该本发明的导电图形，本实施例的显示基板能够保证信号正常传输，从而稳定显示画面，因此具有很高的实用价值。
在实际应用中，本实施例的显示基板可以应用在液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品上。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种导电图形的制作方法，其特征在于，包括：
在衬底上形成导电层；
在所述导电层上形成保护层的图形；
以所述保护层的图形为掩膜，对所述导电层进行等离子体轰击刻蚀，形成导电过渡图形；
以所述保护层的图形为掩膜，对所述导电过渡图形进行湿法刻蚀以形成导电图形，所述导电图形的刻蚀侧面具有坡度；
去除所述保护层的图形。
2.根据权利要求1所述的制作方法，其特征在于，
以所述保护层的图形为掩膜，对所述导电层进行等离子体轰击刻蚀包括：
以所述保护层的图形为掩膜，使用Ar+离子对所述导电层进行轰击刻蚀。
3.根据权利要求1所述的制作方法，其特征在于，
以所述保护层的图形为掩膜，对所述导电过渡图形进行湿法刻蚀形成导电图形包括：
以所述保护层的图形为掩膜，使用刻蚀液浸泡或喷淋导电过渡图形，从而使得所述导电图形的刻蚀侧面的坡度角在预设范围内。
4.根据权利要求3所述的制作方法，其特征在于，
所述预设范围为30°～60°。
5.根据权利要求1所述的制作方法，其特征在于，
所述导电层包括第一导电薄膜和第二导电薄膜，所述第二导电薄膜位于所述第一导电薄膜远离所述衬底的一侧，在对所述导电过渡图形进行湿法刻蚀时，所述第二导电薄膜被刻蚀的速率大于所述第一导电薄膜被刻蚀的速率。
6.根据权利要求5所述的制作方法，其特征在于，
所述第一导电薄膜和所述第二导电薄膜的同一刻蚀侧面呈升阶的阶梯结构。
7.根据权利要求1所述的制作方法，其特征在于，
所述导电层包括第二导电薄膜、位于所述第二导电薄膜远离所述衬底一侧的第一导电薄膜和位于所述第一导电薄膜远离所述衬底一侧的第二导电薄膜，在对所述导电过渡图形进行湿法刻蚀时，所述第二导电薄膜被刻蚀的速度大于所述第一导电薄膜被刻蚀的速度。
8.根据权利要求5或7所述的制作方法，其特征在于，
所述第一导电薄膜的形成材料包括Cu，所述第二导电薄膜的形成材料包括Mo。
9.一种导电图形，其特征在于，采用如权利要求1-7中任一项所述的制作方法制作得到，所述导电图形的刻蚀侧面的坡度角在预设范围内。
10.一种显示基板，其特征在于，包括：
衬底基板，以及形成在所述衬底基板上的如权利要求9所述的导电图形。
CN201710358507.8A 2017-05-19 2017-05-19 一种导电图形的制作方法、导电图形及显示基板 Active CN107170679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710358507.8A CN107170679B (zh) 2017-05-19 2017-05-19 一种导电图形的制作方法、导电图形及显示基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710358507.8A CN107170679B (zh) 2017-05-19 2017-05-19 一种导电图形的制作方法、导电图形及显示基板

Publications (2)

Publication Number Publication Date
CN107170679A true CN107170679A (zh) 2017-09-15
CN107170679B CN107170679B (zh) 2020-02-07

Family

ID=59815741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710358507.8A Active CN107170679B (zh) 2017-05-19 2017-05-19 一种导电图形的制作方法、导电图形及显示基板

Country Status (1)

Country Link
CN (1) CN107170679B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020042690A1 (zh) * 2018-08-29 2020-03-05 京东方科技集团股份有限公司 显示器件的封装结构、显示装置
CN111244033A (zh) * 2020-01-14 2020-06-05 重庆京东方显示技术有限公司 阵列基板的制备方法、阵列基板及显示装置
WO2022000605A1 (zh) * 2020-06-28 2022-01-06 武汉华星光电技术有限公司 一种导电膜层、导电膜层制备方法及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125577A1 (en) * 2001-03-09 2002-09-12 Fujitsu Limited Semiconductor integrated circuit device with moisture-proof ring and its manufacture method
US20030043556A1 (en) * 2001-09-05 2003-03-06 Hitachi Cable, Ltd. Wiring board and process for producing the same
CN1874653A (zh) * 2005-05-31 2006-12-06 李华容 导电图形制作方法
CN101257028A (zh) * 2006-09-26 2008-09-03 三星电子株式会社 薄膜晶体管基板及其制造方法
CN102308367A (zh) * 2009-02-06 2012-01-04 Lg化学株式会社 制造绝缘导电图形的方法和层压体
CN104105361A (zh) * 2014-05-07 2014-10-15 深圳市环基实业有限公司 一种电路板选择性电镀导电孔的方法
CN104754853A (zh) * 2013-12-30 2015-07-01 富葵精密组件(深圳)有限公司 具有收音孔的电路板及其制作方法
CN106024608A (zh) * 2016-05-26 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、衬底基板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125577A1 (en) * 2001-03-09 2002-09-12 Fujitsu Limited Semiconductor integrated circuit device with moisture-proof ring and its manufacture method
US20030043556A1 (en) * 2001-09-05 2003-03-06 Hitachi Cable, Ltd. Wiring board and process for producing the same
CN1874653A (zh) * 2005-05-31 2006-12-06 李华容 导电图形制作方法
CN101257028A (zh) * 2006-09-26 2008-09-03 三星电子株式会社 薄膜晶体管基板及其制造方法
CN102308367A (zh) * 2009-02-06 2012-01-04 Lg化学株式会社 制造绝缘导电图形的方法和层压体
CN104754853A (zh) * 2013-12-30 2015-07-01 富葵精密组件(深圳)有限公司 具有收音孔的电路板及其制作方法
CN104105361A (zh) * 2014-05-07 2014-10-15 深圳市环基实业有限公司 一种电路板选择性电镀导电孔的方法
CN106024608A (zh) * 2016-05-26 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、衬底基板及显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020042690A1 (zh) * 2018-08-29 2020-03-05 京东方科技集团股份有限公司 显示器件的封装结构、显示装置
JP2021534435A (ja) * 2018-08-29 2021-12-09 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co., Ltd. 表示素子の封止構造、表示装置
US11276741B2 (en) 2018-08-29 2022-03-15 Boe Technology Group Co., Ltd. Display substrate and display device
JP7310070B2 (ja) 2018-08-29 2023-07-19 京東方科技集團股▲ふん▼有限公司 表示素子の封止構造、表示装置
CN111244033A (zh) * 2020-01-14 2020-06-05 重庆京东方显示技术有限公司 阵列基板的制备方法、阵列基板及显示装置
CN111244033B (zh) * 2020-01-14 2023-05-12 重庆京东方显示技术有限公司 阵列基板的制备方法、阵列基板及显示装置
WO2022000605A1 (zh) * 2020-06-28 2022-01-06 武汉华星光电技术有限公司 一种导电膜层、导电膜层制备方法及显示装置
US11942239B2 (en) 2020-06-28 2024-03-26 Wuhan China Star Optoelectronics Technology Co., Ltd Manufacturing method of conductive film

Also Published As

Publication number Publication date
CN107170679B (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
US11248290B2 (en) Mask, film forming method using the same, and film forming apparatus
CN105914183B (zh) Tft基板的制造方法
CN107170679A (zh) 一种导电图形的制作方法、导电图形及显示基板
US20190196338A1 (en) Method of producing metal mesh type transparent conducting film using photoresist engraved pattern and surface modification and transparent conducting film produced by the same
US9205443B2 (en) Metal mask manufacturing method and metal mask
JP5584907B1 (ja) 反射防止構造用金型製造方法、及び反射防止構造用金型としての使用方法
US11619773B2 (en) Method of manufacturing metal wire and metal wire grid, wire grid polarizer, electronic device
CN108539049A (zh) 一种oled产品的制作方法和oled产品
CN107910351A (zh) Tft基板的制作方法
US10418276B2 (en) Control method for differentiated etching depth
CN106338845B (zh) 液晶显示面板的制作方法
CN106935545A (zh) 阵列基板及其制备方法和应用
CN107836039A (zh) 阵列基板的制造方法
KR20120119266A (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
US9590231B2 (en) Method of manufacturing 3D barrier substrate
CN108539055B (zh) 一种oled产品的制作方法和oled产品
CN105140177A (zh) 阵列基板的制备方法，阵列基板、显示面板、显示装置
CN106553992B (zh) 金属电极结构的制造方法
CN109659323A (zh) 一种显示面板及其制作方法
CN109216160A (zh) 边缘粗糙度减小
CN107910259A (zh) 一种制备西格玛凹槽的方法
CN109860043A (zh) 一种阵列基板制备方法
CN108847381A (zh) 测试基板及延长测试基板使用寿命的方法
CN105511176B (zh) 一种阵列基板的制备方法
CN111029300B (zh) 薄膜晶体管基板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant