CN107132727A - 掩模板、薄膜晶体管的制造方法和薄膜晶体管 - Google Patents

掩模板、薄膜晶体管的制造方法和薄膜晶体管 Download PDF

Info

Publication number
CN107132727A
CN107132727A CN201710321666.0A CN201710321666A CN107132727A CN 107132727 A CN107132727 A CN 107132727A CN 201710321666 A CN201710321666 A CN 201710321666A CN 107132727 A CN107132727 A CN 107132727A
Authority
CN
China
Prior art keywords
pattern
tft
film transistor
side walls
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710321666.0A
Other languages
English (en)
Inventor
姜涛
宋博韬
韩领
唐新阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710321666.0A priority Critical patent/CN107132727A/zh
Publication of CN107132727A publication Critical patent/CN107132727A/zh
Priority to US16/098,045 priority patent/US11221555B2/en
Priority to PCT/CN2018/079958 priority patent/WO2018205752A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开一种SSM掩模板，用于制作薄膜晶体管，该掩模板包括第一图案和第二图案，第一图案包括两个侧壁和分别连接两个侧壁的第一端的连接部，以使两个侧壁和连接部形成一端开口另一端封闭的图案；第二图案位于第一图案形成的半包围结构中以在第一图案和第二图案之间形成狭缝；第一图案还包括延长部分，延长部分位于连接部的远离侧壁的一侧。本发明还公开一种薄膜晶体管的制造方法，包括形成导电材料层和位于所述导电材料层上方的光刻胶层；形成图案化的光刻胶层，该图案化的光刻胶层包括对应于上述掩模板的第一图案和第二图案；对光刻胶层进行热烘，使延长部分的光刻胶流动至第一图案的底部；利用图案化的光刻胶层形成图案化的导电材料层。

Description

掩模板、薄膜晶体管的制造方法和薄膜晶体管
技术领域
本发明涉及显示器技术领域，特别是涉及一种掩模板、薄膜晶体管的制造方法和薄膜晶体管。
背景技术
在液晶显示器(LCD)的制造过程中，一般在上下透明电极间灌入厚度约3～4um的液晶层，借由灌入像素电极电压的方式来控制液晶夹层电场大小，进而调节穿透光的强度，使产生介于全亮与全暗之间的灰阶画面。目前液晶显示器主要由彩色滤光片、薄膜晶体管(TFT)阵列基板和背光模块三大部分所组成。该液晶显示器的每个像素均具由一组TFT来控制其电压值，借以使背光模块产生的光线具有不同的色彩。这些像素构成的像素阵列可通过反复的薄膜沉积，掩膜曝光，刻蚀等工程完成。
在加工形成像素阵列的工艺中，对于各个环节的精度水平要求相当高。例如，现有技术中为了保证电流强度，提高宽/高比，通常在导电材料层上形成U形沟槽，以加工上述像素阵列。在加工该U形沟槽的过程中，需要用到具有U形图案的掩模板，在光刻胶上形成U形图案或者其互补的图案，再通过蚀刻的方式在导电材料上形成对应的U形图案，从而形成像素阵列。
图1所示为现有的用于像素电极的掩模板中的U形沟槽的示意图。如图1所示，掩模板中采用U形图案10’和***U形图案10’中的柱状图案20’共同构成U形槽30’，图1的U形槽30’即位置标号1、2、3、4、5构成的图形。
然而，现有技术中存在如下问题：在U形槽30’的舌尖位置(位置1)，由于该处的缝隙的形貌同其他位置(位置2、3、4、5)不同，在掩模板上，该缝隙透过的衍射光较多，进而导致掩模板下方的光刻胶的对应区域的曝光量较大，曝光后的光刻胶较薄，严重时会导致该区域光刻胶全部被显影，导致后续加工在导电材料层上加工出的像素阵列不合格。
特别是，在显示器件的制造过程中，显示器件的功能区域(Gate On Array，GOA区)相较于显示区(Active Area，AA)，前者的薄膜晶体管的密度和数量均大于后者，导致功能区域的显影浓度增加，因此该功能区域更易导致光刻胶全部被显影(PR open)。
为了提高加工精度，现有技术还提出一种利用新型的SSM(Single Slit Mask，单缝衍射掩模板)掩模板制作上述像素阵列。SSM掩模板是利用光的衍射原理，将沟槽位置的掩模缝隙做得足够窄，使光只能通过衍射透过，从而降低该区域在光刻胶上的曝光量，光刻胶上形成半透膜。由于SSM掩模板是使用衍射原理进行曝光，所以对曝光精度要求较高，如何保证处理后的光刻胶半透膜的厚度均一是该技术的难点。
发明内容
为解决现有技术存在的问题，本发明实施例提出一种掩模板、薄膜晶体管的制造方法和薄膜晶体管，以解决现有技术存在的问题。
为解决上述问题，本发明实施例提出一种SSM掩模板，用于制作薄膜晶体管，所述掩模板包括第一图案和第二图案，所述第一图案包括两个侧壁和分别连接所述两个侧壁的一端的连接部，以使所述两个侧壁和所述连接部形成一端开口另一端封闭的图案；所述第二图案至少部分地位于所述第一图案内，以在所述第一图案和所述第二图案之间形成一端开口另一端封闭的狭缝；所述第一图案还包括延长部分，所述延长部分位于所述连接部的远离所述侧壁的一侧。
在本发明SSM掩模板的一实施例中，所述第一图案和所述第二图案为多个，所述多个第一图案相互连接。
在本发明SSM掩模板的一实施例中，所述延长部分连接于所述第一图案的连接部的中央。
在本发明SSM掩模板的一实施例中，所述两个侧壁相互平行，所述延长部分在所述两个侧壁的垂直方向上的宽度占所述两个侧壁之间的距离的1/10-1/2之间。
在本发明SSM掩模板的一实施例中，所述狭缝为用于衍射的U形狭缝。
在本发明SSM掩模板的一实施例中，所述狭缝的宽度在2μm-2.4μm之间。
本发明实施例还提出一种薄膜晶体管的制造方法，包括：
形成导电材料层和位于所述导电材料层上方的光刻胶层；
对光刻胶层进行图案化，形成图案化的光刻胶层，所述图案化的光刻胶层包括第一图案和第二图案，所述第一图案包括两个侧壁和分别连接所述两个侧壁的第一端的连接部，以使所述两个侧壁和所述连接部形成一端开口另一端封闭的图案；所述第二图案位于所述第一图案形成的半包围结构中以在所述第一图案和所述第二图案之间形成狭缝；所述第一图案还包括延长部分，所述延长部分位于所述连接部的远离所述侧壁的一侧；
对所述光刻胶层进行热烘，使所述延长部分的光刻胶流动至所述第一图案的底部；
利用图案化的光刻胶层形成图案化的导电材料层，所述图案化的导电材料层包括与所述第一图案和所述第二图案对应的图案。
在本发明薄膜晶体管的制造方法的一实施例中，所述图案化的光刻胶层中的所述第一图案和所述第二图案为多个，所述多个第一图案相互连接。
在本发明薄膜晶体管的制造方法的实施例中，所述延长部分连接于所述第一图案的底部中央。
在本发明薄膜晶体管的制造方法的一实施例中，所述两个侧壁相互平行，所述延长部分在所述两个侧壁的垂直方向上的长度占所述两个侧壁之间的距离的1/10-1/2之间。
在本发明薄膜晶体管的制造方法的一实施例中，所述对光刻胶层进行图案化，形成图案化的光刻胶层的步骤中，是利用SSM掩模板对光刻胶层进行图案化，形成图案化的光刻胶层。
在本发明薄膜晶体管的制造方法的一实施例中，所述利用图案化的光刻胶层形成图案化的导电材料层的步骤之后，所述方法还包括：
去除所述导电材料层上对应于所述延长图案的导电材料。
本发明还公开一种利用上述方法制成的薄膜晶体管液晶显示装置。
本发明实施例提出了一种掩模板、薄膜晶体管的制造方法和薄膜晶体管液晶显示装置，利用了传统加工工艺中需要避免的“门栓效应”，通过改进掩模板，在第一图案的底部中央的位置增加了延长图案，使得利用掩模板形成的光刻胶的图案上也具有延长图案。在热烘的工序中，光刻胶的延长图案会受热流动至光刻胶的第一图案的位置，保证了曝光后光刻胶的厚度，解决了现有技术中存在的“U形槽的舌尖位置的缝隙的形貌同其他位置不同，导致该缝隙透过的衍射光较多，进而导致该区域的曝光量较大，曝光后的光刻胶较薄”的问题。
附图说明
图1所示为现有的用于像素电极的掩模板中的U形沟槽的示意图。
图2所示为一种导致“门栓效应”的源极连接线的连接方式。
图3所示为门栓效应导致的沟道短路的示意图。
图4所示为本发明实施例的掩模板的制造方法。
图5所示为本发明一实施例的掩模板的示意图。
图6所示为本发明一实施例的掩模板的示意图，其中多个第一图案相互连接。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
在现有的利用掩模板加工导电材料层的时候，由于U形槽30’的舌尖位置(位置1)的缝隙的形貌同其他位置(位置2、3、4、5)不同，导致该缝隙透过的衍射光较多，进而导致该区域的曝光量较大，曝光后的光刻胶较薄，严重时会导致该区域光刻胶全部被显影。
在加工像素电极时，工艺上存在一种需要避免的“门栓效应”，以下结合图2进行说明。图2所示为一种容易产生“门栓效应”的TFT像素的图案。图2中未示出的TFT的源极通过连接线40’(位置6)与信号线相连，与其相邻的狭缝为位置4所示的狭缝。利用掩模板进行加工的过程依次包括清洗、镀膜、曝光、显影、热烘(Hard Bake)等工序。由于光刻胶在热烘过程中会热变形，因此连接线(位置6)的光刻胶会热变形流动导致4位置的半色调(HalfTone)厚度增加，从而导致4位置的半色调均值较高，这就是所谓的“门栓效应”。图3为门栓效应导致的“沟道短路(Channel Bridge)”的示意图。由于加工中带来了额外的不期望出现的“沟道短路”，所以在设计中通常会摒弃这种设计方式。
本发明提出一种掩模板、薄膜晶体管的制造方法和薄膜晶体管，利用了门栓效应的特质，通过门栓效应的补偿效果，解决了现有技术中存在的“U形槽的舌尖位置的缝隙的形貌同其他位置不同，导致该缝隙透过的衍射光较多，进而导致该区域的曝光量较大，曝光后的光刻胶较薄”的问题。以下通过具体实施例进行说明。
薄膜晶体管的制造方法的实施例
本发明一实施例提出一种薄膜晶体管的制造方法，图4所示为本发明实施例的掩模板的制造方法，包括如下步骤：
S101，形成导电材料层和位于所述导电材料层上的光刻胶层；
在这一步骤中，可以首先在基板上利用沉积等方式形成导电材料层，并在导电材料层上设置光刻胶层，进行后续的操作。导电材料层例如可以为硅片。
S102，对光刻胶层进行图案化，形成图案化的光刻胶层，所述图案化的光刻胶层包括第一图案和第二图案，所述第一图案包括两个侧壁和分别连接所述两个侧壁的第一端的连接部，以使所述两个侧壁和所述连接部形成一端开口另一端封闭的图案；所述第二图案至少部分地位于所述第一图案内，以在所述第一图案和所述第二图案之间形成狭缝；所述第一图案还包括延长部分，所述延长部分位于所述连接部的远离所述侧壁的一侧；
在这一步骤中，可以利用掩模板对光刻胶层进行图案化，以形成图案化的光刻胶层。
在一种情况下，该掩模板可以包括第一图案和第二图案，第一图案包括两个侧壁和分别连接所述两个侧壁的第一端的连接部，以使所述两个侧壁和所述连接部形成一端开口另一端封闭的图案；所述第二图案位于所述第一图案形成的半包围结构或包围结构中，以在所述第一图案和所述第二图案之间形成狭缝；所述第一图案还包括延长部分，所述延长部分位于所述连接部的远离所述侧壁的一侧；通过该掩模板，可以对光刻胶进行图案化，形成图案化的光刻胶层。图案化的光刻胶层具有与掩模板对应的图案，即图案化的光刻胶层包括第一图案和第二图案，所述第一图案包括两个侧壁和分别连接所述两个侧壁的第一端的连接部，以使所述两个侧壁和所述连接部形成一端开口另一端封闭的图案；所述第二图案位于所述第一图案形成的半包围结构中以在所述第一图案和所述第二图案之间形成狭缝；所述第一图案还包括延长部分，所述延长部分位于所述连接部的远离所述侧壁的一侧。
图5所示为在这一种情形下的掩模板的一个实施例的示意图。结合图5所示，所提供的掩模板例如为SSM掩模板，其上包括如下图案：第一图案10、与所述第一图案10配合形成U形狭缝的第二图案20，以及连接于第一图案底部的延长部分30。其中，第一图案10是指内部大致呈U形、用于与第二图案20配合加工U形狭缝的图案，第一图案10的形式并不特别限定，例如第一图案10的外部并不限定为图5中用于示例的U形外轮廓。
在这一步骤中，利用光刻和蚀刻的方法，将掩模板上的图案转印到光刻胶上。具体来说，首先用掩模板覆盖光刻胶层，通过光刻的方式，利用紫外线、近紫外光和其他波长400nm附近的部分波段的可见光照射光刻胶层，在这一种情况下，可以利用正性光刻胶，使被光照射到的位置发生转性；在去除掩模板之后，再利用化学清洗的方法将被光照射到的部分洗去，形成图案化的光刻胶层。该图案化的光刻胶层中，所形成的图案与掩模板上的第一图案、第二图案和延长部分相同。即，至此，光刻胶层上已形成了对应于掩模板的图案。
S103，对所述光刻胶层进行热烘，使所述延长部分的光刻胶流动至所述第一图案的底部；
在这一步骤中，可以对光刻胶进行热烘。在这一步骤中，光刻胶可以被烘烤至可以流动的温度，从而根据门栓效应，延长图案形成“门栓”，该位置的光刻胶能够流动到第一图案的底部。当光刻胶流动之后，从延长图案流动到第一图案的底部能够使得光刻胶的第一图案的底部加厚，避免U形槽的舌尖位置的缝隙透过的衍射光较多导致了曝光后的光刻胶较薄的问题。
值得说明的是，延长部分的形状并不特别限制，只要是能够实现热烘后的光刻胶流动至第一图案底部，实现光刻胶的补偿即可。由此可知，对应的掩模板的延长部分的形状也不做限制，例如可以是长方形、椭圆形、锥形、水滴状、正方形、圆形、不规则形等均可。延长部分优选位于第一图案底部的中央，但是本发明并不特别限制。延长部分可以位于第一图案的整个底部，或者稍短于整个底部。相应地，延长部分优选位于第一图案底部的中央，但是本发明并不特别限制。延长部分可以位于第一图案的整个底部，或者稍短于整个底部。另外，实验证明，光刻胶层上的延长部分的宽度为第二U形图案底部宽度的1/10或1/5以上则补偿效果相对较优，则优选地，延长部分的宽度(指延长部分在所述两个侧壁的垂直方向上的宽度)优选为第一图案底部宽度(两个大致平行的侧壁之间的距离)的1/10以上或1/5以上，且1/2以下。
S105，利用图案化的光刻胶层形成图案化的导电材料层，所述图案化的导电材料层包括与所述第一图案和所述第二图案对应的图案。
在这一步骤中，可以利用上一步骤中所形成的光刻胶，通过蚀刻的方式对导电材料进行清洗，将光刻胶覆盖的导电材料予以保留，将光刻胶覆盖范围以外的导电材料洗去，形成图案化的导电材料层。因此，所形成的导电材料上具有与光刻胶上的图案相应的图案。
在本发明的可选实施例中，步骤S103，即对所述光刻胶进行热烘的步骤之后，所述方法还可以包括：
S104，对热烘后的光刻胶层进行灰化处理，去除所述光刻胶层中对应于所述衍射狭缝的材料。
在这一步骤中，掩模板例如为SSM掩模板，并且该掩模板中存在U形狭缝，该U形狭缝用于衍射。在这一步骤中，需要对热烘后的光刻胶层进行灰化处理。在灰化处理中之后，U形狭缝中的光刻胶层对应于衍射狭缝的材料被去除。
在本发明的可选实施例中，所述连接于第一图案底部的延长图案位于所述U形图案底部的中央。
可选地，位于第一图案底部中央的延长图案能够更加均匀地将延长图案上的光刻胶流动至第一图案的底部中央及附近。
在实际加工中，同一层导电材料层上需要形成不止一个第一图案。例如，显示器件的功能区域(Gate On Array，GOA区)相较于显示区(Active Area，AA)，薄膜晶体管(ThinFilm Transistor，TFT)密度和数量均不一样，功能区域区域的薄膜晶体管的密度要高于显示区。可选地，可以在掩模板上设置多个相互连接的第一图案，便于同时加工。如图6所示为一种掩模板的示意图，所述掩模板上可以包括相互连接的多个第一图案和分别连接于每一个第一图案底部的延长图案，所述多个延长图案形状相同或不同。
在本发明一实施例中，可选地，在S105即通过蚀刻在所述导电材料层上形成包括所述第一图案和延长图案的图案的步骤之后，所述方法还包括：
S106，去除所述导电材料层上对应于所述延长图案的导电材料。
在所形成的导电层上的第一图案和延长图案之后，所述方法还可以包括进一步去除所述延长图案。可以继续利用光刻和蚀刻等方式进行去除。但是值得说明的是，由于所形成的延长图案属于dummy pattern，因此在不影响导电材料层电路布置的前提下，同样可以不去除。
表1所示为这种TFT结构的HT(光刻胶厚度)测试结果，可以看出，点位5位置的HT比点位1-4平均低左右。因此，这种SSM-TFT结构在量产过程中有光刻胶断开的风险。
表1
通过上述内容可知，本发明实施例提出了一种薄膜晶体管的制造方法，利用了传统加工工艺中需要避免的“门栓效应”，通过改进掩模板，在U形图案的舌尖位置增加了延长图案，使得利用掩模板形成的光刻胶的图案上也具有延长图案。在热烘的工序中，光刻胶的延长图案会受热流动至光刻胶的U形图案的位置，保证了曝光后光刻胶的厚度，解决了现有技术中存在的“U形槽的舌尖位置的缝隙的形貌同其他位置不同，导致该缝隙透过的衍射光较多，进而导致该区域的曝光量较大，曝光后的光刻胶较薄”的问题。
此外，本发明使用的掩模板可以是SSM掩模板或常规掩模板；本发明在导电材料层上形成对应的延长图案后，可以去除或不去除该延长图案，只要不影响导电材料层的电路布置即可。另外，不同形状和宽度的延长图案对沟槽的HT补偿效果不同，通过实验证明，如果延长图案的宽度为U形图案底部宽度的1/10以上或1/5以上，则补偿效果相对较优。
掩模板的实施例
本发明第二实施例提出一种掩模板，用于制作薄膜晶体管。结合图5所示，本发明实施例中的掩模板包括第一图案10、与所述第一图案10配合形成狭缝的第二图案20，以及连接于第一图案11的底部的延长部分40。第一图案10包括两个侧壁11和分别连接所述两个侧壁11的一端的连接部12，两个侧壁11和连接部12形成一端开口另一端封闭的图案；第二图案20至少部分地位于所述第一图案10内，以在第一图案10和第二图案20之间形成一端开口另一端封闭的狭缝30(如图5中1、2、3、4、5、6标示的位置)；所述第一图案10还包括延长部分40，所述延长部分位于所述连接部12的远离所述侧壁11的一侧。
在本发明掩模板的一个实施例中，所述掩模板为SSM掩模板，用于加工所述U形图案包括衍射狭缝。如上述，SSM掩模板是利用光的衍射原理，将沟槽位置的掩模缝隙做得足够窄，使光只能通过衍射透过，从而降低该区域在光刻胶上的曝光量，形成半透膜。，可选地，该狭缝的宽度在2μm-2.4μm之间
在本发明掩模板的一个实施例中，所述掩模板包括相互连接的多个第一图案10和分别连接于每一个第一图案10的连接部12中央的延长部分40，所述多个延长部分40形状相同或不同。
在本发明掩模板的一个实施例中，所述两个侧壁11相互平行，所述延长部分40在所述两个侧壁11的垂直方向上的宽度优选地占所述两个侧壁11之间的距离的1/10-1/2之间。
通过上述内容可知，本发明实施例提出了一种掩模板，利用了传统加工工艺中需要避免的“门栓效应”，通过改进掩模板，在U形图案的舌尖位置增加了延长图案，使得利用掩模板形成的光刻胶的图案上也具有延长图案。在热烘的工序中，光刻胶的延长图案会受热流动至光刻胶的第一图案的位置，保证了曝光后光刻胶的厚度，解决了现有技术中存在的“狭缝的舌尖位置的缝隙的形貌同其他位置不同，导致该缝隙透过的衍射光较多，进而导致该区域的曝光量较大，曝光后的光刻胶较薄”的问题。
本发明还提出了一种利用上述薄膜晶体管的制造方法制成的薄膜晶体管液晶显示装置。
在本发明一实施例中，所述薄膜晶体管液晶显示装置的薄膜晶体管可以是位于闸极驱动电路基板区域的薄膜晶体管，或者是位于显示区域的薄膜晶体管。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于***实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
最后，以上对本发明所提供的掩模板、薄膜晶体管的制造方法和薄膜晶体管，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (13)

1.一种薄膜晶体管的制造方法，包括：
形成导电材料层和位于所述导电材料层上方的光刻胶层；
对光刻胶层进行图案化，形成图案化的光刻胶层，所述图案化的光刻胶层包括第一图案和第二图案，所述第一图案包括两个侧壁和分别连接所述两个侧壁的第一端的连接部，以使所述两个侧壁和所述连接部形成一端开口另一端封闭的图案；所述第二图案至少部分地位于所述第一图案内，以在所述第一图案和所述第二图案之间形成狭缝；所述第一图案还包括延长部分，所述延长部分位于所述连接部的远离所述侧壁的一侧；
对所述光刻胶层进行热烘，使所述延长部分的光刻胶流动至所述第一图案的底部；
利用图案化的光刻胶层形成图案化的导电材料层，所述图案化的导电材料层包括与所述第一图案和所述第二图案对应的图案。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述图案化的光刻胶层中的所述第一图案和所述第二图案为多个，所述多个第一图案相互连接。
3.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述延长部分连接于所述第一图案的连接部的中央。
4.如权利要求3所述的薄膜晶体管的制造方法，其特征在于，所述两个侧壁相互平行，所述延长部分在所述两个侧壁的垂直方向上的宽度占所述两个侧壁之间的距离的1/10-1/2之间。
5.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述对光刻胶层进行图案化，形成图案化的光刻胶层的步骤中，是利用SSM掩模板对光刻胶层进行图案化，形成图案化的光刻胶层。
6.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述利用图案化的光刻胶层形成图案化的导电材料层的步骤之后，所述方法还包括：
去除所述导电材料层上对应于所述延长部分的导电材料。
7.一种SSM掩模板，用于制作薄膜晶体管，其特征在于，所述掩模板包括第一图案和第二图案，所述第一图案包括两个侧壁和分别连接所述两个侧壁的一端的连接部；所述第二图案至少部分地位于所述第一图案内，以在所述第一图案和所述第二图案之间形成一端开口另一端封闭的狭缝；所述第一图案还包括延长部分，所述延长部分位于所述连接部的远离所述侧壁的一侧。
8.如权利要求7所述的SSM掩模板，其特征在于，所述第一图案和所述第二图案为多个，所述多个第一图案相互连接。
9.如权利要求7所述的SSM掩模板，其特征在于，所述延长部分连接于所述第一图案的连接部的中央。
10.如权利要求7所述的SSM掩模板，其特征在于，所述两个侧壁相互平行，所述延长部分在所述两个侧壁的垂直方向上的宽度占所述两个侧壁之间的距离的1/10-1/2之间。
11.如权利要求7所述的SSM掩模板，其特征在于，所述狭缝为用于衍射的U形狭缝。
12.如权利要求11所述的SSM掩模板，其特征在于，所述狭缝的宽度在2μm-2.4μm之间。
13.一种利用权利要求1-6中任一项的方法制成的薄膜晶体管液晶显示装置。
CN201710321666.0A 2017-05-09 2017-05-09 掩模板、薄膜晶体管的制造方法和薄膜晶体管 Pending CN107132727A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710321666.0A CN107132727A (zh) 2017-05-09 2017-05-09 掩模板、薄膜晶体管的制造方法和薄膜晶体管
US16/098,045 US11221555B2 (en) 2017-05-09 2018-03-22 Mask plate, manufacturing method of patterned film layer and manufacturing method of thin film transistor
PCT/CN2018/079958 WO2018205752A1 (zh) 2017-05-09 2018-03-22 掩模板、图案化膜层的制备方法和薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710321666.0A CN107132727A (zh) 2017-05-09 2017-05-09 掩模板、薄膜晶体管的制造方法和薄膜晶体管

Publications (1)

Publication Number Publication Date
CN107132727A true CN107132727A (zh) 2017-09-05

Family

ID=59731528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710321666.0A Pending CN107132727A (zh) 2017-05-09 2017-05-09 掩模板、薄膜晶体管的制造方法和薄膜晶体管

Country Status (3)

Country Link
US (1) US11221555B2 (zh)
CN (1) CN107132727A (zh)
WO (1) WO2018205752A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018205752A1 (zh) * 2017-05-09 2018-11-15 京东方科技集团股份有限公司 掩模板、图案化膜层的制备方法和薄膜晶体管的制备方法
CN112925136A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040146A1 (en) * 2001-08-21 2003-02-27 Samsung Electronics Co., Ltd. Mask for forming polysilicon and a method for fabricating thin film transistor using the same
CN1967360A (zh) * 2005-11-18 2007-05-23 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101013705A (zh) * 2006-02-03 2007-08-08 三星电子株式会社 Tft基板及其制造方法以及用于制造tft基板的掩模
KR20080043165A (ko) * 2006-11-13 2008-05-16 삼성전자주식회사 마스크 및 이를 이용한 표시 기판의 제조 방법
CN101359690A (zh) * 2007-08-03 2009-02-04 北京京东方光电科技有限公司 Tft结构和灰阶掩膜版结构
CN101762923A (zh) * 2008-12-23 2010-06-30 乐金显示有限公司 电泳显示设备及其制造方法
CN102931139A (zh) * 2012-11-05 2013-02-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103969940A (zh) 2014-04-22 2014-08-06 京东方科技集团股份有限公司 相移掩模板和源漏掩模板
CN107132727A (zh) 2017-05-09 2017-09-05 京东方科技集团股份有限公司 掩模板、薄膜晶体管的制造方法和薄膜晶体管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040146A1 (en) * 2001-08-21 2003-02-27 Samsung Electronics Co., Ltd. Mask for forming polysilicon and a method for fabricating thin film transistor using the same
CN1967360A (zh) * 2005-11-18 2007-05-23 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101013705A (zh) * 2006-02-03 2007-08-08 三星电子株式会社 Tft基板及其制造方法以及用于制造tft基板的掩模
KR20080043165A (ko) * 2006-11-13 2008-05-16 삼성전자주식회사 마스크 및 이를 이용한 표시 기판의 제조 방법
CN101359690A (zh) * 2007-08-03 2009-02-04 北京京东方光电科技有限公司 Tft结构和灰阶掩膜版结构
CN101762923A (zh) * 2008-12-23 2010-06-30 乐金显示有限公司 电泳显示设备及其制造方法
CN102931139A (zh) * 2012-11-05 2013-02-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018205752A1 (zh) * 2017-05-09 2018-11-15 京东方科技集团股份有限公司 掩模板、图案化膜层的制备方法和薄膜晶体管的制备方法
US11221555B2 (en) 2017-05-09 2022-01-11 Boe Technology Group Co., Ltd. Mask plate, manufacturing method of patterned film layer and manufacturing method of thin film transistor
CN112925136A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925136B (zh) * 2021-03-29 2023-03-10 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Also Published As

Publication number Publication date
US11221555B2 (en) 2022-01-11
WO2018205752A1 (zh) 2018-11-15
US20210232043A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
US8045127B2 (en) Fabricating methods of a liquid crystal display comprising first and second align marks
CN103487971B (zh) 彩膜基板、触控显示装置及彩膜基板的制作方法
DE60132647T2 (de) Herstellungsverfahren für ein aktives Matrixsubstrat einer Flüssigkristallanzeigevorrichtung
CN105047606B (zh) 显示装置的阵列基板的返工方法和通过其形成的阵列基板
TWI278669B (en) Liquid crystal display device and method for fabricating the same
CN105892221B (zh) 半色调掩模板及tft基板的制作方法
CN102096255B (zh) 液晶显示设备的阵列基板及其制造方法
CN105467660A (zh) 彩膜基板的制作方法
CN106933023A (zh) 一种光罩及玻璃基底的制作方法
CN106847836B (zh) Tft基板及其制作方法
WO2018120691A1 (zh) 阵列基板及其制造方法、显示装置
CN104460147A (zh) 薄膜晶体管阵列基板、制造方法及显示装置
WO2014166155A1 (zh) 一种用于封框胶固化遮挡的掩模板的制造方法
CN103091912B (zh) 阵列基板与具有该阵列基板的液晶面板及其制造方法
CN106298646A (zh) Tft基板的制作方法
CN107132727A (zh) 掩模板、薄膜晶体管的制造方法和薄膜晶体管
CN105137645B (zh) 一种彩膜阵列基板及其制造方法、显示装置
CN105652512A (zh) 彩色滤光片及其制造方法
KR100848087B1 (ko) 기판 위에 패턴을 형성하는 방법 및 이를 이용한 액정표시 장치용 기판의 제조 방법
CN105390505B (zh) 薄膜晶体管阵列基板及其制作方法
CN105261621B (zh) 阵列基板及其制作方法、显示装置
KR101310284B1 (ko) 표시 장치와, 표시 기판 및 이의 제조 방법
KR20110054723A (ko) 액정표시장치 및 그 제조방법
TWI327235B (en) Lcd panel and array substrate and the method for forming the array substrate
KR20130031738A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170905