CN107104666A - 锁相环相位噪声之优化装置 - Google Patents

锁相环相位噪声之优化装置 Download PDF

Info

Publication number
CN107104666A
CN107104666A CN201710200248.6A CN201710200248A CN107104666A CN 107104666 A CN107104666 A CN 107104666A CN 201710200248 A CN201710200248 A CN 201710200248A CN 107104666 A CN107104666 A CN 107104666A
Authority
CN
China
Prior art keywords
voltage
signal
controlled oscillator
low
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710200248.6A
Other languages
English (en)
Other versions
CN107104666B (zh
Inventor
王冬春
刘渭
王祥炜
郑羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Runxin Information Technology Co Ltd
Original Assignee
Guangzhou Runxin Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Runxin Information Technology Co Ltd filed Critical Guangzhou Runxin Information Technology Co Ltd
Priority to CN201710200248.6A priority Critical patent/CN107104666B/zh
Publication of CN107104666A publication Critical patent/CN107104666A/zh
Application granted granted Critical
Publication of CN107104666B publication Critical patent/CN107104666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了锁相环相位噪声之优化装置，包括电压偏置电路、压控振荡器、分频器、鉴相鉴频器、电荷泵、低通环路滤波器、开关S1和开关S2，所述压控振荡器、分频器、鉴相鉴频器、电荷泵、低通环路滤波器以及开关S1形成一闭合回路；当芯片上电时，所述开关S2用于在使能信号enb的控制下闭合，从而使得电压偏置电路向压控振荡器提供一初始输入电压信号；还包括偏移电流控制器，其用于在一参考周期内的一段时间向低通环路滤波器提供一偏移电流信号，从而使得低通环路滤波器在该偏移电流信号的作用下向压控振荡器提供所述滤波信号Vtune。本发明在现有的锁相环电路上改进并实现锁相环相位噪声的优化，设计简单、方便使用。

Description

锁相环相位噪声之优化装置
技术领域
本发明涉及锁相环电路，尤其涉及锁相环电路中相位噪声的优化。
背景技术
对于现有的锁相环是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。但是其在输出信号时很容易产生相位噪声，影响整个闭环回路。锁相环电路一般包括压控振荡器、分频器、鉴相鉴频器、电荷泵和低通环路滤波器。但是在电荷泵对低通环路滤波器进行充放电产生输出信号Vtune时，电荷泵与鉴相鉴频器中的MOS管所产生的噪声会对输出结果产生较大影响。为了减少相位噪声一般是在电荷泵对低通环路滤波器进行充放电时加入一恒定偏移电流，如图1所示，但是其相位噪声仍然存在。
发明内容
为了克服现有技术的不足，本发明的目的在于提供锁相环相位噪声之优化装置，其解决了现有技术中锁相环电路中相位噪声高的问题。
本发明的目的采用以下技术方案实现：
一种锁相环相位噪声之优化装置，包括电压偏置电路、压控振荡器、分频器、鉴相鉴频器、电荷泵、低通环路滤波器、开关S1和开关S2，其中所述电压偏置电路通过开关S2与压控振荡器的输入端连接，压控振荡器的输出端通过分频器与鉴相鉴频器的输入端连接，鉴相鉴频器的输出端通过电荷泵与低通环路滤波器的输入端连接，低通环路滤波器的输出端通过开关S1与压控振荡器的输入端连接；所述压控振荡器、分频器、鉴相鉴频器、电荷泵、低通环路滤波器以及开关S1形成一闭合回路；当芯片上电时，所述开关S2用于在使能信号enb的控制下闭合，从而使得电压偏置电路向压控振荡器提供一初始输入电压信号；
所述压控振荡器用于根据所述初始输入电压信号生成一输出信号A，并通过分频器将所述输出信号A生成一反馈时钟Fdiv；所述鉴相鉴频器用于根据所述反馈时钟Fdiv与外部输入的参考时钟Fref控制电荷泵向低通环路滤波器进行充放电；所述低通环路滤波器用于当开关S1在使能信号en的控制下闭合后，向压控振荡器提供一滤波信号Vtune；
还包括一偏移电流控制器，所述偏移电流控制器用于在一参考周期内的一段时间向低通环路滤波器提供一偏移电流信号，从而使得低通环路滤波器在该偏移电流信号的作用下向压控振荡器提供所述滤波信号Vtune。
优选地，所述鉴相鉴频器还用于根据参考时钟Fref和反馈时钟Fdiv产生输出信号UP和输出信号DN，所述输出信号UP用于控制电荷泵的充电电流的开或关，所述输出信号DN用于控制电荷泵的放电电流的开或关；所述输出信号UP还用于控制偏移电流控制器在充电模式下电流的开或关，所述输出信号DN还用于控制偏移电流控制器在放电模式下电流的开或关。
优选地，所述使能信号en和使能信号enb是一对反相信号，所述使能信号en用于控制开关S1的开或关，所述使能信号enb用于控制开关S2的开或关；当开关S1断开时，开关S2闭合；当开关S1闭合时，开关S2断开。
优选地，还包括自动频率控制器，所述分频器还用于根据压控振荡器产生的输出信号A生成另一反馈信号B并将其发送给自动频率控制器；所述自动频率控制器用于根据参考时钟Fref与该反馈信号B来使得压控振荡器选择不同的开关电容阵列，来调节输出信号A的频率大小。
优选地，还包括电压比较电路和重锁控制电路，所述电压比较电路的输入端与开关S1连接、输出端与重锁控制电路的输入端连接；所述重锁控制电路的输出端与压控振荡器的输入端连接；所述电压比较电路用于根据滤波信号Vtune得出输出结果；所述重锁控制电路根据所述输出结果控制压控振荡器的工作，从而使得压控振荡器所产生的输出信号A的频率变化。
优选地，所述电压比较电路中设有一高电压VH和一低电压VL；
当电压比较电路检测到滤波信号Vtune的电压值处于该高电压VH和低电压VL之间时，所述输出结果为两比特信号控制字“00”；
当电压比较电路检测到滤波信号Vtune的电压值高于该高电压VH时，所述输出结果为两比特信号控制字“01”；
当电压比较电路检测到滤波信号Vtune的电压值低于该低电压VL之间时，所述输出结果为两比特信号控制字“10”。
相比现有技术，本发明的有益效果在于：本发明通过采用鉴相鉴频器的输出信号来控制电荷泵在对低通环路滤波器充放电时，恒定偏移电流的输入时间，从而能够使得锁相环电路中相位噪声减少，达到对锁相环相位噪声的优化。
附图说明
图1为本发明提供的一现有技术中锁相环电路示意图；
图2为本发明提供的锁相环电路示意图；
图3为本发明提供的现有技术中恒定偏移电流的充电电流示意图；
图4为本发明提供的现有技术中恒定偏移电流的放电电流示意图；
图5为本发明提供的偏移电流控制器的充电电流示意图；
图6为本发明提供的偏移电流控制器的放电电流示意图。
图中：202、鉴相鉴频器；203、电荷泵；204、低通环路滤波器；205、分频器；206、压控振荡器；207、自动频率控制器；208、重锁控制电路；209、电压比较电路；210、电压偏置电路；301、偏移电流控制器。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述：
如图2所示，本发明提供了一种锁相环相位噪声之优化装置，该装置是在现有的锁相环电路的基础上优化改进而来。锁相环电路包括鉴相鉴频器202、电荷泵203、低通环路滤波器204、开关S1、开关S2、压控振荡器206和分频器205。开关S1、压控振荡器206、分频器205、鉴相鉴频器202、电荷泵203以及低通环路滤波器204形成锁相环闭合电路。
开关S2的一端与电压偏置电路210电性连接、另一端与压控振荡器206的输入端电性连接，该电压偏置电路210用于为锁相环电路提供初始电压。当芯片上电时，开关S1处于断开状态，开关S2处于闭合状态，电压偏置电路210生成一偏置电压并发送给压控振荡器206，从而使得压控振荡器206工作。其中该偏置电压为电源的电压值一半，为压控振荡器206的输入提供一初始电压输入，该电源指的是为整个锁相环电路供电的电源。
当偏置电压输入到压控振荡器206后，压控振荡器206开始工作，开关S2断开，开关S1闭合，从而使得锁相环电路进入闭合环路。另外，开关S1是通过使能信号en来控制其开或关，开关S2是通过使能信号enb控制其开或关；使能信号en和使能信号enb为一对反相信号。也即是，当开关S1断开时，开关S2必闭合；当开关S1闭合时，开关S2必断开。
当芯片上电后，压控振荡器206用于产生一输出信号A并在分频器205的作用下生成一反馈时钟Fdiv，然后发送给鉴相鉴频器202；该鉴相鉴频器202用于根据该反馈时钟Fdiv与外部输入的参考时钟Fref的相位差来控制电荷泵203的工作状态。也即是，当鉴相鉴频器202检测到参考时钟Fref相位超前于Fdiv时，电荷泵203处于充电状态下，即对低通环路滤波器204进行充电，则低通环路滤波器204会产生一较高的滤波信号Vtune，并通过开关S1输入到压控振荡器206，使得压控振荡器206的输出信号A的频率增加，反馈时钟Fdiv的相位提前，缩小了反馈时钟Fdiv与参考时钟Fref之间的相位差；反之，当鉴相鉴频器202检测到参考时钟Fref相位滞后于Fdiv时，电荷泵203处于放电状态下，即对低通环路滤波器204进行放电，则低通环路滤波器204会产生一较低的滤波信号Vtune，并通过开关S1输入到压控振荡器206，使得压控振荡器206的输出信号A的频率减少，反馈时钟Fdiv的相位滞后，缩小了反馈时钟Fdiv与参考时钟Fref之间的相位差。也即是，当反馈时钟Fdiv与参考时钟Fref之间的相位差很小时，滤波信号Vtune趋于稳定时，该锁相环电路进入锁定状态。另外，当反馈时钟Fdiv与参考时钟Fref之间的相位差越大，电荷泵203的充放电速度就越快，从而使得低通环路滤波器204所产生的滤波信号Vtune的变化速度越快，直到反馈时钟Fdiv与参考时钟Fref之间的相位差越来越小，滤波信号Vtune趋于稳定，锁相环电路锁定。
一般来说，由于鉴相鉴频器202以及电荷泵203的存在，其产生的电流会对锁相环电路产生干扰，其噪声的主要来源是鉴相鉴频器202以及电荷泵203中的MOS管、电阻等产生的闪烁噪声以及热噪声等。而MOS管闪烁噪声为：其中gm为MOS管的小信号跨导，μn为MOS管电子或质子迁移率；Cox为MOS管的栅氧电介常数；W，L分别为MOS管的栅宽和沟道长度；ID为MOS管沟道电流大小；f为频率大小；K为与工艺有关的常量。而MOS管热噪声 k是玻尔兹曼物理常数，T指热力学温度，是已知的。
由上述公式(1)和(2)可知，MOS管闪烁噪声与ID成正比；MOS管热噪声与成正比。也即是，电荷泵203与鉴相鉴频器202所产生的噪声与MOS管沟道电流大小有关；比如，在频偏1KHz处主要由闪烁噪声产生，而在频偏100KHz处主要由热噪声产生。
而对于锁相环开环传递函数HOL来说：；其中，Hif为无源环路传递函数，Kvco指压控振荡器的增益，Icp是电荷泵充电电流，s指拉普拉斯函数变量。锁相环电荷泵噪声传递函数Ntf，cp为：其中，N指环路分频比。在频偏较低处，开环增益HOL远大于1，则也即是说，锁相环电荷泵噪声是与电荷泵的充放电电流的大小成反比。
比如，在实际的操作中将电荷泵203的电流分别为设置100uA和200uA，得到相应电流输出点噪声，后者条件下的电流近端噪声要恶化2dB～5dB。但是，电荷泵203的充放电电流越大，鉴相鉴频器202以及电荷泵203对锁相环近端相位噪声的贡献会改善3dB左右。实际上，电荷泵203电流较小使环路带宽更小，对带内的噪声压制更多；如果在相同带宽条件下，鉴相鉴频器202以及电荷泵203对锁相环近端相位噪声的贡献会改善的更多。
而现如今如图1所示，一般采用一恒定偏移电流来改善噪声的方案，也即是在电荷泵203对低通环路滤波器204进行充放电时，使其在一恒定偏移电流的作用下进行充放电，但是其电荷泵203的充放电电流并没有减少，同样会导致噪声加大。
因此，基于上述原理，本发明在该基础上使其输入的偏移电流只在某一参考周期内的一段时间内输入，而不是整个参考周期内输入。也即是，该锁相环电路还包括偏移电流控制器301，该偏移电流控制器301的一端与低通环路滤波器204的输入端连接、另一端接入控制该偏移电流控制器301开或关的脉冲信号。该脉冲信号可采用鉴相鉴频器202的输出信号UP或输出信号DN。同时，该输出信号UP还用于控制电荷泵203的充电电流的开或关，该输出信号DN还用于控制电荷泵203的放电电流的开或关。即使锁相环处于锁定状态下，鉴相鉴频器202仍存在输出信号UP和输出信号DN，并且其脉冲宽度足可以打开开关。因此，在本发明中采用输出信号UP来控制在充电状态下的偏移电流控制器301的开或关；采用输出信号DN来控制在放电状态下的偏移电流控制器301的开或关。
在使用的过程中，当处于充电模式时，在一个参考周期内的预设时间内通过输出信号UP来控制偏移电流控制器301闭合，从而使得电荷泵203在向低通环路滤波器204充电时，向低通环路滤波器204提供一偏移电流；当预设时间达到后，输出信号UP再控制偏移电流控制器301断开，不向低通环路滤波器204提供偏移电流。同样的道理，当处于放电模式下，可采用输出信号DN在一个参考周期内来控制偏移电流控制器301的闭合与断开，从而可实现在预设时间内向低通环路滤波器204输入偏移电流。如图3和图4为现有技术中加入恒定偏移电流的充放电电流示意图，如图5和图6为改进后加入偏移电流控制器的充放电电流示意图。也即是，在图3和图4中没有开关对加入的恒定偏移电流进行控制，也即是在充放电过程中持续输入恒定偏移电流；而图5和图6中通过加入一偏移电流控制器301的开关比如S3或S4，在充放电过程中来控制偏移电流的输入时间。
另外，本发明中将在一个参考周期内的平均偏移电流设为与改进前加入的恒定偏移电流大小一致，这样，改进后的电荷泵203的充放电电流比改进前的要大的多，就使得锁相环相位噪声的恶化更小。比如改进前后的偏移电流的关系为：Ioffset·Tr＝I′offset·tw，其中Ioffset为改进前方案中恒定偏移电流大小，I′offset为改进后方案中偏移电流大小，Tr为参考周期大小，tw为改进后方案中鉴相鉴频器202所产生的信号脉宽大小。从上述公式中看出，由于tw小于Tr，因此，本发明中电荷泵203的充放电时，偏移电流明显大于改进前，也即是对锁相环噪声的恶化更小。
为了使得锁相环电路进入锁定状态时，通常还会采用改变压控振荡器206振荡环路中的电容值大小可以改变其输出信号A的振荡频率大小，从而缩小反馈时钟Fdiv与参考时钟Fref之间的相位差。一般来说，接入压控振荡器206振荡环路中的电容有两种类型，一种是MOS电容或MIM型电容，其常用于开关电容阵形中，一组组不同电容阵形通过开关的关闭或断开来接入振荡环路中；另外一种是变容二极管，其受到不同电压控制产生不同的电容值。上述两种类型电容的选择调节过程即是整个锁相环的“粗调谐”和自身的“细调谐”。为了实现上述调谐过程，该锁相环电路还包括自动频率控制器207，该自动频率控制器207的一端与分频器205的输出端连接、另一端与压控振荡器206的输入端连接。该压控振荡器206的输出信号A还经过分频器205生成另外一反馈信号B并发送给自动频率控制器207。自动频率控制器207用于根据反馈信号B与参考时钟Fref来控制接入振荡环路中的开关，进而选择压控振荡器206振荡环路中合适的开关电容阵列；然后通过找到合适的开关电容阵列之后，锁相环电路再进入到自身的“细调谐”。锁相环电路的环路闭合，滤波信号Vtune小幅度变化使得压控振荡器206的输出信号A的频率进行变化，也即是使得反馈时钟Fdiv和参考时钟Fref的相位接近，最终锁相环锁定。
另外，当芯片上电后，锁相环通过“粗调谐”和自身的“细调谐”来将锁相环电路锁定的过程中，芯片在工作过程中因温度或其他偶然因素可能导致锁相环失锁。因此，该锁相环电路还具有重锁机制，也即是这些失锁的情况需要被检测并纠正。优选地，该锁相环电路还包括电压比较电路209和重锁控制电路208。其中，电压比较电路209的输入端与开关S1连接、电压比较电路209的输出端与重锁控制电路208的输入端连接；重锁控制电路208的输出端与压控振荡器206的输入端连接；电压比较电路209用于将滤波信号与预设的信号作比较并得出输出结果；重锁控制电路208根据该输出结果控制调整压控振荡器206的输出信号A的频率大小。
也即是，电压比较电路209设有一固定的低电压VL和高电压VH。当滤波信号Vtune的电压值处于低电压VL和高电压VH之间时，电压比较电路209输出两比特信号控制字“00”；当Vtune＞VH时，电压比较电路209输出两比特信号控制字“01”；当Vtune＜VL时，电压比较电路209输出两比特信号控制字“10”。而重锁控制电路208根据电压比较电路209输出的两比特信号控制字来增加或减少一个固定电容值到压控振荡器206中，来调节压控振荡器206的输出信号A的频率大小，反馈时钟Fdiv与参考时钟Fref的相位接近，最终使得锁相环电路重新锁定。
对本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (6)

1.锁相环相位噪声之优化装置，包括电压偏置电路、压控振荡器、分频器、鉴相鉴频器、电荷泵、低通环路滤波器、开关S1和开关S2，其中所述电压偏置电路通过开关S2与压控振荡器的输入端连接，压控振荡器的输出端通过分频器与鉴相鉴频器的输入端连接，鉴相鉴频器的输出端通过电荷泵与低通环路滤波器的输入端连接，低通环路滤波器的输出端通过开关S1与压控振荡器的输入端连接；所述压控振荡器、分频器、鉴相鉴频器、电荷泵、低通环路滤波器以及开关S1形成一闭合回路；当芯片上电时，所述开关S2用于在使能信号enb的控制下闭合，从而使得电压偏置电路向压控振荡器提供一初始输入电压信号；
所述压控振荡器用于根据所述初始输入电压信号生成一输出信号A，并通过分频器将所述输出信号A生成一反馈时钟Fdiv；所述鉴相鉴频器用于根据所述反馈时钟Fdiv与外部输入的参考时钟Fref控制电荷泵向低通环路滤波器进行充放电；所述低通环路滤波器用于当开关S1在使能信号en的控制下闭合后，向压控振荡器提供一滤波信号Vtune；
其特征在于，还包括一偏移电流控制器，所述偏移电流控制器用于在一参考周期内的一段时间向低通环路滤波器提供一偏移电流信号，从而使得低通环路滤波器在该偏移电流信号的作用下向压控振荡器提供所述滤波信号Vtune。
2.如权利要求1所述锁相环相位噪声之优化装置，其特征在于，所述鉴相鉴频器还用于根据参考时钟Fref和反馈时钟Fdiv产生输出信号UP和输出信号DN，所述输出信号UP用于控制电荷泵的充电电流的开或关，所述输出信号DN用于控制电荷泵的放电电流的开或关；所述输出信号UP还用于控制偏移电流控制器在充电模式下电流的开或关，所述输出信号DN还用于控制偏移电流控制器在放电模式下电流的开或关。
3.如权利要求1或2所述锁相环相位噪声之优化装置，其特征在于，所述使能信号en和使能信号enb是一对反相信号，所述使能信号en用于控制开关S1的开或关，所述使能信号enb用于控制开关S2的开或关；当开关S1断开时，开关S2闭合；当开关S1闭合时，开关S2断开。
4.如权利要求1或2所述锁相环相位噪声之优化装置，其特征在于，还包括自动频率控制器，所述分频器还用于根据压控振荡器产生的输出信号A生成另一反馈信号B并将其发送给自动频率控制器；所述自动频率控制器用于根据参考时钟Fref与该反馈信号B来使得压控振荡器选择不同的开关电容阵列，来调节输出信号A的频率大小。
5.如权利要求1或2所述锁相环相位噪声之优化装置，其特征在于，还包括电压比较电路和重锁控制电路，所述电压比较电路的输入端与开关S1连接、输出端与重锁控制电路的输入端连接；所述重锁控制电路的输出端与压控振荡器的输入端连接；所述电压比较电路用于根据滤波信号Vtune得出输出结果；所述重锁控制电路根据所述输出结果控制压控振荡器的工作，从而使得压控振荡器所产生的输出信号A的频率变化。
6.如权利要求5所述锁相环相位噪声之优化装置，其特征在于，所述电压比较电路中设有一高电压VH和一低电压VL；
当电压比较电路检测到滤波信号Vtune的电压值处于该高电压VH和低电压VL之间时，所述输出结果为两比特信号控制字“00”；
当电压比较电路检测到滤波信号Vtune的电压值高于该高电压VH时，所述输出结果为两比特信号控制字“01”；
当电压比较电路检测到滤波信号Vtune的电压值低于该低电压VL之间时，所述输出结果为两比特信号控制字“10”。
CN201710200248.6A 2017-03-29 2017-03-29 锁相环相位噪声之优化装置 Active CN107104666B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710200248.6A CN107104666B (zh) 2017-03-29 2017-03-29 锁相环相位噪声之优化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710200248.6A CN107104666B (zh) 2017-03-29 2017-03-29 锁相环相位噪声之优化装置

Publications (2)

Publication Number Publication Date
CN107104666A true CN107104666A (zh) 2017-08-29
CN107104666B CN107104666B (zh) 2020-10-27

Family

ID=59674840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710200248.6A Active CN107104666B (zh) 2017-03-29 2017-03-29 锁相环相位噪声之优化装置

Country Status (1)

Country Link
CN (1) CN107104666B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107947581A (zh) * 2017-12-21 2018-04-20 西安电子科技大学 用于开关电容dc‑dc转换器的自适应功率管宽度调制电路
CN111106827A (zh) * 2019-12-09 2020-05-05 中山大学 数字芯片片内电源波动的检测方法、***和存储介质
CN112134560A (zh) * 2020-09-30 2020-12-25 中国科学院微电子研究所 低噪声频率综合器装置
CN113452366A (zh) * 2021-07-22 2021-09-28 海能达通信股份有限公司 一种pll电路及电子设备
CN115102541A (zh) * 2022-08-26 2022-09-23 广东大普通信技术股份有限公司 快速收敛的频率修调电路以及方法
WO2023202087A1 (zh) * 2022-04-18 2023-10-26 加特兰微电子科技(上海)有限公司 一种锁相环装置、锁相环装置的锁定方法及雷达***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487677B1 (en) * 2012-03-30 2013-07-16 Freescale Semiconductor, Inc. Phase locked loop with adaptive biasing
CN205754276U (zh) * 2015-05-21 2016-11-30 意法半导体国际有限公司 锁相环以及电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487677B1 (en) * 2012-03-30 2013-07-16 Freescale Semiconductor, Inc. Phase locked loop with adaptive biasing
CN205754276U (zh) * 2015-05-21 2016-11-30 意法半导体国际有限公司 锁相环以及电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107947581A (zh) * 2017-12-21 2018-04-20 西安电子科技大学 用于开关电容dc‑dc转换器的自适应功率管宽度调制电路
CN111106827A (zh) * 2019-12-09 2020-05-05 中山大学 数字芯片片内电源波动的检测方法、***和存储介质
CN112134560A (zh) * 2020-09-30 2020-12-25 中国科学院微电子研究所 低噪声频率综合器装置
CN112134560B (zh) * 2020-09-30 2023-01-24 中国科学院微电子研究所 低噪声频率综合器装置
CN113452366A (zh) * 2021-07-22 2021-09-28 海能达通信股份有限公司 一种pll电路及电子设备
WO2023202087A1 (zh) * 2022-04-18 2023-10-26 加特兰微电子科技(上海)有限公司 一种锁相环装置、锁相环装置的锁定方法及雷达***
CN115102541A (zh) * 2022-08-26 2022-09-23 广东大普通信技术股份有限公司 快速收敛的频率修调电路以及方法
CN115102541B (zh) * 2022-08-26 2022-10-28 广东大普通信技术股份有限公司 快速收敛的频率修调电路以及方法

Also Published As

Publication number Publication date
CN107104666B (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
CN107104666A (zh) 锁相环相位噪声之优化装置
US8085101B2 (en) Spread spectrum clock generation device
US6580329B2 (en) PLL bandwidth switching
CN103297042A (zh) 一种可快速锁定的电荷泵锁相环电路
CN101159433B (zh) 一种快速锁定的锁相环电路
US8890626B2 (en) Divider-less phase locked loop (PLL)
CN102291129B (zh) 一种用于抑制vco电压纹波的锁相环电路
CN105634475B (zh) 一种电荷泵环振型锁相环
CN101436859A (zh) 一种快速锁定的频率发生器
CN103684431A (zh) 可快速锁定的锁相环及其锁定方法
CN101577544B (zh) 具有崩溃保护机制的锁相环
CN105071799A (zh) 一种采用新型错误锁定检测电路的延迟锁相环
CN106209087A (zh) 锁相环路中压控振荡器的校准***及方法
CN107623521A (zh) 一种锁相环时钟发生器
CN110445491A (zh) 一种基于预设频率及动态环路带宽的锁相环
CN105610436B (zh) 一种具备自适应加速锁定结构的电荷泵锁相环
CN102231628A (zh) 一种基于时间电压转换的高精度脉宽比较装置
CN107769545A (zh) 一种用于pll中带电容漏电补偿的电荷泵电路
CN112290936A (zh) 一种能够快速锁定的锁相环电路
CN206807422U (zh) 宽捕捉范围的鉴频器、锁相环
CN203014778U (zh) 锁相环***
JPH04223716A (ja) Ｐｌｌシンセサイザ回路
EP1538451B1 (en) Phase -locked loop with a programmable frequency detector
CN209805792U (zh) 锁相环频率综合器
CN207782771U (zh) 一种锁相环

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant