CN107085448B - 包含过流保护的低压差线性稳压器ldo电路 - Google Patents

Abstract

本申请揭示了一种包含过流保护的LDO电路，属于电源管理技术领域。该LDO电路通过增加的输出检测模块和NMOS管组成源跟随器去驱动第一PMOS管，提高了电路对负责瞬态变化的响应特性；同时输出检测模块和结构简单的内置的电流检测模块和电流比较模块可以避免过流保护的误动作使得芯片启动失败；且当芯片过流后能将输出电流限定在设定值而非直接关断芯片，提高当过流状态解除后芯片恢复正常工作的速度。

Description

包含过流保护的低压差线性稳压器LDO电路

技术领域

本发明属于电源管理技术领域，尤其涉及一种包含过流保护的低压差线性稳压器(英文：Low Dropout Regulator，简称LDO)电路。

背景技术

LDO通常用于实现对芯片***不稳定或电压过高的供电电源进行降压或增强稳定性处理以满足芯片内部模块要求的功能。典型的LDO控制环路如图1所示，包括：误差放大器A₀，功率调节管MP1，输出滤波电容C_OUT，输出分压电阻R1和R2。基本工作原理为：分压电阻R1和R2采样输出电压，然后反馈到误差放大器A0的正端，反馈信号与基准信号间的差值通过误差放大器的放大后被用来调节功率管MP1的栅极电压以维持输出电压的稳定，最终输出电压为

在芯片实际使用过程中：受环路响应速度限制，当负载变化范围较大、速度较快时，芯片输出端电压会有较大的上冲和下冲尖峰。且由于存在过载和短路等异常情况，因此LDO有可能存在输出电流长时间超过设定值的状态。这样会使芯片发热严重，加速器件老化影响使用寿命，严重的还会引起火灾等安全问题。因此有必要采取某种方式检测和控制芯片输出电流的大小，防止上述问题的发生，减小芯片的失效风险。

目前LDO的过流保护电路有很多种，但原理都是先将电流信号转换为电压信号，再与基准电压做比较以判断是否执行保护动作。保护方式分为两大类：一类是当过流情况发生时就彻底关断芯片，需手动重新启动后电路才能恢复工作，恢复正常工作速度较慢，且由于芯片启动初期输出电流可能会大于设定的工作电流，所以这种模式在芯片启动过程中可能会触发过流保护，使得芯片不能正常启动。另一类是当过流情况发生时会将输出电流限制在某一设定值以下而非关断芯片，这样当负载异常情况消失后，芯片可恢复正常工作而无需重新启动，但由于限流电路的存在增加了芯片的复杂度。

总之传统的LDO电路在针对负载变化时上冲和下冲尖峰过大的问题采用过流保护电路时，若过流保护电路在芯片过流后关断芯片，则会导致恢复正常工作速度较慢，若过流保护电路将输出电流限制在某一设定值以下，则会导致保护电路结构复杂。

发明内容

本发明的目的就是：在提高LDO瞬态响应特性的同时，针对传统的LDO的过流保护电路所存在的问题提出一种可避免在芯片启动过程中过流保护误动作，且当芯片过流情况消除后可快速自动重新恢复工作而无需重新启动的结构简单的LDO的过流保护电路。

本发明的技术方案：一种包含过流保护的LDO电路，该LDO电路包括误差放大器模块，输出检测模块，调整输出模块，其中：该误差放大器模块将基准电压和该调整输出模块产生的反馈电压进行比较，以将该反馈电压箝位在该基准电压；该调整输出模块用于控制NMOS管中始终流过恒定电流，利用该NMOS管组成的源跟随器去驱动第一PMOS管，该第一PMOS管调整输出电压，该调整输出模块还通过分压电阻对该输出电压进行分压得到该反馈电压，该调整输出模块包含与该分压电阻并联的输出电容；该输出检测模块在启动阶段用于判断该输出电压是否上升至设定电压值，在该输出电压上升至该设定电压值之前控制该输出检测模块内部的功率管保持完全开启状态，以对该调整输出模块内的该输出电容快速充电。

可选的，该LDO电路还包括电流采样模块和电流比较模块，其中：该电流采样模块用于采样该调整输出模块内的输出电流，该输出电流为注入该第一PMOS管栅极的电流；该电流比较模块用于在该输出电流超过设定电流值时，向该第一PMOS管的栅极注入额外的电流以提高该第一PMOS管的栅极电压。

可选的，该误差放大器模块为运算放大器，该运算放大器的正输入端接该基准电压，该运算放大器的负输入端接该反馈电压，该运算放大器的输出端接该输出检测模块。

可选的，该输出检测模块包括：第一三级管、第二三级管、第三三级管、第四三级管、第二PMOS管、第三PMOS管、第一电流源I1、第二电流源I2，其中：该第一三级管的基极接该运算放大器的输出端，该第一三级管的发射极接该输出电压，该第一三级管的集电极接该第二三级管的集电极；该第二三级管的基极接该第二三级管的集电极，该第二三级管的发射极接地，该第二三级管的集电极接该第一三级管的集电极；该第三三级管的基极接该第二三级管的基极，该第三三级管的发射极接地，该第三三级管的集电极接该第二PMOS管的漏极；该第二PMOS管的栅极接该第三PMOS管的栅极，该第二PMOS管的源极接电源，该第二PMOS管的漏极接该第四三级管的基极；该第四三级管的基极接该第二PMOS管的漏极，该第四三级管的发射极接该第一电流源的第一端，该第四三级管的集电极接电源；该第一电流源的第二端接地；该第三PMOS管的栅极接该第一电流源的第一端，该第三PMOS管的源极接电源，该第三PMOS管的漏极接该第二电流源的第一端；该第二电流源的第二端接地。

可选的，该调整输出模块还包括二极管、第三电流源、电容、第一电阻、第二电阻，其中：该二极管的正端接该第三电流源的第一端，该二极管的负端接该第二电流源的第一端；该NMOS管的栅极接该二极管的负端，该NMOS管的源极接该二极管的正端，该NMOS管的漏极接电源；该第三电流源的第一端接该NMOS管的源级，该第三电流源的第二端接地；该第一PMOS管的栅极接该第三电流源的第一端，该第一PMOS管的源极接电源，该第一PMOS管的漏极接该电容的第一端；该电容的第一端接该输出电压的输出端口，该电容的第二端接地；该第一电阻的第一端接该输出电压的输出端口，该第一电阻的第二端接该反馈电压的输出端口；该第二电阻的第一端接该反馈电压的输出端口，该第二电阻的第二端接地。

可选的，该电流采样模块包括第三电阻、第四PMOS管，其中：该第三电阻的第一端接电源，该第三电阻的第二端接该第四PMOS管的源极；该第四PMOS管的栅极接该第一PMOS管的栅极，该第四PMOS管的源极接该第三电阻的第二端，该第四PMOS管的漏极接该输出电压的输出端口。

可选的，该电流比较模块包括第五三级管、第六三级管、第七三级管、第四电阻、第四电流源、第五电流源，其中：该第四电阻的第一端接电源，该第四电阻的第二端接该第五三级管的发射极；该第五三级管的基极接该第六三级管的基极，该第五三级管的发射极接该第四电阻的第二端，该第五三级管的集电极接该第七三级管基极；该第六三级管的基极接该第六三级管的集电极，该第六三级管的发射极接该第三电阻的第二端，该第六三级管的集电极接该第五电流源的第一端；该第七三级管的基极接该第五三级管的集电极，该第七三级管的发射极接该第一PMOS管的栅极，该第七三级管的集电极接电源；该第四电流源的第一端接该第七三级管的基极，该第四电流源的第二端接地；该第五电流源的第一上端接该第六三级管的集电极，该第五电流源的第二端接地。

本发明的有益效果为：通过增加的输出检测模块和NMOS管组成源跟随器去驱动第一PMOS管，提高了电路对负责瞬态变化的响应特性；同时输出检测模块和结构简单的内置的电流检测模块和电流比较模块可以避免过流保护的误动作使得芯片启动失败；且当芯片过流后能将输出电流限定在设定值而非直接关断芯片，提高当过流状态解除后芯片恢复正常工作的速度。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1是传统LDO的电路结构图；

图2是本发明根据一示例性实施例提供的包含过流保护的LDO的原理图；

图3是图2中各模块形成的具体电路图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

本发明提出一种结构简单的包含过流保护的LDO电路，内置的保护电路可当芯片过流后将输出电流限制在设定值以下而非直接关断芯片，提高当过流状态解除后芯片恢复正常工作的速度，且过流限随着温度的升高会自动降低，进一步提高芯片的可靠性。通过增加的输出检测模块和特意设置的NMOS管组成的源跟随器驱动PMOS管结构，不但避免了过流保护的误动作影响电路启动，同时也提高了芯片对负载的瞬态响应特性。

如图2所示，本发明提供的LDO电路包括：误差放大器模块10、输出检测模块20和调整输出模块30，其中：

误差放大器模块10将基准电压V_ref和调整输出模块30产生的反馈电压V_FB进行比较，以将该反馈电压V_FB箝位在该基准电压V_ref。

调整输出模块30用于控制NMOS管MN1中始终流过恒定电流，利用该NMOS管MN1组成的源跟随器去驱动第一PMOS管MP1，该第一PMOS管MP1调整输出电压，该调整输出模块30还通过分压电阻对该输出电压V_out进行分压得到该反馈电压V_FB，该调整输出模块30包含与该分压电阻并联的输出电容。

输出检测模块20在启动阶段用于判断该输出电压是否上升至设定电压值，在该输出电压V_out上升至该设定电压值之前控制该输出检测模块20内部的功率管保持完全开启状态，以对该调整输出模块30内的该输出电容C_out快速充电。

在一种可能的实现方式中，该LDO电路还可以包括电流采样模块40和电流比较模块50，其中：

电流采样模块40用于采样该调整输出模块30内的输出电流，该输出电流为注入该第一PMOS管MP1栅极的电流；

电流比较模块50用于在该输出电流超过设定电流值时，向该第一PMOS管MP1的栅极注入额外的电流以提高该第一PMOS管MP1的栅极电压。

在一种可能的实现方式中，误差放大器模块10、输出检测模块20、调整输出模块30、电流采样模块40和电流比较模块50的具体电路结构可以参见图3所示。

误差放大器模块10为运算放大器A₀，运算放大器A₀的正输入端接基准电压V_ref，运算放大器A₀的负输入端接输出检测模块20输出的反馈电压V_FB，运算放大器A₀的输出端接输出检测模块20中第一三级管Q1的基极。

输出检测模块20包括第一三级管Q1、第二三级管Q2、第三三级管Q3、第四三级管Q4、第二PMOS管MP2、第三PMOS管MP3、第一电流源I1、第二电流源I2，其中：

第一三级管Q1的基极接运算放大器A0的输出端，第一三级管Q1的发射极接输出V_out，第一三级管Q1的集电极接第二三级管Q2的集电极。第二三级管Q2的基极接第二三级管Q2的集电极，第二三级管Q2的发射极接地，第二三级管Q2的集电极接第一三级管Q1的集电极。第三三级管Q3的基极接第二三级管Q2的基极，第三三级管Q3的发射极接地，第三三级管Q3的集电极接第二PMOS管MP2的漏极。第二PMOS管MP2的栅极接第三PMOS管MP3的栅极，第二PMOS管MP2的源极接电源，第二PMOS管MP2的漏极接第四三级管Q4的基极。第四三级管Q4的基极接第二PMOS管MP2的漏极，第四三级管Q4的发射极接第一电流源I1的第一端，第四三级管Q4的集电极接电源。第一电流源I1的第一端接第四三级管Q4发射极，第一电流源I1的第二端接地。第三PMOS管MP3的栅极接第一电流源I1的第一端，第三PMOS管MP3的源极接电源，第三PMOS管MP3的漏极接第二电流源I2的第一端。第二电流源I2的第一端接第三PMOS管MP3的漏端，第二电流源I2的第二端接地。

调整输出模块30包括二极管D1、NMOS管MN1、第三电流源I3、第一PMOS管MP3、电容C_out、第一电阻R1以及第二电阻R2，其中：

二极管D1的正端接第三电流源I3第一端，二极管D1的负端接第二电流源I2的第一端。NMOS管MN1的栅极接二极管D1的负端，NMOS管MN1的源极接二极管D1的正端，NMOS管MN1的漏极接电源。第三电流源I3的第一端接NMOS管MN1的源极，第三电流源I3的第二端接地。第一PMOS管MP1的栅极接第三电流源I3的第一端，第一PMOS管MP1的源极接电源，第一PMOS管MP1的漏极接电容C_out的第一端。电容C_out的第一端接输出电压的输出端口V_out，电容C_out的第二端接地。第一电阻R1的第一端接输出电压的输出端口V_out，第一电阻R1的第二端接反馈电压的输出端口FB。第二电阻R2的第一端接反馈电压的输出端口FB，第二电阻R2的第二端接地。

电流采样模块40包括第三电阻R3、第四PMOS管MP4，其中：第三电阻R3的第一端接电源，第三电阻R3的第二端接第四PMOS管MP4的源极。第四PMOS管MP4的栅极接第一PMOS管MP1的栅极，第四PMOS管MP4的源极接第三电阻R3的第二端，第四PMOS管MP4的漏极接输出电压的输出端口V_out。

电流比较模块50包括第五三级管Q5、第六三级管Q6、第七三级管Q7、第四电阻R4、第四电流源I4、第五电流源I5，其中：第四电阻R4的第一端接电源，第四电阻的第二端接第五三级管Q5发射极；第五三级管Q5的基极接第六三级管Q6基极，第五三级管Q5的发射极接第四电阻R4的第二端，第五三级管Q5的集电极接第七三级管Q7基极。第六三级管Q6的基极接第六三级管的集电极，第六三级管的发射极接第三电阻R3的第二端，第六三级管的集电极接第五电流源I5的第一端。第七三级管Q7的基极接第五三级管Q5的集电极，第七三级管的发射极接第一PMOS管MP1的栅极，第七三级管的集电极接电源。第四电流源I4的第一端接第七三级管Q7的基极，第四电流源的第二端接地。第五电流源I5的第一端接第六三级管Q6的集电极，第五电流源的第二端接地。

本发明的工作原理为：

在误差放大器模块10中：运算放大器A₀的正输入端和负输入端分别接基准电压V_ref和调整输出模块30的输出端通过电阻分压网络采样得到的反馈电压V_FB，运算放大器A0放大两者间的误差，然后这一经过放大的误差信号通过后续电路调节第一PMOS管MP1的栅极电位，最终保证调整输出模块30的输出电压V_out的稳定。

对运算放大器A₀的两个输入端运用虚短关系有：

V_ref＝V_FB (1)

在调整输出模块30的输出端利用电阻分压特性有：

在输出检测模块20中：当调整输出模块30的输出电压V_out与运算放大器A₀输出之间电压的差值不足以使第一三极管Q1导通时，第二三极管Q2和第三三极管Q3处于截止状态，因此第三PMOS管MP3和NMOS管MN1也都截止，第一PMOS管MP1的栅极电平为低，处于完全开启状态。芯片对输出滤波电容快速充电至输出电压V_out接近第一三极管Q1的导通压降V_EB(Q1)，减小了芯片的启动时间，此时充电电流大小受过流限控制。

当芯片正常工作后发生负载跳变时，输出检测模块20可以在运算放大器A₀输出未发生变化前将输出电压的变化引入到环路中提高环路的响应速度。

在调整输出模块30中：利用NMOS管MN1构成的源跟随器去驱动第一PMOS管MP1，相对于用NMOS管做功率管提高了输出电压的范围。同时跨接在NMOS管MN1的栅极和源极之间的肖特基二极管D1，可保证NMOS管MN1的源极和栅极电压不超过其导通压降。即正常工作时NMOS管MN1至少流过的电流为：

μ_n为NMOS的沟道电子迁移率，Cox为MOS管单位面积栅氧化层电容，(W/L)_MN1为NMOS管MN1的宽长比，V_D1为肖特基二极管D1的正向导通压降，V_th(MN1)为NMOS管MN1的阈值电压(对耗尽MOS其为负值)。

因为NMOS管MN1中电流存在最小值，所以在瞬态变化时A点所能下降的幅度受限，避免了重载向轻载变化时因供电过剩引起输出电压的上冲尖峰。

在电流采样模块40中：第三电阻R3为一小电阻，第四PMOS管MP4的源极电压接近电源电压(V_IN)即与第一PMOS管MP1的源极电压相等，第四PMOS管MP4的栅极和漏极分别与第一PMOS管MP1的栅极和漏极相连，因此第四PMOS管MP4镜像第一PMOS管MP1的电流。设第一PMOS管MP1与第四PMOS管MP4的镜像比例为N：1，则：

电流比较模块中：第六三极管Q6和第五电流源I5用于检测第三电阻R3上的压降，利用第五三极管Q5和第四电阻R4将检测到的电压重新转化为电流并与负温电流I4进行比较。当I(Q5)>I4时，第七三极管Q7导通向A点(第一PMOS管PM1的栅极)注入电流，从而限制芯片输出电流。由于三极管基极发射极的导通压降具有正温特性，因此温度越高第七三极管Q7越容易导通，过流限也越低。

因为第五三极管Q5与第六三极管Q6相同，第四电流源I4与第五电流源I5相等，第三电阻R3较小，所以V_BE(Q6)与V_BE(Q5)相等。则有：

从(6)式可知通过调节第三电阻R3、第四电阻R4以及第一PMOS管MP1和第四PMOS管MP4的镜像比例可以自由设置过流限的大小。

综上所述，本发明提出的包含过流保护的LDO电路，既避免了因过流保护误动作导致启动失败的问题，又保证了过流状态解除后芯片无需重启可自动快速恢复工作。同时增加的输出检测电路和输出调整模块中用NMOS驱动P型功率管的结构提高了芯片的瞬态响应性能。

本领域技术人员在考虑说明书及实践这里发明的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未发明的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (7)

1.一种包含过流保护的低压差线性稳压器LDO电路，其特征在于，所述LDO电路包括误差放大器模块，输出检测模块，调整输出模块，电流采样模块，电流比较模块，其中：

所述误差放大器模块将基准电压和所述调整输出模块产生的反馈电压进行比较，以将所述反馈电压箝位在所述基准电压；

所述调整输出模块用于控制NMOS管中始终流过恒定电流，利用所述NMOS管组成的源跟随器去驱动第一PMOS管，所述第一PMOS管调整输出电压，所述调整输出模块还通过分压电阻对所述输出电压进行分压得到所述反馈电压，所述调整输出模块包含与所述分压电阻并联的输出电容；

所述输出检测模块在启动阶段用于判断所述输出电压是否上升至设定电压值，在所述输出电压上升至所述设定电压值之前控制所述输出检测模块内部的功率管保持完全开启状态，以对所述调整输出模块内的所述输出电容快速充电。

2.根据权利要求1所述的包含过流保护的低压差线性稳压器LDO电路，其特征在于，所述LDO电路还包括电流采样模块和电流比较模块，其中：

所述电流采样模块用于采样所述调整输出模块内的输出电流，所述输出电流为注入所述第一PMOS管栅极的电流；

所述电流比较模块用于在所述输出电流超过设定电流值时，向所述第一PMOS管的栅极注入额外的电流以提高所述第一PMOS管的栅极电压。

3.根据权利要求1所述的包含过流保护的低压差线性稳压器LDO电路，其特征在于，所述误差放大器模块为运算放大器，所述运算放大器的正输入端接所述基准电压，所述运算放大器的负输入端接所述反馈电压，所述运算放大器的输出端接所述输出检测模块。

4.根据权利要求3所述的包含过流保护的低压差线性稳压器LDO电路，其特征在于，所述输出检测模块包括：第一三级管、第二三级管、第三三级管、第四三级管、第二PMOS管、第三PMOS管、第一电流源I1、第二电流源I2，其中：

所述第一三级管的基极接所述运算放大器的输出端，所述第一三级管的发射极接所述输出电压，所述第一三级管的集电极接所述第二三级管的集电极；

所述第二三级管的基极接所述第二三级管的集电极，所述第二三级管的发射极接地，所述第二三级管的集电极接所述第一三级管的集电极；

所述第三三级管的基极接所述第二三级管的基极，所述第三三级管的发射极接地，所述第三三级管的集电极接所述第二PMOS管的漏极；

所述第二PMOS管的栅极接所述第三PMOS管的栅极，所述第二PMOS管的源极接电源，所述第二PMOS管的漏极接所述第四三级管的基极；

所述第四三级管的基极接所述第二PMOS管的漏极，所述第四三级管的发射极接所述第一电流源的第一端，所述第四三级管的集电极接电源；

所述第一电流源的第二端接地；

所述第三PMOS管的栅极接所述第一电流源的第一端，所述第三PMOS管的源极接电源，所述第三PMOS管的漏极接所述第二电流源的第一端；

所述第二电流源的第二端接地。

5.根据权利要求4所述的包含过流保护的低压差线性稳压器LDO电路，其特征在于，所述调整输出模块还包括二极管、第三电流源、电容、第一电阻、第二电阻，其中：

所述二极管的正端接所述第三电流源的第一端，所述二极管的负端接所述第二电流源的第一端；

所述NMOS管的栅极接所述二极管的负端，所述NMOS管的源极接所述二极管的正端，所述NMOS管的漏极接电源；

所述第三电流源的第一端接所述NMOS管的源极，所述第三电流源的第二端接地；

所述第一PMOS管的栅极接所述第三电流源的第一端，所述第一PMOS管的源极接电源，所述第一PMOS管的漏极接所述电容的第一端；

所述电容的第一端接所述输出电压的输出端口，所述电容的第二端接地；

所述第一电阻的第一端接所述输出电压的输出端口，所述第一电阻的第二端接所述反馈电压的输出端口；

所述第二电阻的第一端接所述反馈电压的输出端口，所述第二电阻的第二端接地。

6.根据权利要求2所述的包含过流保护的低压差线性稳压器LDO电路，其特征在于，所述电流采样模块包括第三电阻、第四PMOS管，其中：

所述第三电阻的第一端接电源，所述第三电阻的第二端接所述第四PMOS管的源极；

所述第四PMOS管的栅极接所述第一PMOS管的栅极，所述第四PMOS管的源极接所述第三电阻的第二端，所述第四PMOS管的漏极接所述输出电压的输出端口。

7.根据权利要求6所述的包含过流保护的低压差线性稳压器LDO电路，其特征在于，所述电流比较模块包括第五三级管、第六三级管、第七三级管、第四电阻、第四电流源、第五电流源，其中：

所述第四电阻的第一端接电源，所述第四电阻的第二端接所述第五三级管的发射极；

所述第五三级管的基极接所述第六三级管的基极，所述第五三级管的发射极接所述第四电阻的第二端，所述第五三级管的集电极接所述第七三级管基极；

所述第六三级管的基极接所述第六三级管的集电极，所述第六三级管的发射极接所述第三电阻的第二端，所述第六三级管的集电极接所述第五电流源的第一端；

所述第七三级管的基极接所述第五三级管的集电极，所述第七三级管的发射极接所述第一PMOS管的栅极，所述第七三级管的集电极接电源；

所述第四电流源的第一端接所述第七三级管的基极，所述第四电流源的第二端接地；所述第五电流源的第一端接所述第六三级管的集电极，所述第五电流源的第二端接地。