CN109450417B - 一种用于ldo的启动过冲抑制电路 - Google Patents
一种用于ldo的启动过冲抑制电路 Download PDFInfo
- Publication number
- CN109450417B CN109450417B CN201811122403.8A CN201811122403A CN109450417B CN 109450417 B CN109450417 B CN 109450417B CN 201811122403 A CN201811122403 A CN 201811122403A CN 109450417 B CN109450417 B CN 109450417B
- Authority
- CN
- China
- Prior art keywords
- power transistor
- ldo
- voltage
- power
- suppression circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明公开了一种用于LDO的启动过冲抑制电路,包括一第一过冲抑制电路,连接于LDO的误差放大器的电源端和输出端之间;所述第一过冲抑制电路包括串联的第一开关控制单元和电压钳位单元,且所述第一开关控制单元的使能信号由LDO的使能信号取反并延迟第一预定时间得到,以在LDO启动的第一预定时间内,通过所述电压钳位单元将LDO的功率管的栅极电压钳位至一第一预定值,以及将所述功率管的栅源电压维持在一第二预定值,使得所述LDO输出至负载的电流得以限制。本发明以更简单的电路设计、更小的电路面积和超低的电路功耗实现LDO启动时过冲电压的抑制,从而实现较小的启动过冲。
Description
技术领域
本发明涉及电源管理技术领域,特别涉及一种用于LDO的抑制启动过冲电压的电路。
背景技术
随着消费类电子产品的日益增长,例如智能手机、平板电脑、笔记本电脑等便携式电子产品已经成为人们日常生活中不可或缺的一部分,而上述产品的强劲增长也使得混合集成电路以及SOC(System on chip,***级芯片)迅速发展,往往一个芯片中需要多个低压差线性稳压器(简称“LDO”)供电,以满足数字电路的低功耗要求。
工作在LDO电压下的电路寿命会受到所加电压的影响,LDO启动过程中过大的过冲电压会严重影响数字电路的寿命,甚至可能造成器件的击穿,因此抑制LDO启动时的过冲电压显得尤为重要。传统的抑制LDO启动过冲的方式会通过额外的专有电路来控制启动期间的尖峰电流,进而抑制输出电压的过冲。比如,在公开号为CN105408829 A的专利文献《用于LDO调节器的慢启动》中,提供了一条与高增益通路并联的高带宽通路,包括比较器、延迟单元及开关器件,该高带宽通路专门用于抑制启动过冲,其原理是通过监测输出电压并反馈控制流向负载的电流大小,达到控制启动过冲的目的。然而,额外的专有电路无疑增加了电路面积和电路功耗,无法适用现如今大多数电子产品的低功耗和小面积的设计需求。
以上背景技术内容的公开仅用于辅助理解本发明的发明构思及技术方案,其并不必然属于本专利申请的现有技术,在没有明确的证据表明上述内容在本专利申请的申请日前已经公开的情况下,上述背景技术不应当用于评价本申请的新颖性和创造性。
发明内容
本发明的主要目的在于克服现有技术的不足,提出一种用于LDO的启动过冲抑制电路,以更简单的电路设计、更小的电路面积和超低的电路功耗实现LDO启动时过冲电压的抑制,从而实现较小的启动过冲。
本发明为达上述目的提出以下技术方案:
一种用于LDO的启动过冲抑制电路,包括一第一过冲抑制电路,连接于LDO的误差放大器的电源端和输出端之间;所述第一过冲抑制电路包括串联的第一开关控制单元和电压钳位单元,且所述第一开关控制单元的使能信号由LDO的使能信号取反并延迟第一预定时间得到,以在LDO启动的第一预定时间内,通过所述电压钳位单元将LDO的功率管的栅极电压钳位至一第一预定值,以及将所述功率管的栅源电压维持在一第二预定值,使得所述LDO输出至负载的电流得以限制。
本发明提供的上述用于LDO的启动过冲抑制电路,可在LDO启动过程中,借用LDO的时钟生成的延迟信号控制电源流向负载的电流,可以无需专门的***电路、以较小的电路面积实现启动过冲的抑制。
更进一步地,所述启动过冲抑制电路还包括连接于LDO输出端的第二过冲抑制电路,所述第二过冲抑制电路包括负载电流检测单元、电流-电压转换单元和电压比较单元;所述负载电流检测单元连接于所述LDO的功率管,用于实时监测由LDO流向负载的电流大小;所述电流-电压转换单元串联于所述负载电流检测单元,用于将所述负载电流检测单元采集的电流转换为电压;所述电压比较单元的输入端连接于所述电流-电压转换单元、输出端连接于LDO中误差放大器的输出端,用于根据所述电流-电压转换单元的输出电压来将所述误差放大器的输出端上拉,以限制所述功率管输出至负载的电流大小。本方案的启动过冲抑制电路,能够更好地抑制启动过冲。
总之,本发明提供的启动过冲抑制电路,可在LDO启动过程中,借用LDO的时钟生成的延迟信号直接控制LDO的功率管的栅极电压,进而控制流向负载的电流大小,同时还可合理利用线性稳压器中的过流保护电路,避免启动过程中尖峰电流流向负载。
附图说明
图1是传统的低压差线性稳压器的电路原理图;
图2是本发明一具体实施例提供的启动过冲抑制电路用于传统LDO的电路原理图;
图3是本发明一优选实施例提供的启动过冲抑制电路用于传统LDO的电路原理图;
图4是如图3所示的电路工作时序图;
图5是将本发明另一优选实施例提供的启动过冲抑制电路用于传统的LDO的电路原理图。
具体实施方式
下面结合附图和具体的实施方式对本发明作进一步说明。
传统的低压差线性稳压器(后述称“LDO”)如图1所示,主要包括误差放大器EA和在放大电路中担任末级输出的功率管M1。其中,功率管M1的源极连接两个串联的功率电阻Rf1和Rf2,源极同时还通过一电容接地,由于传统的LDO及其电路连接构成属于现有技术,在此不再赘述。
本发明为克服现有的LDO启动过冲抑制方案的缺陷,提出了一种电路面积小、低功耗的启动过冲抑制电路,如图2所示,本发明具体实施方式提出的用于LDO的启动过冲抑制电路包括一第一过冲抑制电路100,该第一过冲抑制电路100连接于LDO的误差放大器EA的电源端(接电源VDD)和输出端ea_out之间,且包括串联的第一开关控制单元和电压钳位单元,且所述第一开关控制单元的使能信号由LDO的使能信号取反并延迟第一预定时间得到,以在LDO启动的第一预定时间内,通过所述电压钳位单元将LDO的功率管M1的栅极电压钳位至一第一预定值,以及将所述功率管M1的栅源电压(VGS)维持在一第二预定值,使得所述LDO输出至负载的电流得以限制。
其中,所述第一预定时间t0>0且t0是根据LDO应用***所要求的LDO启动建立时间来设定,t0越大则本发明对LDO启动过冲的抑制效果越好。LDO一般是给SOC(***级芯片)内部的数字电路供电,因此,此处LDO的应用***即泛指LDO的应用环境,例如***级芯片,LDO的建立时间需要***从整体时序上进行定义,在***允许范围内t0越大,过冲抑制效果越好。
在LDO启动t0时间内:所述第一开关控制单元为接通状态,从而将所述电压钳位单元接入LDO中,以进行启动过冲抑制,在该时间段内,所述功率管M1的栅极电压被所述电压钳位单元钳位至第一预定值VDD-VD1,从而功率管M1的VGS维持在第二预定值VD1,进而可以限制所述功率管M1输出至负载的电流大小。其中,VDD为所述误差放大器EA的电源电压,VD1为所述电压钳位单元的导通压降。而在LDO启动t0时间以后,所述第一开关控制单元断开,所述功率管M1开始提供正常的电流给负载。
在一具体实施例中,所述第一开关控制单元包括一第一开关管SW1,所述电压钳位单元包括一单向导通器件,所述单向导通器件的导通方向由所述误差放大器EA的电源端指向输出端(ea_out)。在更优选的实施例中,所述第一开关控制单元即为一个开关管SW1,所述电压钳位单元即为一个二极管D1,二极管D1的正极连接于所述误差放大器EA的电源端、负极连接于误差放大器EA的输出端ea_out。在另一些实施例中,二极管D1也可以用PMOS管或NMOS管替代。
定义LDO、开关管SW1均在信号为‘1’时导通,为‘0’时关断。如图4,示出了本发明的启动过冲抑制电路的工作时序,开关管SW1的使能信号S1由LDO的使能信号取反并延迟t0时间得到。当LDO的使能信号EN由‘0’变‘1’(即LDO启动)时,经由VDD端输出的电流Iin瞬间变大,再延迟时间t0后,开关管SW1的使能信号S1会由‘1’变‘0’。而在LDO启动的t0时间内:功率管M1的栅极电压被所述电压钳位单元钳位至VDD-VD1,从而功率管M1的VGS(栅源电压)被维持在二极管D1的导通压降VD1,这样一来,就可以限制功率管M1输出至负载的电流,保证了负载不会被瞬间大电流冲击而产生过冲电压。而在LDO启动t0时间以后,开关管SW1的使能信号S1会由‘1’变‘0’,开关管SW1断开,第一过冲抑制电路100断开,功率管M1开始提供稳定的工作电流给负载。从图4可以看到,在t0时间以内,负载的电压Vout从LDO启动时开始稳定地增大,在t0时间以后,第一过冲抑制电路100断开,Vout为恒定值,并未出现启动过冲电压。说明本发明该实施例的启动过冲抑制效果良好。
如图3和图5所示,本发明的具体实施方式还提供了更优选的启动过冲抑制电路,相比前述图2所示例的技术方案,图3和图5所示例的启动过冲抑制电路增加了连接至LDO输出端的第二过冲抑制电路200。
如图3和图5所示,所述第二过冲抑制电路200包括负载电流检测单元201/201’、电流-电压转换单元202和电压比较单元203;其中,所述负载电流检测单元201/201’连接于所述LDO的功率管M1,用于实时监测由LDO流向负载的电流大小;所述电流-电压转换单元202串联于所述负载电流检测单元201/201’,用于将所述负载电流检测单元201/201’采集的电流转换为电压;所述电压比较单元203的输入端连接于所述电流-电压转换单元202、输出端连接于LDO中误差放大器EA的输出端ea_out,用于根据所述电流-电压转换单元202的输出电压来将所述误差放大器的输出端上拉,以限制所述功率管M1输出至负载的电流大小。
在具体的实施例中,如图3和图5所示,所述电流-电压转换单元202包括连接于所述负载电流检测单元201/201’和所述电压比较单元203之间的第一电阻R1。该第一电阻R1可将所述负载电流检测单元201检测到的电流转换为电压,供后续电压比较单元203所用。
在一具体实施中,如图3所示,所述负载电流检测单元201包括一第二功率晶体管M2,所述第二功率晶体管M2的栅极连接于所述误差放大器EA的输出端ea_out、源极连接于所述电流-电压转换单元202且漏极连接于所述功率管M1的漏极。所述第二功率晶体管M2作为功率管M1的镜像管,在LDO启动过程中,一旦功率管M1流过大电流,所述第二功率晶体管M2也会流过相应比例的大电流,实现负载电流的监测,尤其是要监测LDO启动过程中的尖峰电流。
如图5所示,在另一种具体实施例中,所述负载电流检测单元201’不仅包括第二功率晶体管M2,还包括与M2并联的第六功率晶体管M6,并且,M6的栅极通过一开关管SW’与第二功率晶体管M2的栅极连接,第二功率晶体管M2和第六功率晶体管M6的漏极共同连接于功率管M1的漏极,第二功率晶体管M2和第六功率晶体管M6的源极共同连接于所述电流-电压转换单元202;并且,所述开关管SW’在LDO启动的第一预定时间内处于接通状态,使得所述第二功率晶体管M2和所述第六功率晶体管M6并联形成所述负载电流检测单元201’。
如图3和图5所示,所述电压比较单元203包括第三至第五功率晶体管M3~M5、第一电流源I1和第二电流源I2;第三功率晶体管M3的栅极、漏极以及第四功率晶体管M4的栅极共同连接至第一电流源I1,第一电流源I1另一端接地;第四功率晶体管M4的漏极与第五功率晶体管M5的栅极共同连接至第二电流源I2,第二电流源I2另一端接地;第三功率晶体管M3的源极连接于所述电流-电压转换单元202的第一端,第四功率晶体管M4的源极与第五功率晶体管M5的漏极共同连接于所述电流-电压转换单元202的第二端,其中,所述电流-电压转换单元202的所述第一端是与所述负载电流检测单元201连接的一端;第五功率晶体管M5的源极连接于所述误差放大器的输出端ea_out。在LDO启动的第一预定时间内,当负载电流检测单元201/201’检测到大于预设阈值的电流时,所述第三功率晶体管M3的源极电压下降的压差通过所述第三功率晶体管M3和所述第四功率晶体管M4进行单级共源极放大,放大后的信号到达所述第五功率晶体管M5的栅极,触发所述第五功率晶体管M5导通,通过所述第五功率晶体管M5的源极对所述误差放大器的输出端进行上拉,以限制所述功率管M1输出至负载的电流。更优选的方案中,第二至第四功率晶体管为PMOS管,第五功率晶体管为NMOS管。
在更优选的实施例中,如图3所示,所述启动过冲抑制电路还包括一与所述电流-电压转换单元202并联的过流保护支路,所述过流保护支路在LDO启动第一预定时间以后导通,与所述电流-电压转换单元202并联实现LDO的过流保护。更进一步,所述过流保护支路包括串联的第二电阻R2和第二开关控制单元SW2,所述第二开关控制单元SW2在LDO启动所述第一预定时间以后接通,以控制所述过流保护支路导通,从而使得电阻R1和R2并联实现LDO的过流保护功能。第二开关控制单元SW2优选为一开关管。
在另一更优选的实施例中,如图5所示,所述启动过冲抑制电路还包括一第三开关控制单元SW3,SW3连接于所述电流-电压转换单元202的第二端和所述第六功率晶体管M6的栅极之间,并且在LDO启动第一预定时间以后接通,以将所述第六功率晶体管M6的栅极拉高,使所述第六功率晶体管M6关断,进而使所述第二功率晶体管M2与所述电流-电压转换单元202并联实现LDO的过流保护。第三开关控制单元SW3优选为一开关管。
下面分别对如图3和图5所示的实施例进行启动过冲抑制的原理说明。其中,定义LDO在使能信号EN为“1”时启动,为“0”时关闭,同样,也定义SW2、SW3和SW’均是在信号为“1”时接通,为“0”时断开。
参考图3和图4,当LDO的使能信号EN由‘0’变‘1’(即LDO启动)时,经由VDD端(误差放大器的工作电源端)输出的电流Iin瞬间变大,在LDO启动的t0时间段内(即LDO的使能信号EN由0变为1之后的t0时间段内):与电阻R2串联的SW2的使能信号S2仍为0,SW2断开,当第二功率晶体管M2所检测到的电流I增大时,电阻R1上的压降也增大,所述第三功率晶体管M3的源极电压(源极电压=VDD-I*R1)下降,下降的压差△V通过第三功率晶体管M3和第四功率晶体管M4进行单级共源极放大,放大后的信号到达第五功率晶体管M5的栅极,触发所述第五功率晶体管M5导通,由M5的源极对所述误差放大器的输出端ea_out进行上拉,进而限制所述功率管M1输出至负载的电流。其中,可以根据具体的应用环境设定启动时的电流预设阈值,一旦M2检测到的电流大于该预设阈值,则功率晶体管M3的源端电压下降的压差的放大信号能够触发功率晶体管M5导通。而在LDO启动t0时间以后(即LDO的使能信号EN由0变为1且经过了t0时间后):SW2的使能信号S2变为1,SW2接通,第二电阻R2所在支路导通,与第一电阻R1并联实现LDO的过流保护功能。从图4可以看出,在LDO的启动后的建立时间t0内,负载的电压Vout从LDO启动时开始稳定地增大,在t0时间以后,Vout为恒定值,并未出现启动过冲电压。说明本发明该实施例的启动过冲抑制效果良好。
如图5所示,对于该实施例,开光管SW’的使能信号由LDO的使能信号取反并延迟t0时间得到,SW3的使能信号为SW’的使能信号的反相信号。在LDO的使能信号由0变为1(即LDO启动)且经过t0时间以后,SW’的使能信号会由1变为0,因此,在LDO启动的t0时间段内:开关管SW’的信号为1,处于接通状态,而第三开关控制单元SW3断开,此时功率晶体管M2和M6作为负载电流检测器件进行负载电流的监测,当监测到流向负载的电流增大时,所述第三功率晶体管M3的源极电压下降,尤其是当M2和M6检测到电流超过预设阈值时,M3源极下降的压差通过所述第三功率晶体管M3和所述第四功率晶体管M4放大后到达所述第五功率晶体管M5的栅极,触发所述第五功率晶体管M5导通,通过M5的源极对所述误差放大器的输出端ea_out进行上拉,进而限制所述功率管M1输出至负载的电流大小。在LDO启动t0时间以后,SW’的信号由1变为0,SW’断开,SW3接通,第六功率开关管M6的栅极被拉高,第六功率开关管M6关断,从而第二功率晶体管M2与第一电阻R1并联实现LDO的过流保护功能。
总之,本发明前述提供的用于LDO的启动过冲抑制电路,其第一过冲抑制电路100的功效已在AW1760产品中经过验证,较好的抑制了启动过冲。在优选实施方式(图3和图5)中同时具有第一和第二过冲抑制电路100和200的LDO启动过冲抑制电路的功效已在AW1788产品中经过PVT仿真验证,启动过冲可被良好的限制在一定范围内。达到小面积、低功耗地抑制LDO启动过冲的目的。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说,在不脱离本发明构思的前提下,还可以做出若干等同替代或明显变型,而且性能或用途相同,都应当视为属于本发明的保护范围。
Claims (12)
1.一种用于LDO的启动过冲抑制电路,其特征在于:包括一第一过冲抑制电路(100),连接于LDO的误差放大器(EA)的电源端和输出端(ea_out)之间,还包括连接于LDO输出端的第二过冲抑制电路(200);
所述第一过冲抑制电路(100)包括串联的第一开关控制单元和电压钳位单元,且所述第一开关控制单元的使能信号由LDO的使能信号取反并延迟第一预定时间得到,以在LDO启动的第一预定时间内,通过所述电压钳位单元将LDO的功率管(M1)的栅极电压钳位至一第一预定值,以及将所述功率管(M1)的栅源电压维持在一第二预定值,使得所述LDO输出至负载的电流得以限制;
所述第二过冲抑制电路(200)包括:第二功率晶体管(M2)、第一电阻(R1)、第二电阻(R2)、第二开关控制单元(SW2)和电压比较单元(203);
所述LDO的功率管(M1)的栅极与所述第二功率晶体管(M2)的栅极连接,所述第二功率晶体管(M2)的栅极连接于所述误差放大器(EA)的输出端(ea_out)、源极通过第一电阻(R1)连接电源电压VDD、漏极连接于所述功率管(M1)的漏极;
所述电压比较单元(203)的输入端连接所述第一电阻(R1)与第二功率晶体管(M2)的公共端、输出端连接于LDO中误差放大器(EA)的输出端(ea_out);
所述第二电阻(R2)和第二开关控制单元(SW2)串联在电源电压VDD和所述电压比较单元(203)的输入端之间;
所述第二功率晶体管作为所述LDO的功率管(M1)的镜像管,用于实时监测由LDO流向负载的电流大小;所述第一电阻(R1)用于将所述第二功率晶体管(M2)采集的电流转换为电压;所述电压比较单元(203)用于根据所述第一电阻(R1)的输出电压来将所述误差放大器的输出端上拉,以限制所述LDO的功率管(M1)输出至负载的电流大小;
所述第二开关控制单元(SW2)在LDO启动所述第一预定时间以后接通,从而使得所述第一电阻(R1)和第二电阻(R2)并联实现LDO的过流保护功能。
2.如权利要求1所述的启动过冲抑制电路,其特征在于:所述第一预定时间为t0,t0>0且根据LDO应用***所要求的LDO启动建立时间来设定t0。
3.如权利要求1所述的启动过冲抑制电路,其特征在于:所述第一预定值为VDD-VD1,VDD为所述误差放大器的电源电压,VD1为所述电压钳位单元的导通压降;所述第二预定值为VD1。
4.如权利要求1所述的启动过冲抑制电路,其特征在于:所述第一开关控制单元包括一第一开关管(SW1)。
5.如权利要求1或4所述的启动过冲抑制电路,其特征在于:所述电压钳位单元包括一单向导通器件,所述单向导通器件的导通方向由所述误差放大器(EA)的电源端指向输出端(ea_out)。
6.如权利要求1所述的启动过冲抑制电路,其特征在于:
所述电压比较单元(203)包括第三功率晶体管、第四功率晶体管、第五功率晶体管、第一电流源(I1)和第二电流源(I2);
第三功率晶体管(M3)的栅极、漏极以及第四功率晶体管(M4)的栅极共同连接至第一电流源(I1),第一电流源(I1)另一端接地;第四功率晶体管(M4)的漏极与第五功率晶体管(M5)的栅极共同连接至第二电流源(I2),第二电流源(I2)另一端接地;
第三功率晶体管(M3)的源极连接于所述第一电阻和第二功率晶体管的公共端,第四功率晶体管(M4)的源极与第五功率晶体管(M5)的漏极共同连接于所述电源电压;第五功率晶体管(M5)的源极连接于所述误差放大器的输出端(ea_out);
在LDO启动的第一预定时间内,当所述第二功率晶体管检测到大于预设阈值的电流时,所述第三功率晶体管(M3)的源极电压下降的压差通过所述第三功率晶体管(M3)和所述第四功率晶体管(M4)进行单级共源极放大,放大后的信号到达所述第五功率晶体管(M5)的栅极,触发所述第五功率晶体管(M5)导通,通过所述第五功率晶体管(M5)的源极对所述误差放大器的输出端进行上拉,以限制所述功率管(M1)输出至负载的电流。
7.一种用于LDO的启动过冲抑制电路,其特征在于:包括一第一过冲抑制电路(100),连接于LDO的误差放大器(EA)的电源端和输出端(ea_out)之间,还包括连接于LDO输出端的第二过冲抑制电路(200);
所述第一过冲抑制电路(100)包括串联的第一开关控制单元和电压钳位单元,且所述第一开关控制单元的使能信号由LDO的使能信号取反并延迟第一预定时间得到,以在LDO启动的第一预定时间内,通过所述电压钳位单元将LDO 的功率管(M1)的栅极电压钳位至一第一预定值,以及将所述功率管(M1)的栅源电压维持在一第二预定值,使得所述LDO输出至负载的电流得以限制;
所述第二过冲抑制电路(200)包括:第二功率晶体管(M2)、第六功率晶体管(M6)、开关管(SW’)、第三开关控制单元(SW3)、第一电阻(R1)和电压比较单元(203);
所述LDO的功率管(M1)的栅极与所述第二功率晶体管(M2)的栅极连接,所述LDO的功率管(M1)的栅极还通过所述开关管(SW’)与第六功率晶体管(M6)的栅极连接,第六功率晶体管(M6)的栅极还通过第三开关控制单元(SW3)与电源电压VDD连接,所述第二功率晶体管(M2)的栅极连接于所述误差放大器(EA)的输出端(ea_out)、源极通过所述第一电阻(R1)连接电源电压VDD、漏极连接于所述功率管(M1)和第六功率晶体管(M6)的漏极;
所述电压比较单元(203)的输入端连接所述第一电阻(R1)与第二功率晶体管(M2)的公共端、输出端连接于LDO中误差放大器(EA)的输出端(ea_out);
所述第二功率晶体管(M2)和第六功率晶体管作为所述LDO的功率管(M1)的镜像管,用于实时监测由LDO流向负载的电流大小;所述第一电阻(R1)用于将所述第二功率晶体管(M2)和第六功率晶体管采集的电流转换为电压;所述电压比较单元(203)用于根据所述第一电阻(R1)的输出电压来将所述误差放大器的输出端上拉,以限制所述LDO的功率管(M1)输出至负载的电流大小;
所述开关管(SW’)在LDO启动的第一预定时间内处于接通状态,使得所述第二功率晶体管(M2)和所述第六功率晶体管(M6)并联;
在LDO启动第一预定时间以后所述第三开关控制单元(SW3)接通,以将所述第六功率晶体管(M6)的栅极拉高,使所述第六功率晶体管(M6)关断,实现LDO的过流保护。
8.如权利要求7所述的启动过冲抑制电路,其特征在于:所述第一预定时间为t0,t0>0且根据LDO应用***所要求的LDO启动建立时间来设定t0。
9.如权利要求7所述的启动过冲抑制电路,其特征在于:所述第一预定值为VDD-VD1,VDD为所述误差放大器的电源电压,VD1为所述电压钳位单元的导通压降;所述第二预定值为VD1。
10.如权利要求7所述的启动过冲抑制电路,其特征在于:所述第一开关控制单元包括一第一开关管(SW1)。
11.如权利要求7或10所述的启动过冲抑制电路,其特征在于:所述电压钳位单元包括一单向导通器件,所述单向导通器件的导通方向由所述误差放大器(EA)的电源端指向输出端(ea_out)。
12.如权利要求7所述的启动过冲抑制电路,其特征在于:所述电压比较单元(203)包括第三功率晶体管、第四功率晶体管、第五功率晶体管、第一电流源(I1)和第二电流源(I2);
第三功率晶体管(M3)的栅极、漏极以及第四功率晶体管(M4)的栅极共同连接至第一电流源(I1),第一电流源(I1)另一端接地;第四功率晶体管(M4)的漏极与第五功率晶体管(M5)的栅极共同连接至第二电流源(I2),第二电流源(I2)另一端接地;
第三功率晶体管(M3)的漏极连接于所述电流-电压转换单元(202)的第一端,第四功率晶体管(M4)的源极与第五功率晶体管(M5)的漏极共同连接于所述电源电压;第五功率晶体管(M5)的源极连接于所述误差放大器的输出端(ea_out);
在LDO启动的第一预定时间内,当所述第二功率晶体管和第六功率晶体管检测到大于预设阈值的电流时,所述第三功率晶体管(M3)的源极电压下降的压差通过所述第三功率晶体管(M3)和所述第四功率晶体管(M4)进行单级共源极放大,放大后的信号到达所述第五功率晶体管(M5)的栅极,触发所述第五功率晶体管(M5)导通,通过所述第五功率晶体管(M5)的源极对所述误差放大器的输出端进行上拉,以限制所述功率管(M1)输出至负载的电流。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811122403.8A CN109450417B (zh) | 2018-09-26 | 2018-09-26 | 一种用于ldo的启动过冲抑制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811122403.8A CN109450417B (zh) | 2018-09-26 | 2018-09-26 | 一种用于ldo的启动过冲抑制电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109450417A CN109450417A (zh) | 2019-03-08 |
CN109450417B true CN109450417B (zh) | 2022-11-18 |
Family
ID=65544374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811122403.8A Active CN109450417B (zh) | 2018-09-26 | 2018-09-26 | 一种用于ldo的启动过冲抑制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109450417B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112398326B (zh) * | 2019-08-13 | 2022-04-05 | 国民技术股份有限公司 | 基于多输出器件的软启动装置、方法、电源及芯片 |
CN114510112A (zh) * | 2022-01-12 | 2022-05-17 | 电子科技大学 | 一种应用于低功耗全集成低压差线性稳压器的瞬态增强电路 |
CN114415774A (zh) * | 2022-01-21 | 2022-04-29 | 南京元络芯科技有限公司 | 一种解决ldo上电过渡的ldo电路 |
CN114583676B (zh) * | 2022-03-29 | 2023-09-12 | 拓尔微电子股份有限公司 | 一种减小ldo输出电压过冲的电路和方法 |
CN114546017B (zh) * | 2022-04-27 | 2022-08-16 | 南京芯力微电子有限公司 | 一种线性稳压器的欠压区电流钳位电路及线性稳压器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7402987B2 (en) * | 2005-07-21 | 2008-07-22 | Agere Systems Inc. | Low-dropout regulator with startup overshoot control |
KR101620345B1 (ko) * | 2009-04-07 | 2016-05-12 | 삼성전자주식회사 | Ldo 레귤레이터 및 이를 구비하는 반도체 장치 |
JP5527070B2 (ja) * | 2010-07-13 | 2014-06-18 | 株式会社リコー | 定電圧回路およびそれを用いた電子機器 |
US8598861B2 (en) * | 2011-12-19 | 2013-12-03 | O2Micro Inc. | Circuit and method for providing a reference signal |
KR101409736B1 (ko) * | 2012-09-05 | 2014-06-20 | 주식회사 실리콘웍스 | 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법 |
CN104423407B (zh) * | 2013-08-28 | 2016-05-25 | 联发科技(新加坡)私人有限公司 | 低压差线性稳压器及其启动方法、电子装置和芯片 |
CN105676929B (zh) * | 2014-11-21 | 2017-01-04 | 南方电网科学研究院有限责任公司 | 一种防输出过冲ldo启动电路 |
CN105988495B (zh) * | 2015-02-09 | 2018-02-02 | 钜泉光电科技(上海)股份有限公司 | 一种ldo过冲保护电路 |
US9602001B1 (en) * | 2015-11-06 | 2017-03-21 | National Cheng Kung University | Buck converter with a variable-gain feedback circuit for transient responses optimization |
-
2018
- 2018-09-26 CN CN201811122403.8A patent/CN109450417B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109450417A (zh) | 2019-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109450417B (zh) | 一种用于ldo的启动过冲抑制电路 | |
CN109213255B (zh) | 一种用于ldo的启动过冲抑制电路 | |
CN106575865B (zh) | 电压调节器及提供电压调节器中的短路保护的方法 | |
CN1917344B (zh) | 形成启动设备的方法及其结构 | |
JP2021518061A (ja) | 低静止電流負荷スイッチ | |
US11204613B2 (en) | LDO circuit device and overcurrent protection circuit thereof | |
CN108205348B (zh) | 用于调节电子设备的启动和操作电压的电路 | |
WO2019246117A1 (en) | Driver and slew-rate-control circuit | |
CN112379718A (zh) | 线性稳压器、电子设备及线性稳压器折返限流的方法 | |
US9059699B2 (en) | Power supply switching circuit | |
CN115903985A (zh) | 适用于宽输入电压范围ldo电路的限流电路 | |
WO2022188458A1 (zh) | 线性稳压器、电子设备及线性稳压器折返限流的方法 | |
CN108037786A (zh) | 用于产生输出调节电压的低压差稳压器 | |
CN116800075B (zh) | 电源电路、线性电源及电子设备 | |
US9104218B2 (en) | Clean startup and power saving in pulsed enabling of LDO | |
CN107979285B (zh) | 一种电源转换电路 | |
CN113342115B (zh) | 一种ldo电路 | |
CN111082546B (zh) | 低功率启动并有电压监视功能的数控能量收集管理电路 | |
CN220857626U (zh) | 线性电源电路、线性电源及电子设备 | |
CN115411701B (zh) | 功率控制电路、电压调整电路、电子装置及芯片 | |
CN112242692B (zh) | 一种过流保护电路及电源电路 | |
CN219372004U (zh) | 一种电压保护电路 | |
CN116388522B (zh) | 误差放大电路、误差放大器及降压芯片 | |
CN215117306U (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
CN116414175B (zh) | 一种用于低压差线性稳压器的限流保护电路和线性稳压器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |