CN107077821A - 有源矩阵基板及包含其之显示装置 - Google Patents

有源矩阵基板及包含其之显示装置 Download PDF

Info

Publication number
CN107077821A
CN107077821A CN201580063190.4A CN201580063190A CN107077821A CN 107077821 A CN107077821 A CN 107077821A CN 201580063190 A CN201580063190 A CN 201580063190A CN 107077821 A CN107077821 A CN 107077821A
Authority
CN
China
Prior art keywords
distribution
gate line
pixel
tft
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580063190.4A
Other languages
English (en)
Other versions
CN107077821B (zh
Inventor
米林谅
田中耕平
野间健史
西山隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107077821A publication Critical patent/CN107077821A/zh
Application granted granted Critical
Publication of CN107077821B publication Critical patent/CN107077821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种于像素内具备将栅极线切换成选择或非选择状态之驱动电路之情形时，可减轻像素之亮度不均之技术。有源矩阵基板于各像素PIX具备像素用开关元件10与像素电极PXB。另外，于有源矩阵基板中，于像素内配置有将一条栅极线切换成选择或非选择状态之多个驱动电路，且于像素内配置有对驱动电路供给控制信号之控制配线16。驱动电路包含多个开关元件与内部配线netA。连接于驱动电路之控制配线16、及该驱动电路中之内部配线netA中的至少一部分之驱动电路用配线是配置于像素用开关元件10之附近，且于与该像素用开关元件10连接之栅极线13成为非选择状态之时序电位未变动。

Description

有源矩阵基板及包含其之显示装置
技术领域
本发明是关于有源矩阵基板及具备其之显示装置。
背景技术
于国际公开第2014/069529号公报，揭示有于显示区域内设置用以对各栅极线，将栅极线切换成选择状态之驱动电路之有源矩阵基板。驱动电路包含多个开关元件、及连接一部分之开关元件之内部配线，且分散配置于对应之一条栅极线附近之多个像素。另外，于有源矩阵基板设置有对各驱动电路供给控制信号之控制配线。根据供给之控制信号，驱动电路之内部配线之电位变动，将栅极线设为选择或非选择之状态之电压信号被输出至栅极线。
发明内容
于国际公开第2014/069529号公报中，于各像素中，设置有将一条栅极线与一条源极线连接之像素用开关元件，且于像素用开关元件之漏极端子连接有像素电极。于栅极线自选择状态被切换成非选择状态之时序，有设置于栅极线之附近之控制配线或内部配线等之驱动电路用配线之电位发生变动之情形。该情形时，经由连接于该栅极线之像素用开关元件与驱动电路用配线之间之寄生电容，对与该像素用开关元件连接之像素电极，输入驱动电路用配线之电位之变动引起之杂讯。其结果，于像素电极中保持与本来之电位不同之电位，且与未设置驱动电路用配线之其他像素之间产生亮度不均。
本发明之目的在于提供一种于像素内具备将栅极线切换成选择或非选择状态之驱动电路时，可减轻像素之亮度不均之技术。
本发明之有源矩阵基板是包含具有由多条栅极线与多条源极线形成阵列状之多个像素之像素区域，于各像素中，包含连接于该像素中之一条栅极线与一条源极线之像素用开关元件、及连接于该像素用开关元件之像素电极之有源矩阵基板，该有源矩阵基板包含：配置于上述像素区域，根据被供给之控制信号而将对应之一条栅极线切换成选择或非选择状态之驱动电路；配置于上述像素区域，与上述驱动电路连接，对上述驱动电路供给上述控制信号之多个控制配线；上述驱动电路包含多个开关元件与内部配线，与上述驱动电路连接之上述多个控制配线、及该驱动电路中之上述内部配线中配置于上述像素用开关元件之附近之至少一部分之第一配线是于与该像素用开关元件连接之上述栅极线成为非选择状态之时序时，电位未变动。
根据本发明之构成，于像素内具备将栅极线切换成选择或非选择状态之驱动电路的情形时，可减轻像素之亮度不均。
附图说明
图1是显示第一实施方式之液晶显示装置之概略构成之示意图。
图2A是显示图1所示之有源矩阵基板之概略构成之示意图。
图2B是放大了图2A所示之像素之示意图。
图3是显示图1所示之有源矩阵基板、及与有源矩阵基板连接之各部之概略构成之示意图。
图4是显示图3所示之栅极驱动器之等效电路之一例之图。
图5是图4所示之栅极驱动器驱动栅极线时之时序图。
图6A是显示图4所示之栅极驱动器之配置例之示意图。
图6B是显示图4所示之栅极驱动器之配置例之示意图。
图7是例示了栅极线之断开时序之驱动电路用配线与像素电极之电位之变化之示意图。
图8A是显示与图6A所示之配置例之比较例之示意图。
图8B是显示与图6B所示之配置例之比较例之示意图。
图9A是显示第二实施方式之栅极驱动器之等效电路之图。
图9B是显示图9A所示之栅极驱动器之配置例之示意图。
图9C是显示图9A所示之栅极驱动器之配置例之示意图。
图10是显示第三实施方式之栅极驱动器之等效电路之一例之图。
图11是图10所示之栅极驱动器驱动栅极线时之时序图。
图12A是显示与第三实施方式之栅极驱动器之配置例之比较例之示意图。
图12B是显示与第三实施方式之栅极驱动器之配置例之比较例之示意图。
图13A是显示第三实施方式之栅极驱动器之配置例之示意图。
图13B是显示第三实施方式之栅极驱动器之配置例之示意图。
图14是显示第四实施方式中栅极驱动器之等效电路之一例之图。
图15之(a)(b)是显示第四实施方式之时钟信号之波形例之图。
图16是图14所示之栅极驱动器驱动栅极线时之时序图。
图17A是显示图14所示之栅极驱动器之配置例之示意图。
图17B是显示图14所示之栅极驱动器之配置例之示意图。
图18是显示第五实施方式中之栅极驱动器之等效电路之一例之图。
图19是图18所示之栅极驱动器驱动栅极线时之时序图。
图20A是显示图18所示之栅极驱动器之配置例之示意图。
图20B是显示图18所示之栅极驱动器之配置例之示意图。
图20C是显示图18所示之栅极驱动器之配置例之示意图。
图21是显示第六实施方式中之栅极驱动器之等效电路之一例之图。
图22是图21所示之栅极驱动器驱动栅极线时之时序图。
图23A是显示图21所示之栅极驱动器之配置例之示意图。
图23B是显示图21所示之栅极驱动器之配置例之示意图。
图24是显示供给与图21不同之时钟信号之情形之栅极驱动器之等效电路之图。
图25是图24所示之栅极驱动器驱动栅极线时之时序图。
图26A是显示图24所示之栅极驱动器之配置例之示意图。
图26B是显示图24所示之栅极驱动器之配置例之示意图。
图27A是放大第七实施方式之配置TFT－F之像素之示意图。
图27B是显示以I－I线切断图27A所示之像素之剖面之示意图。
图27C是说明图27A所示之控制配线、内部配线、及栅极线之电位变动之图。
图28是显示变形例1之控制配线之配置例之示意图。
图29A是放大变形例2之像素之一部分之示意图。
图29B是说明图29A所示之控制配线与栅极线之电位变动之图。
图29C是显示变形例2之控制配线之配置例之示意图。
具体实施方式
本发明之一种实施方式之有源矩阵基板，是包含具有由多条栅极线与多条源极线形成阵列状之多个像素之像素区域，于各像素中，包含连接于该像素中之一条栅极线与一条源极线之像素用开关元件、及连接于该像素用开关元件之像素电极之有源矩阵基板，且该有源矩阵基板包含：配置于上述像素区域，根据被供给之控制信号而将对应之一条栅极线切换成选择或非选择状态之驱动电路；配置于上述像素区域，与上述驱动电路连接，对上述驱动电路供给上述控制信号之多条控制配线；上述驱动电路包含多个开关元件与内部配线，与上述驱动电路连接之上述多条控制配线、及该驱动电路中之上述内部配线中配置于上述像素用开关元件之附近之至少一部分之第一配线，是于与该像素用开关元件连接之上述栅极线成为非选择状态之时序，电位未变动(第一构成)。
根据第一构成，有源矩阵基板于以阵列状形成之多个像素之每一个包含像素用开关元件与像素电极。另外，于有源矩阵基板之像素区域，将使对应之一条栅极线切换成选择或非选择状态之驱动电路设置于像素区域。进一步，于有源矩阵基板之像素区域，设置有用以对驱动电路供给多个控制信号之多个控制配线。驱动电路包含多个开关元件与其内部配线。连接于驱动电路之控制配线、及内部配线中之一部分之第一配线是配置于像素用开关元件之附近，该第一配线之电位于连接于该像素用开关元件之栅极线成为非选择状态之时序未变动。因此，经由第一配线与配置于其附近之像素用开关元件之间之寄生电容，连接于该驱动开关元件之像素电极不易受第一配线之电位之变动引起之杂讯之影响，不易于设置第一配线之像素与其他像素之间产生亮度不均。
第二构成是于第一构成中，上述多条控制配线是各自被供给如下之控制信号，该控制信号是于特定期间用以将上述栅极线切换成选择状态之彼此相位不同，电位变动为第一电压电平或较上述第一电压电平更低之第二电压电平；上述第一配线是被供给在上述栅极线成为非选择状态之时序电位未变动之控制信号。
根据第二构成，可不对与配置于第一配线附近之像素用开关元件连接之像素电极输入第一配线之电位之变动引起之杂讯。
第三构成是于第一或第二构成中，使与上述驱动电路连接之上述多条控制配线、及该驱动电路之上述内部配线中除上述第一配线外之其他配线，于与该驱动电路对应之一条栅极线成为非选择状态之时序变动电位，使上述第一配线配置于连接于该一条栅极线之像素用开关元件之附近，可使上述其他配线中至少一部分之第二配线配置于与配置有上述第一配线之像素相邻之列之像素。
根据第三构成，因相对于驱动电路之第一配线是于与该驱动电路对应之栅极线成为非选择状态之时序未变动电位，故可配置与该栅极线连接之像素用开关元件附近。另一方面，于该一条栅极线成为非选择状态之时序电位变动之第二配线是配置于与该一条栅极线不同之栅极线与栅极线之间之列之像素。借此，配置于第二配线附近之像素电极可不受第二配线之电位变动引起之杂讯之影响，而可减轻亮度不均。
第四构成是于第一或第二构成中，使与上述驱动电路连接之上述多条控制配线、及该驱动电路之上述内部配线中除上述第一配线外之其他配线之电位，是于与该驱动电路对应之一条栅极线成为非选择状态之时序电位变动，上述其他配线中至少一部分之第二配线是于连接于上述一条栅极线之一个像素用开关元件、及与该像素用开关元件于栅极线之延伸方向相邻之像素用开关元件之间之大致中间之位置，与上述源极线大致平行而配置。
根据第四构成，可减低第二配线与设置了第二配线之像素之像素用开关元件之间之寄生电容。
第五构成是于第一至第三之任一者之构成中，使与上述驱动电路连接之上述多条控制配线及上述内部配线中，除上述第一配线外之其他之配线之电位是于与该驱动电路对应之一条栅极线成为非选择状态之时序变动电位，上述其他配线中之至少一部分之第二配线于上述一条栅极线之附近与上述栅极线大致平行而配置，至少一条上述第一配线于上述一条栅极线与上述一条第二配线之间或与上述一条第二配线重合之位置，与上述栅极线大致平行而配置，上述一条第二配线与上述一条第一配线之距离短于连接于上述一条栅极线之上述像素用开关元件与上述一条第一配线之间之距离。
根据第五构成，第二配线之附近之像素电极可通过第一配线抑制第二配线之电位变动引起之杂讯之影响，可减轻亮度不均。
第六构成是于第一至第三之任一者之构成中，上述像素是与红(R)、绿(G)、蓝(B)之任一颜色对应，与红(R)对应之像素、与绿(G)对应之像素、与蓝(B)对应之像素是沿上述源极线排列。
根据第六构成，与沿栅极线配置有与红(R)、绿(G)、蓝(B)对应之各像素之情形相比，因可减少有源矩阵基板中之源极线之数量，故可缩短像素之充电时间。
本发明之一实施方式之显示装置具有：第一至第六中任一者之有源矩阵基板；对向基板，其具有彩色滤光片；液晶层，其夹于上述有源矩阵基板与上述对向基板之间(第七构成)。
以下，参照附图详细说明本发明之实施方式。对图中相同或相当部分附注相同符号，不重复其说明。
<第一实施方式>
(液晶显示装置之构成)
图1是显示本实施方式之液晶显示装置之概略构成之示意图。液晶显示装置1具有显示面板2、源极驱动器3、显示控制电路4、及电源5。显示面板2具有有源矩阵基板20a、对向基板20b、及夹于这些基板之液晶层(省略图示)。于图1中省略了图示，但以夹着有源矩阵基板20a与对向基板20b之方式，设置一对偏光板。于对向基板20b形成有黑矩阵(BM)、红(R)、绿(G)、蓝(B)之三色之彩色滤光片、及共通电极(均省略图示)。
如图1所示，有源矩阵基板20a是与形成于可挠性基板之源极驱动器3电性连接。显示控制电路4与显示面板2、源极驱动器3、及电源5电性连接。显示控制电路4对源极驱动器3、设置于有源矩阵基板20a之后述之驱动电路(以下称为栅极驱动器)输出控制信号。电源5是与显示面板2、源极驱动器3、及显示控制电路4电性连接，对每一个供给电源电压信号。
(有源矩阵基板之构成)
图2A是显示有源矩阵基板20a之概略构成之示意图。于有源矩阵基板20a中，自X轴方向之一端至另一端，以一定间隔大致平行地形成M(M：自然数)条栅极线13(1)～13(M)。以下，不区分栅极线时，称为栅极线13。于有源矩阵基板20a，以与各栅极线13交叉之方式形成有多条源极线15。栅极线13与源极线15所包围之区域形成有1个像素。各像素PIX与彩色滤光片之任一色对应，于栅极线13之延伸方向按R、G、B之顺序排列。
图2B是放大了有源矩阵基板20a之一部分之像素之示意图。如图2B所示，各像素PIX包含与构成像素PIX之一条栅极线13及一条源极线15连接之薄膜晶体管10(TFT：ThinFilm Transistor)(以下称为像素用TFT)。像素用TFT10之漏极电极与像素电极PXB连接。若像素用TFT10变为导通，则数据信号电压经由源极线15输入至像素电极PXB。
图3是显示有源矩阵基板20a、及与有源矩阵基板20a连接之各部之概略构成之示意图。于图3中，为方便起见而省略了源极线15之图示。如图3所例示，于各栅极线13连接有一个栅极驱动器11。各栅极驱动器11自该栅极驱动器11所连接之栅极线13透过控制配线16与连接于第四条栅极线13之栅极驱动器11连接。控制配线16于有源矩阵基板20a中，与源极线15(参照图2A及图2B)形成于同层。
此外，为方便起见而于该图中，于栅极线13与栅极线13之间之一列配置有栅极驱动器11，但实际上如下所述，使用多个列配置栅极驱动器11。另外，于该例中，于每条栅极线13设置有一个栅极驱动器11，亦可设置有多个栅极驱动器11。
于图3所示之有源矩阵基板20a中，于设置有源极驱动器3之边之框缘区域，设置有端子部12g、12s。端子部12g与显示控制电路4及电源5连接。另外，端子部12s与显示控制电路4、源极驱动器3、及源极线15(参照图2)连接。
显示控制电路4将包含后述之4个时钟信号CK1～CK4与1个复位信号CLR之控制信号供给至端子部12g。电源5将电源电压信号供给至源极驱动器3及端子部12g。端子部12g接收所供给之控制信号及电源电压信号等之各种信号，经由控制配线16，对各栅极驱动器11供给各种信号。栅极驱动器11是根据供给之信号，对连接之栅极线13，输出显示选择状态与非选择之状态之一者之电压信号。于以下说明中，将选择栅极线13之状态称为栅极线13之驱动。源极驱动器3是根据自显示控制电路4输入之信号，经由端子部12s，对各源极线15(参照图2)输出数据信号。
其次，对栅极驱动器11之构成进行说明。图4是例示了连接于栅极线13(n)之栅极驱动器11(n)之等效电路之图。其中，n＝4m+1，m为0以上之整数。栅极驱动器11(n)为驱动栅极线13(1)、(5)、(9)、(13)、...(n)之每一个之栅极驱动器。
如图4所示，栅极驱动器11(n)包含以大写字母A～G表示之7个TFT(以下称为TFT－A～TFT－G)、及1个电容器Cbst。
栅极驱动器11(n)具有连接有TFT－F之源极端子、TFT－G及TFT－D之漏极端子、TFT－A之栅极端子、及电容器Cbst之一电极之内部配线即netA(n)。netA(n)于有源矩阵基板20a中，与栅极线13及源极线15形成于同层。
TFT－G之漏极端子与net(A)连接，栅极端子被供给复位信号CLR，源极端子被供给电源电压信号VSS。
TFT－F之栅极端子与连接于栅极线13(n－2)之栅极驱动器11(n－2)连接，源极端子连接于netA(n)，漏极端子被供给时钟信号CK4。
TFT－D之栅极端子被供给时钟信号CK3，漏极端子连接于netA(n)，源极端子与TFT－E之漏极端子连接。
TFT－E之栅极端子被供给时钟信号CK2，漏极端子与TFT－D之源极端子连接，源极端子被供给电源电压信号VSS。
TFT－A之栅极端子与netA(n)连接，漏极端子被供给时钟信号CK1，源极端子与栅极线13(n)连接。
电容器Cbst是一电极与netA(n)连接，另一电极与栅极线13(n)连接。
TFT－B之栅极端子被供给复位信号CLR，漏极端子与栅极线13(n)连接，源极端子被供给电源电压信号VSS。
TFT－C之栅极端子被供给时钟信号CK3，漏极端子与栅极线13(n)连接，源极端子被供给电源电压信号VSS。
此外，于栅极驱动器11(1)之TFT－F之栅极端子，自显示控制电路4供给栅极开始脉冲信号。
图5是时钟信号CK1～CK4与栅极驱动器11(n)驱动栅极线13(n)时之时序图。
如图5所示，时钟信号CK1～CK4是彼此相位不同，于每两个水平扫描期间(2H)，成为H电平与L电平之任一电位之信号。时钟信号CK1与CK2、时钟信号CK2与CK3、时钟信号CK3与CK4、时钟信号CK4与CK1之各组合之信号之相位偏移1/4周期(一个水平扫描期间)。另外，时钟信号CK1与CK3、时钟信号CK2与CK4之每一个成为相反相位。此外，于图5中，省略了复位信号CLR之图示，但复位信号CLR是于每一垂直扫描期间成为特定期间H电平之信号，于每1信号帧(frame)自显示控制电路4输出。
如上所述，栅极驱动器11(n)被供给时钟信号CK1～CK4，但供给至栅极驱动器11(n－1)～(n－3)、及栅极驱动器11(n+1)～(n+3)之时钟信号与栅极驱动器11(n)不同。
例如，于栅极驱动器11(n－1)之情形，取代图4所示之等效电路之时钟信号CK1、CK2、CK3、CK4，而供给时钟信号CK4、CK1、CK2、CK3。另外，于栅极驱动器11(n+1)之情形，取代图4所示之等效电路之时钟信号CK1、CK2、CK3、CK4，而供给时钟信号CK2、CK3、CK4、CK1。即，各栅极驱动器11是被供给与供给至前段之栅极驱动器11与后段之栅极驱动器11之每一个之时钟信号偏移了1/4周期之时钟信号。此外，对栅极线13(1)之TFT－F之栅极端子，自显示控制电路4输入栅极开始脉冲信号。
接着，参照图4及图5，说明栅极驱动器11之动作。于图5之时刻t1，栅极驱动器11(n－2)之netA(n－2)成为H电平之电位，于时刻t2中，进一步成为较H电平更高之电位。由此，自时刻t1至t2之期间，TFT－F成为导通，对TFT－F之漏极端子供给L电平之电位之时钟信号CK4。另外，于时刻t2，时钟信号CK2与CK3之电位为H电平，因而TFT－C、D、E成为导通，netA(n)与栅极线13(n)维持L电平之电位(VSS)。
于时刻t3，由于时钟信号CK3之电位为H电平，故TFT－D保持导通不变，但因时钟信号CK2之电位成为L电平，故TFT－E成为断开。另外，由于netA(n－2)之电位为H电平，故TFT－F保持导通不变，通过供给至TFT－F之漏极端子之H电平之时钟信号CK4，netA(n)被输入H电平之电位。此时，TFT－A成为导通，但时钟信号CK1之电位为L电平。另外，因TFT－C导通，故栅极线13(n)保持L电平之电位。另，于该时序，栅极线13(n－1)通过栅极驱动器11(n－1)驱动。
接着于时刻t4，时钟信号CK2、CK3之电位为L电平，因而TFT－C、D、E断开。另外，netA(n－2)之电位成为L电平，TFT－F成为断开，但TFT－A保持导通不变。成为对TFT－A之漏极端子供给H电平之电位之时钟信号CK1，且对栅极线13(n)输入H电平之电位之选择状态。另外，通过电容器Cbst，提高netA(n)之电位，使netA(n)上升至较H电平更高之电位。
于时刻t5，时钟信号CK2之电位成为H电平，时钟信号CK3之电位保持L电平不变。借此，TFT－E成为导通，但TFT－C、D保持断开不变。另外，此时，因netA(n)之电位成为较H电平更高之电位，故TFT－A保持导通不变。因此，通过供给至TFT－A之漏极端子之时钟信号CK1，栅极线13(n)保持H电平之电位。
接着，于时刻t6，时钟信号CK2、CK3之电位为H电平，因而TFT－C、D、E导通。因此，通过供给至TFT－E之源极端子之电源电压信号VSS，netA(n)之电位降低至L电平。另外，通过供给至TFT－C之源极端子之电源电压信号VSS，栅极线13(n)之电位变化成L电平，栅极线13(n)成为非选择状态。
显示控制电路4是于时刻t5～t6之间，将应写入配置有连接于栅极线13(n)之像素用TFT10之像素之数据信号经由端子部12s供给至源极线15。由此，于1信号帧期间，于栅极线13(n)成为非选择之状态之时刻t6以后，通过该像素之像素电极保持与经由像素用TFT10之数据信号相应之电压。
如此，根据经由控制配线16供给之时钟信号CK1～CK4、复位信号CLR、及电源电压信号，各栅极驱动器11将对应之一条栅极线切换成选择状态。且，于各栅极线13成为选择状态之期间，自显示控制电路4供给数据信号，栅极线13切换成非选择状态后，亦通过各像素之像素电极保持与数据信号相应之电压。
此外，于该例中，TFT－A是作为将栅极线13(n)切换成选择状态之输出缓冲器而发挥功能。于图4所示之等效电路中，TFT－A是以1个TFT表示，但输出缓冲器与其他TFT相比负荷较大，因而优选增大通道宽。因此，TFT－A亦可通过多个TFT构成。
另外，于图4之例中，连接于netA(n)之TFT－D、E、F、G是于栅极线13(n)之电位自H电平变化成L电平之时序(以下，称为断开时序)，将netA(n)之电位降低至L电平，netA(n)之电位未升高。因此，于栅极线13(n)之断开时序，确实地将netA(n)之电位设为L电平，因而关于这些TFT，亦可通过多个TFT构成。
(栅极驱动器之配置例)
其次，对栅极驱动器11之各元件之配置例进行说明。图6A及图6B是例示栅极驱动器11(n)之各元件之配置布局之示意图。于该图中，为方便起见，仅记述栅极驱动器11中之TFT－A～TFT－G之各大写字母A～G，而省略了“TFT－”之表述。另外，图6A及图6B是于各图中之行P中连续之图。
如图6A及图6B所示，构成栅极驱动器11(n)之各元件分散配置于栅极线13(n)与栅极线13(n－1)之间及栅极线13(n－1)与栅极线13(n－2)之间之2列之像素PIX。
另外，如图6A及图6B所示，用以对栅极驱动器11(n)、及驱动其他栅极线13之栅极驱动器11(省略图示)，分别供给时钟信号CK1～CK4、复位信号CLR、电源电压信号VSS之多条控制配线16配置于多个像素PIX。各控制配线16是自端子部12g(参照图3)大致平行于源极线15延伸，且被引绕至配置有被分别供给时钟信号CK1～CK4、复位信号CLR、电源电压信号之栅极驱动器11之TFT之像素。具体而言，例如于图6A中，供给时钟信号CK2之控制配线16是大致平行于源极线15而延伸，且自栅极线13(n)附近之位置，与栅极线13大致平行地引绕至配置有TFT－E之像素。同样，于图6B中，供给时钟信号CK1之控制配线16是大致平行地延伸于源极线15，且自栅极线13(n－1)与13(n－2)之间之位置，与栅极线13大致平行地引绕至配置有TFT－C之像素。
另外，netA(n)如图6A及图6B所示，跨及且被引绕至配置有TFT－F、E、D、G、A及电容器Cbst之像素PIX之行。
于栅极线13(n)之附近，形成有与栅极线13(n)大致平行而配置之控制配线16或netA(n)等之驱动电路用配线时，于连接于栅极线13(n)之像素用TFT10与驱动电路用配线之间产生寄生电容。因此，该驱动电路用配线于栅极线13(n)之断开时序变动电位时，经由像素用TFT10与驱动电路用配线之间之寄生电容，对与像素用TFT10连接之像素电极PXB，输入因驱动电路用配线之电位变动引起之杂讯。
即，配置于于栅极线13之断开时序电位变动之驱动电路用配线之附近之像素电极，例如图7所示，与栅极线13之断开时序同时受到变动至L电平之电位之驱动电路用配线之杂讯。其结果，像素电极于栅极线13之断开时序后，保持虚线所示之较本来之电位更低之电位，且产生亮度不均。另，于栅极线13之断开时序驱动电路用配线之电位自L电平变动至H电平之情形亦同样，该驱动电路用配线之附近之像素电极因受到该驱动电路用配线之电位变动引起之杂讯，故保持与本来应保持之电位不同之电位，且产生亮度不均。
于本实施方式中，如图5所示，于栅极线13(n)之断开时序，时钟信号CK1与CK3、及netA(n)之电位变动。具体而言，于栅极线13(n)之断开时序，时钟信号CK1与netA(n)之电位自H电平变化至L电平，时钟信号CK3之电位自L电平变化至H电平。因此，例如图8A及图8B所示，于栅极线13(n)附近，若配置供给时钟信号CK1与CK3之控制配线16及netA(n)中至少一部分之驱动电路用配线时，连接于该驱动电路用配线附近之像素用TFT10之像素电极PXB会受到驱动电路用配线之电位变动引起之杂讯。
于图8A及图8B所示之布局中，于栅极线13(n)之附近，配置TFT－F与TFT－A，与栅极线13大致平行之netA(n)连接于TFT－F及TFT－A。另外，于TFT－A之漏极电极，连接有供给时钟信号CK1之控制配线16。于netA(n)附近，配置以虚线框R1显示之像素电极PXB，这些像素电极PXB会受到netA(n)之电位变动引起之杂讯。由于于栅极线13(n)之断开时序，netA(n)之电位亦自H电平变动至L电平，故配置于netA(n)附近之像素电极PXB因netA(n)之电位变动而保持较原本之电位更低之电位。
另外，于图8B所示之布局(layout)中，于栅极线13(n)之附近配置TFT－C，供给时钟信号CK3之控制配线16与栅极线13大致平行地被引绕而与TFT－C连接。于该布局中，于与栅极线13大致平行而被引绕之供给时钟信号CK3之控制配线16附近，配置有以虚线框R2表示之像素电极PXB。因此，这些像素电极PXB会受到时钟信号CK3之电位变动引起之杂讯。其结果，于设置有以虚线框R1、R2显示之像素电极PXB之像素与其他像素之间产生亮度不均。
于本实施方式中，将于栅极线13之断开时序电位变动之驱动电路用配线，配置于栅极线13(n－1)及栅极线13(n－2)之间之列，而未配置于连接于栅极线13(n)之像素用TFT10之附近。具体而言，如图6A及图6B之虚线框所示，连接于TFT－D及TFT－C且与栅极线13大致平行而被引绕之供给时钟信号CK3之控制配线16是配置于栅极线13(n－1)及栅极线13(n－2)之间之列。另外，如图6A及图6B所示，netA(n)配置于栅极线13(n－1)及栅极线13(n－2)之间之列。
另，如图5所示，netA(n)与时钟信号CK3于栅极线13(n－1)之断开时序电位未变动。因此，即便将供给时钟信号CK3之控制配线16配置于栅极线13(n－1)之附近，配置于该控制配线16之附近之像素电极PXB亦不受时钟信号CK3之电位变动之影响。
另一方面，时钟信号CK2与CK4、电源电压信号VSS、及复位信号CLR于栅极线13(n)之断开时序电位未变动(参照图5)。因此，如图6A及图6B所示，于连接于栅极线13(n)之像素用TFT10之附近，配置有分别供给时钟信号CK2及CK4、电源电压信号VSS、及复位信号CLR之控制配线16。
即，于栅极线13之断开时序电位变动之驱动电路用配线未配置于连接于该栅极线13之像素用TFT10之附近。此外，像素用TFT10之附近意指与像素用TFT10之间产生可成为杂讯源之程度之寄生电容之位置，例如，较设置于对向基板20b之由黑矩阵(BM)覆盖像素用TFT10之区域内之位置或邻近之2个像素之像素用TFT10之间之大致中间之位置，相对于一像素用TFT10更接近之区域。
于上述之第一实施方式中，与栅极线13大致平行而引绕，且于栅极线13之断开时序电位变动之驱动电路用配线，未配置于连接于该栅极线13之像素用TFT10之附近，即与像素用TFT10之间产生寄生电容之位置。即，配置于像素用TFT10之附近之驱动电路用配线之电位于连接于该像素用TFT10之栅极线13之断开时序未变动。因此，与像素用TFT10连接之像素电极PXB可保持与数据信号相应之电压，且减轻因驱动电路用配线之电位变动产生之亮度不均。
<第二实施方式>
图9A是显示本实施方式之栅极驱动器11(n)之等效电路之图。如图9A所示之栅极驱动器11(n)包含与第一实施方式中图4所示之栅极驱动器11(n)同样之元件，但供给至TFT－D、E之栅极端子之时钟信号与第一实施方式不同。具体而言，如图9A所示，于本实施方式中，对TFT－D之栅极端子供给时钟信号CK2，且对TFT－E之栅极端子供给时钟信号CK3。
图9B及图9C是例示图9A所示之栅极驱动器11(n)之配置布局之示意图。另，图9B及图9C是于各图所示之行P中连续之图。
于上述之第一实施方式中，将栅极驱动器11(n)之各元件配置于自栅极线13(n)沿端子部12g(参照图3)之方向配置之2列(栅极线13(n)与13(n－1)之间、栅极线13(n－1)与13(n－2)之间)之像素。于本实施方式中，说明如图9B及图9C所示，栅极驱动器11(n)之各元件配置于隔着栅极线13(n)之2列(栅极线13(n+1)与13(n)之间、栅极线13(n)与13(n－1)之间)之像素之例。
于上述之图6A中，TFT－D、TFT－C、及TFT－A是配置于栅极线13(n－1)与栅极线13(n－2)之间之像素，但于本实施方式中，如图9B及图9C所示，TFT－D配置于栅极线13(n)与栅极线13(n－1)之间之像素。另外，TFT－C及TFT－A是配置于栅极线13(n+1)与栅极线13(n)之间之像素。因此，于图9B及图9C中，供给时钟信号CK3之控制配线16与栅极线13大致平行地被引绕至TFT－C之位置，而与TFT－C连接。另外，供给时钟信号CK2之控制配线16与栅极线13大致平行地被引绕至TFT－D之位置，而与TFT－D连接。另外，供给时钟信号CK1之控制配线16与栅极线13大致平行地被引绕至TFT－A之位置，而与TFT－A连接。
另外，于上述之图6A中，netA(n)跨及栅极线13(n)与栅极线13(n－1)之间之列、与栅极线13(n－1)与栅极线13(n－2)之间之列而配置，但于本实施方式中，如图9B及图9C所示，跨及栅极线13(n+1)与栅极线13(n)间之列及栅极线13(n)与栅极线13(n－1)之间之列而配置。netA(n)配置于这些各列中之像素之大致中间之位置。
于本实施方式中，于栅极线13(n)之断开时序电位变动之驱动电路用配线，亦未配置于栅极线13(n)附近，即与连接于该栅极线13(n)之像素用TFT10之间产生寄生电容之位置。因此，与连接于栅极线13(n)之像素用TFT10连接之像素电极PXB未受到驱动电路用配线之电位变动引起之杂讯。
另外，第一及第二实施方式均是将栅极驱动器11之各元件分散配置于2列像素。因此，于第一实施方式中，为了配置驱动栅极线13(1)之栅极驱动器11(1)之各元件，栅极线13(1)至端子部12g之间必须具有相当于2列量之像素之区域。另一方面，第二实施方式之情形，因栅极驱动器11(1)之各元件配置于栅极线13(1)与栅极线13(2)之间之列，故只要于栅极线13(1)至端子部12g(参照图3)之位置之间，具有相当于1列量之像素之区域即可。由此，于第二实施方式中，与第一实施方式相比，可缩小配置有端子部12g(参照图3)之框缘区域。
<第三实施方式>
于上述之第一实施方式中，说明了使用4个时钟信号CK1～CK4之栅极驱动器11之构成与其配置例。于本实施方式中，说明使用了8个时钟信号之栅极驱动器之构成及其配置例。
图10是显示本实施方式之栅极驱动器之等效电路之图。图10所示之栅极驱动器11A(j)为驱动栅极线13(j)之栅极驱动器。其中，j＝8m+1，m为0以上之整数。即，栅极驱动器11A(j)为分别驱动栅极线13(1)、(9)、(17)、...之栅极驱动器。
栅极驱动器11A(j)与栅极驱动器11(n)同样，包含TFT－A～TFT－G、及电容器Cbst，且具有内部配线netA(j)。此外，驱动栅极线13(j)以外之栅极线13之栅极驱动器11A除供给至栅极驱动器11A(j)之时钟信号不同之点外为同样之构成。以下，对栅极驱动器11A(j)主要说明与栅极驱动器11(n)不同之点。
栅极驱动器11A(j)是TFT－F之栅极端子与漏极端子连接于栅极线13(n－1)。另外，对TFT－A之漏极端子供给时钟信号CK11，对TFT－E之栅极端子供给时钟信号CK41，对TFT－C与TFT－D之栅极端子供给时钟信号CK51。
此外，于栅极驱动器11A(1)之TFT－F之栅极端子及漏极端子，自显示控制电路4供给栅极开始脉冲信号。另外，于该例中，显示栅极驱动器11A(j)，但供给至栅极驱动器11A(j－1)～(j－7)、及栅极驱动器11A(j+1)～(j+7)之时钟信号与栅极驱动器11A(j)不同。对8个时钟信号之细节予以后述。
其次，对栅极驱动器11A(j)之动作进行说明。图11是显示栅极驱动器11A(j)驱动栅极线13(j)时之时序图之图。
如图11所示，8个时钟信号CK11～CK81是彼此相位不同，于每4水平扫描期间(4H)，成为H电平或L电平之电位之信号。于图11中相邻之时钟信号与时钟信号之相位是偏移1/8周期(1水平扫描期间)。另外，时钟信号CK11与CK51、时钟信号CK21与CK61、时钟信号CK31与CK71、时钟信号CK41与CK81之每一个成为相反相位。另，于图11中，省略了复位信号CLR之图示，复位信号CLR是于每一垂直扫描期间成为特定期间H电平之信号，且于每1信号帧自显示控制电路4输出。
另外，于栅极驱动器11A(j－1)之情形，取代图10所示之等效电路之时钟信号CK11、CK41、CK51，而分别供给时钟信号CK81、CK31、CK41。另外，于栅极驱动器11A(j+1)之情形，取代图10所示之等效电路之时钟信号CK11、CK41、CK51，而分别供给时钟信号CK21、CK51、CK61。即，各栅极驱动器11A是被供给与供给至前段之栅极驱动器11A与后段之栅极驱动器11A之每一个之时钟信号偏移了1/8周期之时钟信号。
栅极驱动器11A(j)于前段之栅极线13(j－1)之电位被供给至TFT－F之点上，与栅极驱动器11(n)之TFT－F不同。其中，供给至TFT－A、C、D、E之时钟信号CK11、CK41、CK51是将供给至栅极驱动器11(n)之TFT－A、C、D、E之时钟信号CK1、CK2、CK3之周期设为2倍之时钟信号。因此，栅极驱动器11A(j)之TFT－F以外之TFT之导通断开之时序与栅极驱动器11(n)同样。
参照图10及图11，于栅极线13(j－1)之电位成为H电平之t1～t3之期间，对栅极驱动器11A(j)之TFT－F供给栅极线13(j－1)之电位，因而TFT－F成为导通。此时，因TFT－E成为断开，故于时刻t1，netA(j)被预充电至H电平之电位。
于时刻t2，时钟信号CK41、CK51为L电平之电位，因而TFT－D、E、C断开。另外，于时刻t2，成为TFT－A保持导通不变，通过供给至TFT－A之漏极端子之H电平之电位之时钟信号CK11，而对栅极线13(j)输入H电平之电位之选择状态。另外，通过电容器Cbst，提高netA(j)之电位，使netA(j)上升至较H电平更高之电位。
于时刻t3，栅极线13(j－1)之电位成为L电平，TFT－F成为断开。另外，此时，因时钟信号CK41成为H电平之电位，故TFT－E成为导通，但TFT－D、C保持断开不变。因此，netA(j)维持较H电平更高之电位，栅极线13(j)保持H电平之电位。
于时刻t4，时钟信号CK11成为L电平之电位，时钟信号CK51之成为H电平之电位。此时，TFT－E保持导通不变，TFT－C、D成为导通，因而netA(j)及栅极线13(j)降低至L电平之电位。
如此，根据经由控制配线16供给之时钟信号CK11～CK81、复位信号CLR、及电源电压信号，各栅极驱动器11A将对应之栅极线13切换成选择状态。
于本实施方式中，如图11所示，于栅极线13(j)之断开时序，netA(j)与时钟信号CK11及CK51之电位变动。
此处，于图12A及图12B显示像素电极PXB接收因驱动电路用配线之电位变动引起之杂讯之情形之布局。如图12A及图12B所示，于栅极线13(j)之附近，配置有netA(j)及供给时钟信号CK51之控制配线16。于这些驱动电路用配线之附近，配置有连接于栅极线13(j)之像素用TFT10。与这些像素用TFT10连接之像素电极PXB是经由像素用TFT10与驱动电路用配线之间之寄生电容，而受到驱动电路用配线之电位变动引起之杂讯之影响。即，如图12B所示，与配置于netA(j)或供给时钟信号CK51之控制配线16之附近之像素用TFT10连接之以虚线框表示之像素电极PXB是受到netA(j)或供给时钟信号CK51之控制配线16之电位变动引起之杂讯之影响。
于本实施方式中，与连接于栅极线13(j)之像素用TFT10连接之像素电极PXB以不受netA(j)或控制配线16之电位变动引起之杂讯之影响之方式配置栅极驱动器11A(j)。
图13A及图13B是例示本实施方式之栅极驱动器11A(j)之配置布局之示意图。图13A及图13B是于各图之行P中连续之图。如图13A及图13B所示，供给时钟信号CK5及时钟信号CK1之控制配线16被引绕至配置于栅极线13(j－1)与栅极线13(j－2)之间之TFT－A及C之位置。另外，如图13A及图13B所示，netA(j)配置于栅极线13(j－1)与栅极线13(j－2)之间之列。
如此，于栅极线13(j)之附近，即与连接于栅极线13(j)之像素用TFT10之间产生寄生电容之位置，未配置于栅极线13(j)之断开时序电位变动之驱动电路用配线(netA(j)及供给时钟信号CK51之控制配线16)，借此可减轻驱动电路用配线之电位变动引起之亮度不均。另外，于本实施方式中，因使用较第一实施方式更低频率之时钟信号驱动栅极线13，故与上述之第一实施方式相比，对栅极线13充电之时间较长，即便栅极驱动器11A之TFT劣化，亦容易充电至H电平之电位。
<第四实施方式>
于本实施方式中，说明通过对上述之第一实施方式之栅极驱动器11之最终缓冲器即TFT－A以外之其他TFT(TFT－C～E)，输入占空比不同之时钟信号，而提高栅极驱动器11之配置布局之自由度之例。以下主要说明与第一实施方式不同之构成。
图14是显示本实施方式之栅极驱动器11B(n)之等效电路。栅极驱动器11B(n)除了供给之一部分之时钟信号与第一实施方式不同之点以外，为与栅极驱动器11(n)相同之构成。
如图14所示，栅极驱动器11B(n)中，TFT－F之栅极端子与漏极端子连接于栅极线13(n－1)。另外，与栅极驱动器11(n)相同之TFT－D、E、C分别被供给时钟信号CK20、CK30、CK30取代供给时钟信号CK3、CK2、CK3。
此处，于图15之(a)(b)显示时钟信号CK2与CK20之波形例。时钟信号CK2是于每2个水平扫描期间，成为H电平或L电平之电位之信号。另一方面，时钟信号CK20是自时钟信号CK2成为H电平之电位之时序延迟Δt(例如4μsec)成为H电平之电位，较时钟信号CK2成为L电平之电位之时序提早Δt(例如4μsec)成为L电平之电位之信号。即，时钟信号CK20是占空比较时钟信号CK2小之时钟信号。此外，于该图中，例示时钟信号CK2与CK20之波形例，时钟信号CK10、CK30、CK40亦相同。即，时钟信号CK10、CK30、CK40是各自较时钟信号CK1、CK3、CK4成为H电平之电位之时序延迟Δt(例如4μsec)成为H电平之电位，且较成为L电平之电位之时序提早Δt(例如4μsec)成为L电平之电位。
图16是显示时钟信号CK1～CK4、及时钟信号CK10～CK40之波形例与栅极驱动器11B(n)驱动栅极线13(n)时之时序图。
栅极驱动器11B(n)是对TFT－F之漏极端子输入栅极线13(n－1)，因而netA(n)成为H电平之电位之时序与栅极线13(n－1)成为H电平之电位之时序t3相同。其后，于时钟信号CK1之电位成为H电平之时刻t4，时钟信号CK20及CK30之电位为L电平，因而TFT－D、E断开，通过时钟信号CK1，netA(n)上升至较H电平更高之电位。于时刻t5，时钟信号CK1之电位成为L电平，对栅极线13(n)输入L电平之电位，netA(n)之电位下降至H电平。于自时刻t5经过Δt之时序，时钟信号CK20、CK30之电位为H电平，TFT－D、E导通，因而netA(n)降低至L电平之电位。
如图16所示，于栅极线13(n)之断开时序即时刻t5，电位变动之时钟信号为CK1、CK3。对图14所示之栅极驱动器11B(n)之TFT－A供给时钟信号CK1，对栅极驱动器11B(n)之TFT－C、E供给时钟信号CK30。时钟信号CK30于栅极线13(n)之断开时序即时刻t5中电位未变动。因此，于本实施方式中，可将供给时钟信号CK1以外之时钟信号之控制配线16配置于栅极线13(n)之附近，即连接于栅极线13(n)之像素用TFT10之附近。
图17A及图17B是显示栅极驱动器11B(n)之配置布局之示意图。如图17A及图17B所示，除供给时钟信号CK1～CK4之控制配线16以外，供给时钟信号CK10～CK40之控制配线16亦设置于像素内。于本实施方式中，时钟信号CK1与netA(n)亦于栅极线13(n)之断开时序电位变动。因此，将输入时钟信号CK1之TFT－A配置于栅极线13(n－1)与13(n－2)之间之列之像素，将netA(n)与供给时钟信号CK1之控制配线16引绕至配置TFT－A之像素。
如上所述，时钟信号CK30于栅极线13(n)之断开时序电位未变动。因此，于本实施方式中，如图17B所示，将TFT－C配置于栅极线13(n)附近，将图17A所示之供给时钟信号CK30之控制配线16引绕至TFT－C之位置。于TFT－D中，因连接CK20而非CK2故同样。
另外，时钟信号CK10～CK40于栅极线13之断开时序电位未变动，因而供给这些时钟信号之控制配线16关于配置未受到制约。因此，与第一实施方式相比，因可减少用以配置栅极驱动器11B之像素区域，或缩短引绕控制配线16或netA等之驱动电路用配线之距离，故可降低配线之负荷。
<第五实施方式>
于本实施方式中，说明使用与上述之第一实施方式之栅极驱动器11不同构成之栅极驱动器之例。
图18是显示本实施方式之栅极驱动器之等效电路之图。于图18中，例示有驱动栅极线13(n)之栅极驱动器11C(n)，但驱动其他栅极线13之栅极驱动器11C除了供给之时钟信号不同之点以外，为与栅极驱动器11C(n)同样之构成。本实施方式之栅极驱动器11C使用与第一实施方式同样之时钟信号CK1～CK4而被驱动。
以下，主要对与栅极驱动器11(n)不同之栅极驱动器11C(n)之构成进行说明。
如图18所示，栅极驱动器11C(n)包含与栅极驱动器11(n)同样之TFT－A～C及TFT－G与电容器Cbst，进一步包含以大写字母H～N显示之TFT－H～TFT－N，但未包含栅极驱动器11(n)之TFT－E及D。
于图18中，栅极驱动器11C(n)作为内部配线，除netA(n)外具有netB(n)。netB(n)是连接TFT－H及N之栅极端子、TFT－I之源极端子、TFT－J、K、L、M之各漏极端子之内部配线。netB与netA同样，于有源矩阵基板20a中，与栅极线13及源极线15形成于同层。
TFT－F之栅极端子与漏极端子连接于栅极线13(n－1)，源极端子连接于netA(n)。
TFT－H之栅极端子连接于netB(n)，漏极端子连接于netA(n)，对源极端子供给电源电压信号VSS。
对TFT－I之栅极端子与漏极端子供给时钟信号CK4，源极端子连接于netB(n)。
TFT－J之栅极端子被供给时钟信号CK2，对源极端子供给电源电压信号VSS，漏极端子连接于netB(n)。
TFT－K之栅极端子连接于netA(n)，漏极端子连接于netB(n)，对源极端子供给电源电压信号VSS。
TFT－L之栅极端子连接于栅极线13(n－2)，漏极端子连接于netB(n)，对源极端子供给电源电压信号VSS。
TFT－M之栅极端子被供给复位信号CLR，漏极端子连接于netB(n)，对源极端子供给电源电压信号VSS。
TFT－N之栅极端子连接于netB(n)，漏极端子连接于栅极线13(n)，对源极端子供给电源电压信号VSS。
其次，对栅极驱动器11C(n)之动作进行说明。图19是栅极驱动器11C(n)驱动栅极线13(n)时之时序图。
netB(n)根据时钟信号CK2或CK4、栅极线13(n－2)、及netA(n)之电位，成为H电平或L电平之电位。即，如图19所示，例如，若于时刻t1，时钟信号CK2成为H电平之电位，则TFT－J成为导通，netB(n)成为L电平之电位。另外，于时刻t2，栅极线13(n－2)亦成为H电平之电位，时钟信号CK2维持H电平之电位，因而TFT－J与TFT－L一起成为导通，netB(n)保持L电平之电位。
接着于时刻t3，若栅极线13(n－1)之电位成为H电平，TFT－F成为导通，则netA(n)被预充电至H电平之电位。此时，时钟信号CK4成为H电平之电位，TFT－I成为导通，但因栅极线13(n－2)维持H电平之电位，故TFT－L保持导通不变。由此，于时刻t3，netB(n)之电位保持L电平不变。
其次，于时刻t4，因时钟信号CK4之电位为H电平，TFT－A导通，故经由电容器Cbst，netA(n)之电位提高至较H电平更高之电位。此时，TFT－K导通，因而netB(n)维持L电平之电位。
于时刻t5，netA(n)之电位保持H电平不变，时钟信号CK2成为H电平之电位，因而除TFT－K以外，TFT－J亦成为导通，netB(n)维持L电平之电位。
于时刻t6，时钟信号CK2、CK3之电位成为H电平，时钟信号CK1、CK4之电位为L电平。此时，TFT－I、K～M断开，TFT－J、C导通。由此，栅极线13(n)之电位降低至L电平，netA(n)之电位下降至H电平。netB(n)维持L电平之电位。
于时刻t7，时钟信号CK4之电位成为H电平，时钟信号CK2之电位成为L电平。此时，因TFT－J～TFT－M断开，故netB(n)之电位成为H电平。由此，TFT－H成为导通，netA(n)之电位降低至L电平。
于时刻t6以后，因栅极线13(n－2)及netA(n)之电位成为L电平，故netB(n)之电位是于时钟信号CK2或CK4之电位成为H电平时成为L电平，于时钟信号CK2或CK4之电位成为L电平时成为H电平。
另外，栅极线13(n)根据时钟信号CK3及netB(n)之电位而降低至L电平之电位。即，于时刻t6，若时钟信号CK3成为H电平之电位，则TFT－C成为导通，栅极线13(n)降低至L电平之电位。另外，于时刻t7，若netB(n)之电位成为H电平，则对TFT－N之栅极端子输入netB(n)之H电平之电位，TFT－N成为导通，栅极线13(n)维持L电平之电位。另，于时刻t8，时钟信号CK3及netB(n)之电位为L电平，但因于时刻t9时钟信号CK3之电位成为H电平，故栅极线13(n)维持L电平之电位。
如此，栅极驱动器11C(n)构成为于栅极线13(n)之电位降低至L电平之时序，使netA(n)及栅极线13(n)维持L电平之电位。其结果，可于栅极线13(n)之非选择期间，不对栅极线13(n)输入栅极驱动器11C(n)之误动作引起之杂讯。
其次，对栅极驱动器11C(n)之配置进行说明。图20A～图20C是显示栅极驱动器11C(n)之配置布局之示意图。图20A与图20B是使图20A之行P1与图20B之行P2相邻连续。另外，图20B与图20C是使图20B之行P3与图20C之行P4相邻连续。
于本实施方式中，亦如图19所示，于栅极线13(n)之断开时序，时钟信号CK1、CK3、及netA(n)之电位变动。因此，如图20A～图20B所示，分别供给时钟信号CK1及CK3且与栅极线13大致平行而被引绕之控制配线16是配置于栅极线13(n－1)与13(n－2)之间之像素区域，且与TFT－A及TFT－C连接。
另外，如图20A～图20B所示，netA(n)之一部分分散配置于栅极线13(n)与13(n－1)之间之像素PIX，其他部分分散配置于栅极线13(n－1)与13(n－2)之间之像素PIX。netA(n)之一部分配置于栅极线13(n)与13(n－1)之间之像素PIX，但通过配置于栅极线13(n)与13(n－1)之大致中间之位置，与配置于栅极线13(n)附近之情形相比，减小了netA(n)之电位变动引起之杂讯之影响。
<第六实施方式>
于上述之第一实施方式中，说明了使用2列之像素配置构成栅极驱动器11(n)之元件之例。于本实施方式中，说明使用1列之像素配置栅极驱动器之各元件之例。
图21是显示本实施方式之栅极驱动器之等效电路之图。于图21A中，显示驱动栅极线13(k)之栅极驱动器11D(k)之等效电路。其中，k＝2m+1，m为0以上之整数。因此，栅极驱动器11D(k)为驱动奇数段之栅极线13(1)、(3)、(5)、...之栅极驱动器。此外，驱动栅极线13(1)之栅极驱动器11D(1)取代栅极线13(k－1)，自显示控制电路4输入栅极开始脉冲信号。另外，驱动偶数段之栅极线13之栅极驱动器11D除供给至栅极驱动器11D(k)之时钟信号不同以外，与栅极驱动器11D(k)同样而构成。
如图21所示，栅极驱动器11D(k)包含与栅极驱动器11(n)同样之TFT－A～C、E、D与电容器Cbst，进一步包含以大写字母P～T表示之TFT－P～T，但未包含栅极驱动器11(n)之TFT－E及D。以下，主要对与栅极驱动器11(n)不同之构成进行说明。
于图21中，栅极驱动器11D(k)作为内部配线，除netA(k)外具有netB(k)。netB(k)是连接TFT－P之栅极端子、TFT－Q之源极端子、TFT－R、S、T之各漏极端子之内部配线。
TFT－F之栅极端子与漏极端子连接于栅极线13(k－1)，源极端子连接于netA(k)。
对TFT－A之漏极端子供给时钟信号CKA。
对TFT－C之栅极端子供给时钟信号CKb。
TFT－P之栅极端子连接于netB(k)，漏极端子连接于netA(k)，对源极端子供给电源电压信号VSS。
对TFT－Q之栅极端子与漏极端子供给时钟信号CKb，源极端子连接于netB(k)。
TFT－R之栅极端子是复位信号CLR被供给，对源极端子供给电源电压信号VSS，漏极端子连接于netB(k)。
TFT－S之栅极端子连接于栅极线13(k－1)，漏极端子连接于netB(k)，对源极端子供给电源电压信号VSS。
TFT－T之栅极端子被供给时钟信号CKa，漏极端子连接于netB(k)，对源极端子供给电源电压信号VSS。
图22是显示本实施方式中使用之时钟信号之波形例与栅极驱动器11D(k)驱动栅极线13(k)时之时序图之图。
如图22所示，于本实施方式中，4个时钟信号CKA、CKB、CKa、CKb自显示控制电路4被供给。时钟信号CKA与CKB是于每1水平扫描期间，成为H电平与L电平之电位之信号，即彼此相位相反之信号。另外，时钟信号CKa是自时钟信号CKA成为H电平之电位之时序延迟Δt(例如4μsec)成为H电平之电位，且较时钟信号CKA成为L电平之电位之时序提早Δt(例如4μsec)成为L电平之电位之信号。另外，时钟信号CKb是自时钟信号CKB成为H电平之电位之时序延迟Δt(例如4μsec)成为H电平之电位，且较时钟信号CKB成为L电平之电位之时序提早Δt(例如4μsec)成为L电平之电位之信号。即，时钟信号CKa与CKb是占空比较时钟信号CKA与CKB小之时钟信号。
驱动偶数段之栅极线13之栅极驱动器11D是分别被供给时钟信号CKB、CKb、CKa而取代供给至栅极驱动器11D(k)之时钟信号CKA、CKa、CKb。
接着，参照图21及图22，说明栅极驱动器11D(k)之动作。于时刻t1，栅极线13(k－1)成为H电平之电位，TFT－F与TFT－S成为导通。由此，netB(k)维持L电平之电位，netA(k)通过栅极线13(k－1)之电位，被预充电至H电平之电位。然后，对TFT－A之栅极端子输入netA(n)之H电平之电位，TFT－A成为导通，但时钟信号CKA之电位为L电平，栅极线13(k)维持L电平之电位。
其次，于时刻t2，因栅极线13(k－1)为L电平，时钟信号CKA为H电平，时钟信号CKb为L电平之电位，故TFT－C、TFT－F断开，TFT－A导通。借此，对栅极线13(k)自TFT－A之漏极端子输入时钟信号CKA之H电平之电位，经由电容器Cbst，netA(k)之电位突升至较H电平更高之电位。
于时刻t3，因时钟信号CKA为L电平之电位，故通过TFT－A之漏极端子之电位，栅极线13(k)之电位成为L电平，经由电容器Cbst，netA(k)之电位亦下降。接着，自时刻t3延迟Δt，时钟信号CKb成为H电平之电位，TFT－C、TFT－Q成为导通。由此，栅极线13(k)维持L电平之电位，netB(k)之电位通过TFT－Q之漏极端子之电位而成为H电平。其结果，TFT－P成为导通，netA(k)降低至L电平之电位。
自时刻t3经过Δt后，因通过时钟信号CKa与CKb之电位，TFT－Q、T成为导通或断开，故与之相应，netB(k)成为H电平或L电平之电位。每当netB(k)之电位成为H电平，TFT－P便成为导通，对netA(k)输入L电平之电位。另外，通过时钟信号CKb之电位使TFT－C成为导通或断开，每当TFT－C成为导通时，对栅极线13(k)输入L电平之电位。
如此，于栅极线13(k)之电位降低至L电平之时序以后，因netA(k)及栅极线13(k)维持L电平之电位，故栅极驱动器11D(k)之误动作引起之杂讯未输入至栅极线13(k)。
其次，对栅极驱动器11D之配置布局进行说明。图23A及图23B是显示栅极驱动器11D(k)之配置布局之一例之示意图。此外，图23A与图23B是图23A之行P1与图23B之行P2相邻连续之图。
如图23A及图23B所示，栅极驱动器11D(k)之各元件分散配置于栅极线13(k)与13(k－1)之间之像素PIX。于该配置布局中，netA(k)、供给时钟信号CKa及CKb之控制配线16被引绕至栅极线13(k)之附近。
如图22所示，栅极驱动器11D(k)于栅极线13(k)之断开时序，netB(k)、时钟信号CKa、CKb之电位未变动。另外，netA(k)于提高至较H电平更高之电位后，于栅极线13(k)之断开时序下降至H电平之电位，其后，电位降低至L电平。如此，因netA(k)之电位分为2阶段降低至L电平，故与一次降低至L电平之电位之情形相比，netA(k)之电位之变动引起之杂讯之影响变小。因此，如图23A及图23B所示，即便将netA(k)、分别供给时钟信号CKa及CKb之控制配线16配置于栅极线13(k)附近，配置于这些驱动电路用配线之附近之像素电极PXB亦不易受驱动电路用配线之电位变动引起之杂讯之影响。
另外，时钟信号CKA如图22所示，于栅极线13(k)之断开时序电位变动。因此，如图23A所示，将供给时钟信号CKA之控制配线16引绕至栅极线13(k)与13(k－1)之大致中间之位置，而与TFT－A连接。如此，由此使供给时钟信号CKA之控制配线16与栅极线13(k)隔开而配置，配置于该控制配线16之附近，即与该控制配线16之间产生寄生电容之位置之像素电极PXB(虚线框内)不易受该控制配线16之电位变动之影响。
如此，于本实施方式中，通过使用较时钟信号CKA、CKB占空比更小之时钟信号CKa、CKb，可使供给时钟信号CKA之控制配线16以外之驱动电路用配线之电位，于栅极线13(k)之断开时序不变动。
另一方面，例如图24所示，于对TFT－C、Q、T供给占空比相同之时钟信号CKA、CKB取代时钟信号CKa、CKb之情形，供给时钟信号CKA之控制配线16以外之驱动电路用配线亦受配置之制约。
使用图24所示之等效电路驱动栅极线13(k)之情形之时序图如图25所示。如图25所示，使用时钟信号CKA与CKB之情形，于栅极线13(k)之断开时序，时钟信号CKA、CKB、netA(k)、netB(k)之电位变动。
图26A及图26B是显示将图24所示之栅极驱动器11E(k)之各元件分散配置于1列像素之情形之配置布局之示意图。如图26A及图26B所示，netA(k)、分别供给时钟信号CKA、CKB之控制配线16之一部分配置于栅极线13(k)之附近。因此，于该情形时，配置于这些驱动电路用配线之附近之虚线框内之像素电极PXB会受到驱动电路用配线之电位变动引起之杂讯。即，仅使用时钟信号CKA与CKB之情形，与本实施方式之情形相比，受到内部配线或控制配线16之电位变动引起之杂讯之影响之像素电极PXB变多，产生亮度不均之比例变大。
<第七实施方式>
于上述之第六实施方式中，构成为通过使用时钟信号CKa、CKb取代时钟信号CKA、CKB，而于栅极线13(k)之断开时序netA(k)之电位不变动。于本实施方式中，说明于栅极线13(n)之断开时序netA(k)之电位变动之情形(参照图25)，即使将netA(k)配置于栅极线13(k)之附近，netA(k)附近之像素电极亦不易受netA(k)之电位变动之影响之构成。
图27A是放大于图26A中于栅极线13(k)之附近配置有netA(k)之像素之示意图。另外，图27B是显示以I－I线切断图27A所示之像素之剖面之示意图。
如图27A所示，于像素PIX设置有与源极线15大致平行之控制配线16a、及连接于控制配线16a且与栅极线13大致平行之控制配线16b。如图27A所示之虚线框是设置黑矩阵(BM)之区域，栅极线13(k)、像素用TFT10、控制配线16b、及netA(k)通过黑矩阵(BM)而被覆盖。此外，虽省略图示，但于各像素经由像素用TFT10之漏极端子10(D)与接点C而设置有像素电极PXB。
如图27B所示，像素用TFT10之漏极端子10(D)与控制配线16b是于形成于基板100上之栅极线13(k)及netA(k)上，介隔栅极绝缘膜110而设置。另外，虽省略图示，但控制配线16a亦与像素用TFT10之漏极端子10(D)设置于同层。控制配线16b于基板100之水平方向中，设置于netA(k)与像素用TFT10之间。控制配线16b与netA(k)之距离y较netA(k)与像素用TFT10之漏极端子10(D)之距离x更短。
另外，于本实施方式中，如图27C所示，对控制配线16a、16b供给于栅极线13(k)之断开时序t电位未变动之控制信号。由此，控制配线16b与控制配线16a成为相同电位。该控制信号是与供给至栅极驱动器11E(k)之时钟信号不同之信号，可为于每特定期间(例如1水平扫描期间)成为H电平或L电平之电位之信号，亦可为H电平或L电平之固定电位之信号。如此，通过于像素用TFT10与netA(k)之间配置控制配线16b，而通过控制配线16b减低netA(k)之电位变动引起之杂讯。
此外，于上述之例中，说明了对控制配线16a、16b供给与时钟信号不同之其他控制信号之例，但亦可供给于栅极线13(k)之断开时序电位未变动之时钟信号。另外，于上述之例中，说明于基板100之水平方向，控制配线16b配置于netA(k)与像素用TFT10之间之例，亦可配置于与netA(k)重合之位置。要点在于，只要于netA(k)与控制配线16b之间之距离y较像素用TFT10与netA(k)之间之距离x更小之位置配置有控制配线16b即可。
以上，说明了本发明之实施方式，但上述实施方式仅为用以实施本发明之例示。因此，本发明是不限定于上述实施方式，在未脱离其主旨之范围内亦可使上述实施方式适当变化或组合而实施。以下，对本发明之变形例进行说明。
<变形例>
(1)于上述之第一实施方式至第七实施方式，于栅极线13之延伸方向相邻之像素的像素用TFT10与像素用TFT10之间，设置于栅极线13之断开时序电位变动之驱动电路用配线之情形，亦可以下述方式配置该驱动电路用配线。即，例如图28所示，将于栅极线13之断开时序电位变动之控制配线16设置于与相邻之2个像素用TFT10之距离大致相等之位置。控制配线16因与源极线15形成于同层，故一像素用TFT10之源极端子10(S)与另一像素用TFT10之漏极端子10(D)之间容易产生寄生电容。因此，通过此种构成，可减低产生于控制配线16与相邻之2个像素用TFT10之间之寄生电容。
(2)于上述之第一实施方式至第七实施方式，说明了与彩色滤光片之R、G、B之各色对应之各像素于栅极线13之延伸方向按R、G、B之顺序排列之例，但亦可如图29A所示，与R、G、B之各色对应之像素Pr、Pg、Pb于源极线15之延伸方向排列。该情形之栅极线13需要上述实施方式之栅极线之3倍之条数，但源极线亦可为上述实施方式之源极线之1/3之条数。
于图29A中，例如，对构成栅极驱动器之一个TFT之漏极端子，输入如图29B所示，于栅极线13(i)之断开时序t1电位变动之控制信号CK。如图29A所示，若使于将供给控制信号CK之控制配线16于配置TFT之列与栅极线13大致平行而引绕的控制配线161连接于TFT，则于虚线框R所示之像素用TFT10与控制配线161之间产生寄生电容。因此，连接于以虚线框R显示之像素用TFT10之像素电极(省略图示)受到控制信号CK之电位变动引起之杂讯之影响。
于本变形例中，如图29C所示，将控制配线16于栅极线13(i+1)与13(i)之间之列引绕使控制配线162与TFT连接。此外，如图29B所示，于栅极线13(i+1)之断开时序t2控制配线162之电位未变动。因此，与配置于控制配线162附近之像素用TFT10连接之像素电极(省略图示)未受控制配线162之电位变动引起之杂讯之影响。
本发明可利用于液晶显示器等之显示装置。

Claims (7)

1.一种有源矩阵基板，其包含具有由多条栅极线与多个源极线形成阵列状之多个像素的像素区域，且于各像素中，包含连接于该像素的一条栅极线与一条源极线的像素用开关元件及连接于该像素用开关元件之像素电极，其特征在于，包含：
驱动电路，其配置于所述像素区域，根据被供给的控制信号，将对应的一条栅极线切换成选择或非选择状态；及
多条控制配线，其配置于所述像素区域，与所述驱动电路连接，对所述驱动电路供给所述控制信号，
所述驱动电路包含多个开关元件与内部配线，
与所述驱动电路连接的所述多条控制配线、及该驱动电路中的所述内部配线中配置于所述像素用开关元件附近的至少一部分的第一配线，在与该像素用开关元件连接的所述栅极线成为非选择状态的时序时，电位未变动。
2.根据权利要求1所述的有源矩阵基板，其特征在于，所述多条控制配线分别被供给于特定期间用以将所述栅极线切换成选择状态的彼此相位不同的控制信号，所述控制信号的电位变动为第一电压电平或较所述第一电压电平更低的第二电压电平，
所述第一配线，在所述栅极线成为非选择状态的时序时，被供给电位未变动的控制信号。
3.根据权利要求1或2所述的有源矩阵基板，其特征在于，与所述驱动电路连接的所述多条控制配线、及该驱动电路的所述内部配线中除所述第一配线外的其他配线，在与该驱动电路对应的一条栅极线成为非选择状态的时序时，电位变动；
所述第一配线配置于连接于该一条栅极线的像素用开关元件附近；
所述其他配线中的至少一部分的第二配线配置于与配置有所述第一配线的像素相邻的列的像素。
4.根据权利要求1或2所述的有源矩阵基板，其特征在于，与所述驱动电路连接的所述多条控制配线、及该驱动电路中的所述内部配线中除所述第一配线外的其他配线，在与该驱动电路对应的一条栅极线成为非选择状态的时序时，电位变动；
所述其他配线中的至少一部分的第二配线于连接于所述一条栅极线的一个像素用开关元件及与该像素用开关元件在栅极线的延伸方向上相邻的像素用开关元件之间的大致中间的位置，与所述源极线大致平行而配置。
5.根据权利要求1至3中任一项所述的有源矩阵基板，其特征在于，与所述驱动电路连接的所述多条控制配线、及所述内部配线中除所述第一配线外的其他配线，在与该驱动电路对应的一条栅极线成为非选择状态的时序时，电位变动；
所述其他配线中的至少一部分的第二配线于所述一条栅极线的附近与所述栅极线大致平行而配置；
至少一条所述第一配线于所述一条栅极线与所述一条第二配线之间或与所述一条第二配线重合之位置，与所述栅极线大致平行而配置；
所述一条第二配线与所述一条第一配线的距离短于连接于所述一条栅极线的所述像素用开关元件与所述一条第一配线之间的距离。
6.根据权利要求1至4中任一项所述的有源矩阵基板，其特征在于，所述像素与红(R)、绿(G)、蓝(B)的任一色对应；
与红(R)对应之像素、与绿(G)对应之像素、与蓝(B)对应之像素沿所述源极线排列。
7.一种显示装置，其包含：
权利要求1至6中任一项所述的有源矩阵基板；
具有彩色滤光片的对向基板；及
夹于所述有源矩阵基板与所述对向基板之间的液晶层。
CN201580063190.4A 2014-11-21 2015-11-19 有源矩阵基板及包含其之显示装置 Active CN107077821B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014236845 2014-11-21
JP2014-236845 2014-11-21
PCT/JP2015/082594 WO2016080500A1 (ja) 2014-11-21 2015-11-19 アクティブマトリクス基板、及びそれを備えた表示装置

Publications (2)

Publication Number Publication Date
CN107077821A true CN107077821A (zh) 2017-08-18
CN107077821B CN107077821B (zh) 2020-04-14

Family

ID=56014032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580063190.4A Active CN107077821B (zh) 2014-11-21 2015-11-19 有源矩阵基板及包含其之显示装置

Country Status (5)

Country Link
US (1) US10410594B2 (zh)
JP (1) JP6767873B2 (zh)
CN (1) CN107077821B (zh)
TW (1) TW201631568A (zh)
WO (1) WO2016080500A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023155164A1 (zh) * 2022-02-18 2023-08-24 京东方科技集团股份有限公司 一种显示装置及其驱动方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720116B2 (en) * 2017-03-30 2020-07-21 Sharp Kabushiki Kaisha Active matrix substrate and display device including the same
WO2018181445A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
CN115631710A (zh) * 2021-07-16 2023-01-20 群创光电股份有限公司 显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0184406U (zh) * 1987-11-27 1989-06-05
CN1439160A (zh) * 2000-05-01 2003-08-27 莫塞德技术公司 匹配线读出电路及方法
CN1591103A (zh) * 2003-08-26 2005-03-09 精工爱普生株式会社 液晶显示装置的驱动法、液晶显示装置及便携式电子机器
CN1291365C (zh) * 2002-02-13 2006-12-20 夏普株式会社 有源矩阵基板、其制造方法及图像显示装置
CN101361109A (zh) * 2006-02-06 2009-02-04 夏普株式会社 显示装置、有源矩阵基板、液晶显示装置、电视接收机
CN101401030A (zh) * 2006-03-15 2009-04-01 夏普株式会社 有源矩阵基板、显示装置、电视接收机
CN102906636A (zh) * 2010-07-09 2013-01-30 夏普株式会社 液晶显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11184406A (ja) 1997-12-24 1999-07-09 Sony Corp 液晶ディスプレイ装置
US6528950B2 (en) * 2000-04-06 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method
EP3564742B1 (en) * 2012-10-30 2022-02-23 Sharp Kabushiki Kaisha Active-matrix substrate and display panel including the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0184406U (zh) * 1987-11-27 1989-06-05
CN1439160A (zh) * 2000-05-01 2003-08-27 莫塞德技术公司 匹配线读出电路及方法
CN1291365C (zh) * 2002-02-13 2006-12-20 夏普株式会社 有源矩阵基板、其制造方法及图像显示装置
CN1591103A (zh) * 2003-08-26 2005-03-09 精工爱普生株式会社 液晶显示装置的驱动法、液晶显示装置及便携式电子机器
CN101361109A (zh) * 2006-02-06 2009-02-04 夏普株式会社 显示装置、有源矩阵基板、液晶显示装置、电视接收机
CN101401030A (zh) * 2006-03-15 2009-04-01 夏普株式会社 有源矩阵基板、显示装置、电视接收机
CN101401030B (zh) * 2006-03-15 2011-01-12 夏普株式会社 有源矩阵基板、显示装置、电视接收机
CN102906636A (zh) * 2010-07-09 2013-01-30 夏普株式会社 液晶显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023155164A1 (zh) * 2022-02-18 2023-08-24 京东方科技集团股份有限公司 一种显示装置及其驱动方法

Also Published As

Publication number Publication date
US10410594B2 (en) 2019-09-10
CN107077821B (zh) 2020-04-14
WO2016080500A1 (ja) 2016-05-26
JP6767873B2 (ja) 2020-10-14
TW201631568A (zh) 2016-09-01
JPWO2016080500A1 (ja) 2017-08-31
US20170337887A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
CN107077035A (zh) 有源矩阵基板及显示面板
CN100495517C (zh) 液晶显示装置的驱动方法、液晶显示装置以及电子设备
CN107731153A (zh) 异形显示面板和异形显示装置
CN102903323B (zh) 移位寄存器单元、栅极驱动电路及显示器件
CN103065592B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路与显示器件
CN107346650A (zh) 显示面板、显示装置和扫描驱动方法
US10121429B2 (en) Active matrix substrate, display panel, and display device including the same
CN107077821A (zh) 有源矩阵基板及包含其之显示装置
CN107003581A (zh) 有源矩阵基板及显示面板
CN105489180A (zh) Goa电路
CN106601204B (zh) 阵列基板及其驱动方法、显示装置
CN103680447B (zh) 液晶显示设备及其像素驱动方法
CN104658466A (zh) 一种goa电路及其驱动方法、显示面板及显示装置
CN102269905A (zh) 液晶面板
CN106233368B (zh) 显示装置
CN103034007B (zh) 显示器及其驱动方法、显示装置
CN103426415B (zh) 一种液晶显示面板的驱动电路及波形驱动方法
CN109389953A (zh) 扫描驱动电路及其驱动方法、显示装置
CN107077036A (zh) 有源矩阵基板及显示面板
CN107408363A (zh) 有源矩阵基板和具备该有源矩阵基板的显示装置
CN105225652A (zh) 一种显示装置的驱动方法、装置及显示装置
CN101523474A (zh) 显示装置
CN105319786A (zh) 具有低切换频率的数据线驱动极性的阵列基板
CN108550342A (zh) 数据驱动电路及其驱动方法、阵列基板和显示面板
CN106463178A (zh) 移位寄存器电路和具备其的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant