CN107039438B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107039438B
CN107039438B CN201610827502.0A CN201610827502A CN107039438B CN 107039438 B CN107039438 B CN 107039438B CN 201610827502 A CN201610827502 A CN 201610827502A CN 107039438 B CN107039438 B CN 107039438B
Authority
CN
China
Prior art keywords
region
trench
diode
inter
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610827502.0A
Other languages
English (en)
Other versions
CN107039438A (zh
Inventor
岩崎真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN107039438A publication Critical patent/CN107039438A/zh
Application granted granted Critical
Publication of CN107039438B publication Critical patent/CN107039438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其课题为，在具有IGBT与二极管的半导体装置中，提供一种在不使边界部的IGBT的稳态损耗增大的条件下抑制边界部的寄生二极管的反向恢复损耗的技术。在具备IGBT与二极管的半导体装置中，位于与漂移区的中间深度相比靠上表面侧的漂移区内的上表面侧寿命控制区被形成在二极管范围内而未被形成在IGBT范围内。与二极管范围内的第二沟槽间半导体区邻接的IGBT范围内的第一沟槽间半导体区具有被配置在体区与漂移区之间的n型的势垒区、和从与上部电极相接的位置起至与势垒区相接的位置为止而延伸的n型的柱区。二极管范围内的各个第二沟槽间半导体区未具有柱区。

Description

半导体装置
技术领域
本说明书所公开的技术涉及一种具有IGBT(Insulated Gate BipolarTransistor：绝缘栅双极性晶体管)与二极管的半导体装置。
背景技术
专利文献1中公开了具有IGBT与二极管的半导体装置。在该半导体装置中，在半导体基板的表面上配置有多个沟槽。在IGBT范围内的沟槽内配置有与半导体基板绝缘的栅电极。在二极管范围内的沟槽内配置有与半导体基板绝缘的虚设电极。半导体基板具备多个被两个沟槽夹着的沟槽间半导体区。在IGBT范围内的沟槽间半导体区配置有n型的发射区与p型的体区。在二极管范围内的沟槽间半导体区内配置有p型的阳极区。此外，在体区及阳极区的下侧配置有n型的漂移区。在漂移区的下侧配置有p型的集电区和n型的阴极区。集电区被配置在IGBT范围内。阴极区被配置在二极管范围内。在IGBT范围内由发射区、体区、漂移区、集电区以及栅电极等而形成了IGBT。在二极管范围内由阳极区、漂移区以及阴极区等而形成了二极管。此外，在该半导体装置中，在漂移区内配置有寿命控制区(晶体缺陷区)。寿命控制区为与周围的漂移区相比晶体缺陷密度较高的区域。寿命控制区被配置在二极管范围内、与二极管范围接近的位置的IGBT范围内。即，以从二极管范围向IGBT范围突出的方式而形成了寿命控制区。此外，寿命控制区被配置在与漂移区的中间深度(在半导体基板的厚度方向上的漂移区的中央的位置)相比靠上侧处。当在二极管范围内与中间深度相比靠上侧的漂移区内形成有寿命控制区时，在二极管进行反向恢复动作时漂移区的载流子在寿命控制区有效地再结合。由此，抑制了二极管的反向恢复损耗。此外，在IGBT范围与二极管范围的边界部处且在从IGBT范围内的体区经由漂移区到达阴极区的路径上形成有寄生二极管。在二极管范围内的二极管进行动作时，边界部的寄生二极管也动作。在该半导体装置中，在边界部的寄生二极管进行反向恢复动作时，通过从二极管范围向IGBT范围突出的部分的寿命控制区而抑制了反向恢复损耗。如此，在该半导体装置中，反向恢复损耗不仅在二极管范围内的二极管中而且在边界部的寄生二极管中也被抑制。
在先技术文献
专利文献
专利文献1：日本特开2015-118991号公报
发明内容
发明所要解决的课题
如上所述，在专利文献1的半导体装置中，以从二极管范围向IGBT范围突出的方式而形成有寿命控制区。即，在IGBT范围内局部地形成有寿命控制区。当IGBT范围内形成有寿命控制区时，IGBT的导通电压上升而容易在IGBT中发生稳态损耗。在IGBT范围内的寿命控制区存在于与漂移区的中间深度相比靠下侧(集电区侧)的情况下，IGBT的导通电压上升而抑制了IGBT的开关损耗，因此开关速度较快时对IGBT较为有利。另一方面，当IGBT范围内的寿命控制区存在于与漂移区的中间深度相比靠上侧(体区侧)的情况下，对于IGBT的特性的改善的帮助较小，此外还会使IGBT的导通电压上升。因此，在如专利文献1那样，在与漂移区的中间深度相比靠上侧的范围内以从二极管范围向IGBT范围突出的方式而形成有寿命控制区时，会以相对于IGBT的特性不利的方式进行工作。因此，在本说明书中提供了一种在具有IGBT与二极管的半导体装置中对IGBT的特性的降低进行抑制并且对二极管范围内的二极管与边界部的寄生二极管的反向恢复损耗进行抑制的技术。
用于解决课题的方法
本说明书所公开的半导体装置具备IGBT与二极管。该半导体装置具有半导体基板、对所述半导体基板的上表面进行覆盖的上部电极、对所述半导体基板的下表面进行覆盖的下部电极。所述半导体基板具有体区、漂移区、阴极区、集电区。所述体区为与所述上部电极相接的p型的区域。所述漂移区为被配置在所述体区的下侧的n型的区域。所述阴极区为被配置在所述漂移区的下侧的一部分范围内且与所述下部电极相接，并且为与所述漂移区相比n型杂质浓度较高的n型的区域。所述集电区为被配置在所述漂移区的下侧的一部分范围内且在与所述阴极区邻接的位置处与所述下部电极相接的p型的区域。在所述半导体基板的所述上表面上配置有多个贯穿所述体区而到达所述漂移区的沟槽。在各个所述沟槽内配置有通过绝缘膜而与所述半导体基板以及所述上部电极绝缘的沟槽电极。所述半导体基板具有多个被两个所述沟槽夹着的沟槽间半导体区。多个所述沟槽间半导体区具有相互邻接的多个第一沟槽间半导体区和相互邻接的多个第二沟槽间半导体区。各个所述第一沟槽间半导体区具有与所述上部电极和所述绝缘膜相接并且通过所述体区而与所述漂移区分离的n型的发射区。各个所述第二沟槽间半导体区不具有所述发射区。在俯视观察所述半导体基板时多个所述第一沟槽间半导体区所处的范围为IGBT范围，并且在俯视观察所述半导体基板时多个所述第二沟槽间半导体区所处的范围为二极管范围。所述集电区的至少一部分被配置在所述IGBT范围内。所述阴极区的至少一部分被配置在所述二极管范围内。所述阴极区与所述集电区的边界位于边界沟槽和与所述边界沟槽邻接的沟槽间半导体区的正下方的范围内，其中，所述边界沟槽位于所述IGBT范围与所述二极管范围的边界处。在与所述漂移区的中间深度相比靠上表面侧的漂移区内沿着所述半导体基板的平面方向延伸、并且与该周围的所述漂移区相比晶体缺陷密度较高的上表面侧寿命控制区，被形成在所述二极管范围内且未被形成在所述IGBT范围内。作为与所述第二沟槽间半导体区邻接的所述第一沟槽间半导体区的边界部第一沟槽间半导体区还具有：被配置在所述体区与所述漂移区之间并且与所述漂移区相比n型杂质浓度较高的n型的势垒区、和从与所述上部电极相接的位置起延伸至与所述势垒区相接的位置为止的n型的柱区。各个所述第二沟槽间半导体区不具有所述柱区。
另外，在上述的体区中的二极管范围内的体区为，作为二极管的阳极而发挥功能的区域。此外，阴极区还可以从二极管范围向IGBT范围突出，只要上述的集电区至少部分地被配置在IGBT范围内即可。此外，集电区还可以从IGBT范围向二极管范围突出，只要上述的阴极区至少部分地被配置在二极管范围内即可。
在该半导体装置中，在IGBT范围内由发射区、体区、漂移区、集电区以及沟槽电极等构成IGBT。此外，在二极管范围内，由体区(阳极区)、漂移区以及阴极区等构成二极管。由于在二极管范围内的漂移区内形成有上表面侧寿命控制区，因此抑制了二极管范围内的二极管的反向恢复损耗。此外，由于在IGBT范围内未形成上表面侧寿命控制区，因此不会发生由上表面侧寿命控制区而造成的IGBT的稳态损耗的增大。此外，由边界部第一沟槽间半导体区内的体区、漂移区、阴极区而形成了边界部的寄生二极管。在该半导体装置中，通过边界部第一沟槽间半导体区所具有的势垒区与柱区，从而使边界部的寄生二极管的反向恢复损耗被抑制。以下，对边界部的寄生二极管的动作进行说明。当使上部电极的电位上升时，电子开始从下部电极起经由阴极区、漂移区、势垒区以及柱区而向上部电极流动。即，电子在上部电极的电位并没有完全上升的阶段进行流动。由于势垒区经由柱区而与上部电极连接，因此在该阶段中势垒区与上部电极之间的电位差较小。因此，在势垒区与体区的界面的pn结上难以产生电位差，在该阶段中，该pn结不会导通。当使上部电极的电位进一步上升时，由上述的电子形成的电流会增加，且势垒区与上部电极之间的电位差会变大。当该电位差达到预定的电位差时，势垒区与体区的界面的pn结导通，从而空穴从上部电极起经由体区、势垒区而流入漂移区。如此，在该寄生二极管中，在势垒区与体区的界面的pn结导通之前，电子经由势垒区与柱区而流动。因此，pn结导通的时刻会延迟，从而抑制了空穴流入漂移区的情况。因此，在该寄生二极管进行反向恢复动作时从漂移区被排出到上部电极的空穴变少。因此，在该二极管中抑制了反向恢复损耗。如上文所说明的那样，在该半导体装置中，能够抑制IGBT的稳态损耗，并且能够抑制二极管范围内的二极管的反向恢复损耗、和边界部的寄生二极管的反向恢复损耗。
附图说明
图1为包含边界部沟槽间半导体区62a的柱区39在内的截面的实施方式的半导体装置10的纵剖视图。
图2为包含边界部沟槽间半导体区62a的体接触区25a在内的截面的实施方式的半导体装置10的纵剖视图。
图3为实施方式的半导体装置10的截面立体图(省略了上部电极14与层间绝缘膜的图)。
图4为第一改变例的对应于半导体装置的图1的纵剖视图。
图5为第二改变例的对应于半导体装置的图1的纵剖视图。
图6为第三改变例的对应于半导体装置的图1的纵剖视图。
图7为第四改变例的对应于半导体装置的图1的纵剖视图。
图8为第五改变例的对应于半导体装置的图1的纵剖视图。
图9为第六改变例的对应于半导体装置的图1的纵剖视图。
具体实施方式
图1～3所示的实施方式的半导体装置10具有半导体基板12、上部电极14、下部电极16。半导体基板12为硅制的基板。上部电极14对半导体基板12的上表面12a进行覆盖。下部电极16对半导体基板12的下表面12b进行覆盖。另外，在以下的说明中，将半导体基板12的厚度方向称为z方向，将与半导体基板12的上表面12a平行的一个方向(与z方向正交的一个方向)称为x方向，与z方向以及x方向正交的方向称为y方向。
半导体基板12具有形成有纵型的IGBT的IGBT范围20、形成有纵型的二极管的二极管范围40。IGBT范围20与二极管范围40相互邻接。
半导体基板12内形成有体区24。体区24为被形成在半导体基板12的上表面12a附近的p型区域。体区24以跨及IGBT范围20与二极管范围40的方式被配置。另外，二极管范围40内的体区24为作为二极管的阳极而发挥功能的区域。因此，在以下将二极管范围40内的体区24称为阳极区24b。此外，在以下将IGBT范围20内的体区24称为IGBT体区24a。
IGBT体区24a具有体接触区25a、低浓度体区25b。体接触区25a具有较高的p型杂质浓度。体接触区25a被形成于在半导体基板12的上表面12a上露出的范围内，并且与上部电极14欧姆连接。低浓度体区25b具有与体接触区25a相比而较低的p型杂质浓度。低浓度体区25b被形成于体接触区25a的下侧。
阳极区24b具有阳极接触区26a与低浓度阳极区26b。阳极接触区26a具有较高的p型杂质浓度。阳极接触区26a被形成于在半导体基板12的上表面12a上露出的范围内，并且与上部电极14欧姆连接。低浓度阳极区26b具有与阳极接触区26a相比而较低的p型杂质浓度。低浓度阳极区26b被形成在阳极接触区26a的下侧与侧方。
在半导体基板12的上表面12a上形成有相互平行地延伸的多个沟槽60。如图3所示，各个沟槽60在上表面12a上且在y方向上较长地延伸。各个沟槽60在z方向上以从上表面12a起贯穿体区24的方式延伸。在以下将被两个沟槽60夹着的范围的半导体区域称为沟槽间半导体区62。沟槽60之一沿着IGBT范围20与二极管范围40的边界延伸。在IGBT范围20内配置有多个沟槽60，并且在二极管范围40内配置有多个沟槽60。因此，在IGBT范围20与二极管范围40内分别包含有多个沟槽间半导体区62。
IGBT范围20内的各个沟槽60的内表面被栅绝缘膜32覆盖。在IGBT范围20内的各个沟槽60内配置有栅电极34。各个栅电极34通过栅绝缘膜32而与半导体基板12绝缘。各个栅电极34的上表面被层间绝缘膜36覆盖。各个栅电极34通过层间绝缘膜36而与上部电极14绝缘。各个栅电极34通过未图示的栅极配线而被相互连接。
二极管范围40内的各个沟槽60的内表面被绝缘膜46覆盖。在二极管范围40内的各个沟槽60内配置有虚设电极48。各个虚设电极48通过绝缘膜46而与半导体基板12绝缘。各个虚设电极48的上表面被层间绝缘膜50覆盖。各个虚设电极48通过层间绝缘膜50而与上部电极14绝缘。各个虚设电极48通过未图示的配线而被相互连接。此外，虚设电极48与栅电极34绝缘。因此，虚设电极48的电位独立于栅电极34的电位。
如上所述，由于各个沟槽60贯穿体区24，因此各个沟槽间半导体区62包含体区24。更详细而言，IGBT范围20内的沟槽间半导体区62包含IGBT体区24a。此外，二极管范围40内的沟槽间半导体区62包含阳极区24b。
IGBT范围20内的各个沟槽间半导体区62还具有发射区22。发射区22为高浓度地含有n型杂质的n型区域。发射区22被形成于在半导体基板12的上表面12a上露出的范围内，并且与上部电极14欧姆连接。发射区22被形成在与栅绝缘膜32相接的位置处。如图3所示，发射区22沿着沟槽60而在y方向上较长地延伸。在两个发射区22之间的位置处配置有体接触区25a。此外，在发射区22的下侧的位置处，低浓度体区25b与栅绝缘膜32相接。在IGBT范围20内的全部的沟槽间半导体区62内形成有发射区22。在二极管范围40内的沟槽间半导体区62内未形成有发射区22。换言之，多个具有发射区22的沟槽间半导体区62邻接地形成的范围为IGBT范围20，多个未具有发射区22的沟槽间半导体区62邻接地形成的范围为二极管范围40。
在以下将被配置在IGBT范围20内最接近于二极管范围40的位置处的沟槽间半导体区62称为边界部沟槽间半导体区62a。边界部沟槽间半导体区62a还具有势垒区38与多个柱区39。
势垒区38为n型区域，并且被形成在低浓度体区25b的z方向上的中央部。势垒区38在边界部沟槽间半导体区62a内且在x方向与y方向上延伸，并且与边界部沟槽间半导体区62a的两侧的栅绝缘膜32相接。势垒区38将边界部沟槽间半导体区62a内的低浓度体区25b分离成上侧低浓度体区25c与下侧低浓度体区25d。下侧低浓度体区25d内的p型杂质浓度稍稍低于上侧低浓度体区25c内的p型杂质浓度。势垒区38的n型杂质浓度与发射区22相比而较低。
如图3所示，在边界部沟槽间半导体区62a的表层部中且在被两个发射区22夹着的范围内，体接触区25a与柱区39沿着y方向交替地重复配置。各个柱区39为与发射区22相比n型杂质浓度较低的n型区域。各个柱区39在半导体基板12的上表面12a上露出。各个柱区39与上部电极14肖特基连接。如图1所示，各个柱区39从上表面12a上露出的位置起向下侧延伸，并且贯穿上侧低浓度体区25c而到达至势垒区38。各个柱区39与势垒区38相接。
半导体基板12还具有漂移区27、缓冲区28、集电区30以及阴极区44。
漂移区27为n型区域，并且被形成于体区24的下侧。漂移区27以跨及IGBT范围20与二极管范围40的方式而延伸。漂移区27从下侧与体区24相接。更详细而言，漂移区27从下侧而与IGBT范围20内的低浓度体区25b相接，并且从下侧而与二极管范围40内的低浓度体区25b相接。在边界部沟槽间半导体区62a中，漂移区27从下侧而与下侧低浓度体区25d相接。在IGBT范围20内，漂移区27通过IGBT体区24a而与发射区22分离。如上所述，由于各个沟槽60贯穿体区24，因此各个沟槽60的下端到达漂移区27。漂移区27在各个沟槽60的下端附近与栅绝缘膜32以及绝缘膜46相接。漂移区27的n型杂质浓度与势垒区38相比而较低。
缓冲区28为n型区域，并且被形成于漂移区27的下侧。缓冲区28从下侧与漂移区27相接。缓冲区28以跨及IGBT范围20与二极管范围40的方式而延伸。缓冲区28的n型杂质浓度与漂移区27相比而较高。
集电区30为p型区域，并且被配置在缓冲区28的下侧(即，漂移区27的下侧)的一部分范围内。集电区30被配置在IGBT范围20内。集电区30从下侧与缓冲区28相接。集电区30被形成于在半导体基板12的下表面12b上露出的范围内。集电区30与下部电极16欧姆连接。集电区30通过漂移区27以及缓冲区28而与体区24分离。
阴极区44为与缓冲区28相比n型杂质浓度较高的n型区域。阴极区44被配置在缓冲区28的下侧(即，漂移区27的下侧)的一部分范围内。阴极区44被配置在二极管范围40内。阴极区44从下侧与缓冲区28相接。阴极区44与集电区30邻接。阴极区44被形成于在半导体基板12的下表面12b上露出的范围内。阴极区44与下部电极16欧姆连接。阴极区44与集电区30的边界82位于IGBT范围20与二极管范围40的边界部的沟槽60a的正下方的范围内(从沟槽60a起在z方向上进行移动的范围内)。
漂移区27内形成有寿命控制区52。寿命控制区52的晶体缺陷密度与该外侧的漂移区27的晶体缺陷浓度相比而较高。寿命控制区52内的晶体缺陷通过相对于半导体基板12注入氦离子等电荷粒子而被形成。以如此方式被形成的晶体缺陷作为载流子的再结合中心而工作。因此，在寿命控制区52内与寿命控制区52的外侧的漂移区27内相比，载流子寿命较短。寿命控制区52被配置在与漂移区27的中间深度DI(即，漂移区27的厚度方向(z方向)上的中央部)相比靠上表面12a侧的漂移区27内。当将寿命控制区52配置在与漂移区27的中间深度DI相比靠上表面12a侧时，能够在二极管进行反向恢复动作时使电子与空穴有效地再结合。寿命控制区52被形成在半导体基板12的横向(x方向以及y方向)上且被形成在二极管范围40的整个区域内。此外，寿命控制区52未形成在IGBT范围20内。
在IGBT范围20内由发射区22、IGBT体区24a、漂移区27、缓冲区28、集电区30、栅电极34以及栅绝缘膜32等而构成了IGBT。在二极管范围40内由阳极区24b、漂移区27、缓冲区28以及阴极区44等而构成了二极管。虚设电极48防止了二极管范围40内的电场集中。
对于在下部电极16上被施加有与上部电极14相比而较高的电位的状态下的IGBT的动作进行说明。当使栅电极34的电位上升至阈值以上时，在栅绝缘膜32附近的低浓度体区25b内形成有沟道(反转层)。如此，电子从上部电极14起经由发射区22、沟道、漂移区27、缓冲区28以及集电区30而向下部电极16流动。同时，空穴从下部电极16起经由集电区30、缓冲区28、漂移区27、低浓度体区25b以及体接触区25a而向上部电极14流动。即，IGBT导通而使电流流动。当使栅电极34的电位降低至小于阈值时沟道消失，从而IGBT断开。由于在半导体装置10中IGBT范围20内的漂移区27未形成有寿命控制区52，因此IGBT导通时的漂移区27的电阻较低。因此，在半导体装置10中，IGBT的导通电压较低，并且在IGBT导通时所产生的稳态损耗较小。
另外，在边界部沟槽间半导体区62a中，存在发生后文所说明的IGBT的两步式导通的情况。如果考虑到使栅电极34的电位缓缓上升的情况，则在栅电极34的电位到达预定电位时，在p型杂质浓度较低的下侧低浓度体区25d内首先形成了沟道。在该阶段中，在上侧低浓度体区25c内未形成沟道。如此，如图1的箭头70所示，电子从上部电极14起经由柱区39、势垒区38、下侧低浓度体区25d的沟道、漂移区27、缓冲区28以及集电区30而向下部电极16流动。因此，在该阶段中，电流开始流过边界部沟槽间半导体区62a。之后，当使栅电极34的电位进一步上升时，在上侧低浓度体区25c内也形成沟道，从而IGBT完全导通。在该阶段中，流过边界部沟槽间半导体区62a的电流增加。如此，在边界部沟槽间半导体区62a中发生两步式导通，即，在下侧低浓度体区25d内形成了沟道的阶段中电流开始流动，在上侧低浓度体区25c内形成了沟道的阶段中发生了电流急速增加。虽然两步式导通在IGBT的实际使用上不成问题，但在IGBT的检查工序中会存在被误判为两步式导通特性不良的情况。在半导体装置10中，柱区39以及势垒区38仅被形成在边界部沟槽间半导体区62a内而未被形成在其他的沟槽间半导体区62内。因此，作为半导体装置10整体的IGBT的特性而使对两步式导通的影响最小化，从而不会产生上述的误判的问题。
接着，对二极管的动作进行说明。当向上部电极14施加与下部电极16相比而较高的电位时，二极管范围40内的二极管导通。即，空穴从上部电极14起经由阳极区24b而流入漂移区27。同时，电子从下部电极16起经由阴极区44与缓冲区28而流入漂移区27。由此，通过电导率调制现象而使漂移区27低电阻化，并且空穴与电子以低损耗的方式在漂移区27内流动。漂移区27内的空穴经由缓冲区28与阴极区44而向下部电极16流动。漂移区27内的电子经由阳极区24b而向上部电极14流动。之后，当将上部电极14的电位切换为与下部电极16的电位相比而较低的电位时，二极管执行反向恢复动作。即，存在于漂移区27内的空穴经由阳极区24b而向上部电极14被排出。因此，反向电流(所谓的反向恢复电流)瞬间流过二极管。由此而流过有反向恢复电流，因此在二极管中会发生损耗(所谓的反向恢复损耗)。但是，在半导体装置10中，在二极管进行反向恢复动作时，通过寿命控制区52而使漂移区27内的空穴与电子的再结合被促进。因此，在进行反向恢复动作时向上部电极14被排出的空穴较少。由此，抑制了反向恢复电流，并且抑制了反向恢复损耗。
此外，在IGBT范围20与二极管范围40的边界部处且在图2的箭头72所示的路径处构成寄生二极管。该寄生二极管由边界部沟槽间半导体区62a内的体接触区25a、上侧低浓度体区25c、势垒区38、下侧低浓度体区25d、漂移区27、缓冲区28以及阴极区44构成。在上侧低浓度体区25c与势垒区38的界面上形成有pn结。虽然下侧低浓度体区25d为p型区域但其该p型杂质浓度较低，因此电子以及空穴能够以低损耗的方式通过下侧低浓度体区25d。因此，箭头72所示的路径的寄生二极管可以视作上侧低浓度体区25c与势垒区38的界面处具有pn结的二极管。当二极管范围40内的二极管导通时寄生二极管也导通，当二极管范围40内的二极管进行反向恢复动作时寄生二极管也进行反向恢复动作。如箭头72所示，在寄生二极管的电流路径上未形成有寿命控制区52。因此，在寄生二极管的反向恢复动作中，无法获得由寿命控制区52实现的反向恢复损耗的抑制效果。但是，在寄生二极管中，能够获得由势垒区38与柱区39实现的反向恢复损耗的抑制效果。以下，对寄生二极管的动作详细地进行说明。
当使二极管范围40内的二极管导通时上部电极14的电位缓缓地上升时，电子开始从下部电极16起经由阴极区44、缓冲区28、漂移区27、下侧低浓度体区25d、势垒区38以及柱区39而向上部电极14流动。即，在上部电极14的电位无法上升的阶段中，电子经由势垒区38与柱区39而流动。由于势垒区38经由柱区39而与上部电极14连接，因此在该阶段中势垒区38与上部电极14之间的电位差较小。因此，在势垒区38与上侧低浓度体区25c的界面的pn结处难以产生电位差，并且在该阶段中该pn结不会导通。当使上部电极14的电位进一步上升时，由上述的电子而形成的电流会增加，并且势垒区38与上部电极14之间的电位差变大。当该电位差达到预定的电位差时，势垒区38与上侧低浓度体区25c的界面的pn结将导通。即，空穴从上部电极14起经由上侧低浓度体区25c、势垒区38、下侧低浓度体区25d而流入漂移区27。由此，流过寄生二极管的电流会增大。如此，在该寄生二极管中，在势垒区38与上侧低浓度体区25c的界面的pn结导通之前，电子经由势垒区38与柱区39流动。因此，pn结导通的时刻推迟，并且抑制了空穴流入漂移区27的情况。因此，在该寄生二极管进行反向恢复动作时，从漂移区27向上部电极14被排出的空穴较少。因此，在该寄生二极管中抑制了反向恢复损耗。
如上文所说明的那样，虽然在寄生二极管的电流路径上未配置有寿命控制区52，但在寄生二极管进行反向恢复动作中，通过势垒区38与柱区39而抑制了反向恢复损耗。因此，在作为IGBT以及寄生二极管而动作的边界部沟槽间半导体区62a中，通过势垒区38与柱区39而抑制了寄生二极管的反向恢复损耗，并且因不存在寿命控制区52而抑制了IGBT的稳态损耗。在作为半导体装置10整体而进行观察的情况下，在二极管范围40内的二极管中通过寿命控制区52而抑制了反向恢复损耗，并且在寄生二极管中通过势垒区38与柱区39而抑制了反向恢复损耗。因此，在该半导体装置10中，二极管的反向恢复损耗较小。此外，由于在IGBT范围20内的漂移区27内未形成寿命控制区52，因此在该半导体装置10中IGBT的稳态损耗较小。如此，在半导体装置10中，能够对IGBT的稳态损耗进行抑制并且能够对二极管范围40内的二极管的反向恢复损耗与边界部的寄生二极管的反向恢复损耗进行抑制。
此外，在该半导体装置10中，在二极管范围40内的各个沟槽间半导体区62内未形成势垒区38与柱区39。即使在二极管范围40内的各个沟槽间半导体区62内形成有势垒区38与柱区39，也能够作为二极管而动作。但是，当形成势垒区38与柱区39时，二极管范围40内的二极管的特性的调节较困难，并且当半导体装置10批量生产时二极管特性的差异变大。如本实施方式的半导体装置10那样，通过在二极管范围40内未形成势垒区38与柱区39，从而能够在批量生产时抑制二极管特性的差异。即，为了减少二极管范围40内的二极管的反向恢复损耗，而通过不采用势垒区38与柱区39而是采用寿命控制区52来能够实现二极管范围40内的二极管的特性的稳定，并且能够实现二极管的反向恢复损耗的减少。
另外，在上述的实施方式中，仅在边界部沟槽间半导体区62a内形成了势垒区38与柱区39。但是，当IGBT的两步式导通不成为问题的情况下，如图4所示，也可以在IGBT范围20内的全部沟槽间半导体区62内形成势垒区38与柱区39。此外，如图5所示，还可以在二极管范围40的附近的多个沟槽间半导体区62内形成势垒区38与柱区39。
此外，在上述的实施方式中，在势垒区38与漂移区27之间配置有下侧低浓度体区25d。但是，如图6所示，也可以不存在下侧低浓度体区25d，而是使势垒区38与漂移区27接触。即使采用该结构，也能够通过势垒区38与漂移区27来抑制寄生二极管的反向恢复损耗。
此外，在上述的实施方式中，在IGBT范围20内未形成寿命控制区。但是，如果是在与漂移区27的中间深度DI相比靠下表面12b侧的漂移区27内，则寿命控制区也可以被形成在IGBT范围20内。例如，如图7所示，还可以配置有寿命控制区53(晶体缺陷密度较高的区域)。当在IGBT范围20内且在下表面12b侧的漂移区27内形成寿命控制区时，IGBT的导通电压上升从而能够使IGBT的断开速度提速。因此，IGBT的稳态损耗增加而IGBT的断开损耗变小。即，在于下表面12b侧的漂移区27内形成寿命控制区的情况下，能够提高IGBT的一部分特性。
此外，在上述的实施方式中，集电区30与阴极区44的边界82位于IGBT范围20与二极管范围40的边界部的沟槽60a的正下方的范围内。但是，只要是在与边界部的沟槽60a邻接的沟槽间半导体区62(即，图8、9的沟槽间半导体区62a、62b)的正下方的范围内，则边界82也可以从边界部的沟槽60a的位置偏离。例如，如图8所示，边界82也可以与沟槽60a相比而向IGBT范围20侧偏离，如图9所示，边界82还可以与沟槽60a相比向二极管范围40侧偏离。
此外，还可以对图4～图9所示的改变例进行组合使用。
此外，在上述的实施方式中，柱区39与上部电极14肖特基连接。但是，柱区39还可以与上部电极14欧姆连接。
此外，在上述的实施方式中，在二极管区40内未形成有势垒区(将低浓度阳极区26分割为上下的n型区域)。但是，如果在二极管区40内未形成柱区，则也可以在二极管区40形成势垒区。这是因为只要势垒区未通过柱区而与上部电极14连接，则势垒区对二极管的特性造成的影响就较小。
此外，在上述的实施方式中，半导体装置10具有缓冲区28。但是，也可以不存在缓冲区28而是使漂移区27与集电区30以及阴极区44直接相接。此外，可以将缓冲区28视作漂移区27的一部分。
对上述的实施方式的构成要素与权利要求的构成要素之间的关系进行说明。实施方式中的体区24(即，体接触区24a、低浓度体区24b、阳极接触区42a以及低浓度阳极区42b)为权利要求书中的体区的一个示例。实施方式中的栅电极34与虚设电极48为权利要求书中的沟槽电极的一个示例。实施方式中的IGBT范围20内的沟槽间半导体区62为权利要求书中的第一沟槽间半导体区的一个示例。实施方式中的二极管范围40内的沟槽间半导体区62为权利要求书中的第二沟槽间半导体区的一个示例。实施方式中的边界部沟槽间半导体区62a为权利要求书中的边界部第一沟槽间半导体区的一个示例。
以下对上文中所说明的实施方式的优选的结构进行列举。另外，以下所列举的结构均为独立且有用的结构。
在本说明书所公开的一个示例的半导体装置中，还可以在势垒区与漂移区之间配置有p型的下部体区。在该情况下，边界部第一沟槽间半导体区以外的各个第一沟槽间半导体区也可以不具有势垒区与柱区。
在存在下部体区的情况下，存在产生势垒区与柱区在IGBT导通时集电极电流分两个阶段增加的现象(所谓两步式导通)的情况。虽然两步式导通作为IGBT的特性不成问题，但有时会在IGBT的检查工序中引发误判。因此，如上所述通过将产生两步式导通的IGBT仅限定为边界部，从而能够使两步式导通的影响最小化进而能够防止误判。
在本说明书所公开的一个示例的半导体装置中，阴极区与集电区的边界也可以位于，处在IGBT范围与二极管范围的边界部处的沟槽的正下方的范围内。
根据该结构，能够使IGBT与二极管有效地进行动作。
以上，虽然对本发明的具体例进行了详细说明，但这些只不过是示例，并不对权利要求书进行限定。在权利要求书中所记载的技术中，包括对上文所示的具体例进行了各种变形、变更的技术。
在本说明书或附图中所说明的技术要素通过单独或各种组合的形式来发挥技术上的有用性，并不被限定于申请时权利要求所记载的组合。此外，本说明书或附图中所例示的技术为同时达到多个目的的技术，达到其中一个目的本身也具有技术上的有用性。
符号说明
10：半导体装置；
12：半导体基板；
12a：上表面；
12b：下表面；
14：上部电极；
16：下部电极；
20：IGBT范围；
22：发射区；
24：体区；
24a：IGBT体区；
24b：阳极区；
25a：体接触区；
25b：低浓度体区；
25c：上侧低浓度体区；
25d：下侧低浓度体区；
26a：阳极接触区；
26b：低浓度阳极区；
27：漂移区；
28：缓冲区；
30：集电区；
32：栅绝缘膜；
34：栅电极；
36：层间绝缘膜；
38：势垒区；
39：柱区；
40：二极管范围；
44：阴极区；
46：绝缘膜；
48：虚设电极；
50：层间绝缘膜；
52：寿命控制区；
60：沟槽；
62：沟槽间半导体区；
82：边界。

Claims (2)

1.一种半导体装置，其具备绝缘栅双极性晶体管与二极管，并具有：
半导体基板；
上部电极，其对所述半导体基板的上表面进行覆盖；
下部电极，其对所述半导体基板的下表面进行覆盖，
所述半导体基板具有：
体区，其为p型，并与所述上部电极相接；
漂移区，其为n型，并被配置在所述体区的下侧；
阴极区，其为n型，并被配置在所述漂移区的下侧的一部分范围内且与所述下部电极相接，并且与所述漂移区相比n型杂质浓度较高；
集电区，其为p型，并被配置在所述漂移区的下侧的一部分范围内且在与所述阴极区邻接的位置处与所述下部电极相接，
在所述半导体基板的所述上表面上，配置有多个贯穿所述体区而到达所述漂移区的沟槽，
在各个所述沟槽内配置有通过绝缘膜而与所述半导体基板以及所述上部电极绝缘的沟槽电极，
所述半导体基板具有多个被两个所述沟槽夹着的沟槽间半导体区，
多个所述沟槽间半导体区具有相互邻接的多个第一沟槽间半导体区和相互邻接的多个第二沟槽间半导体区，
各个所述第一沟槽间半导体区具有与所述上部电极和所述绝缘膜相接并且通过所述体区而与所述漂移区分离的n型的发射区，
各个所述第二沟槽间半导体区不具有所述发射区，
在俯视观察所述半导体基板时多个所述第一沟槽间半导体区所处的范围为绝缘栅双极性晶体管范围，并且在俯视观察所述半导体基板时多个所述第二沟槽间半导体区所处的范围为二极管范围，
所述集电区的至少一部分被配置在所述绝缘栅双极性晶体管范围内，
所述阴极区的至少一部分被配置在所述二极管范围内，
所述阴极区与所述集电区的边界位于边界沟槽和与所述边界沟槽邻接的沟槽间半导体区的正下方的范围内，其中，所述边界沟槽位于所述绝缘栅双极性晶体管范围与所述二极管范围的边界处，
在与所述漂移区的中间深度相比靠上表面侧的所述漂移区内沿着所述半导体基板的平面方向延伸、并且与周围的所述漂移区相比晶体缺陷密度较高的上表面侧寿命控制区，被形成在所述二极管范围内且未被形成在所述绝缘栅双极性晶体管范围内，
作为与所述第二沟槽间半导体区邻接的所述第一沟槽间半导体区的边界部第一沟槽间半导体区还具有：被配置在所述体区与所述漂移区之间并且与所述漂移区相比n型杂质浓度较高的n型的势垒区、和从与所述上部电极相接的位置起延伸至与所述势垒区相接的位置为止的n型的柱区，
各个所述第二沟槽间半导体区不具有所述柱区，
在所述势垒区与所述漂移区之间配置有p型的下部体区，
所述边界部第一沟槽间半导体区以外的各个所述第一沟槽间半导体区不具有所述势垒区与所述柱区。
2.如权利要求1所述的半导体装置，其中，
所述阴极区与所述集电区的边界位于所述沟槽的正下方的范围内，所述沟槽位于所述绝缘栅双极性晶体管范围与所述二极管范围的边界部处。
CN201610827502.0A 2015-09-17 2016-09-14 半导体装置 Active CN107039438B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015184349A JP6281548B2 (ja) 2015-09-17 2015-09-17 半導体装置
JP2015-184349 2015-09-17

Publications (2)

Publication Number Publication Date
CN107039438A CN107039438A (zh) 2017-08-11
CN107039438B true CN107039438B (zh) 2020-04-14

Family

ID=58224791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610827502.0A Active CN107039438B (zh) 2015-09-17 2016-09-14 半导体装置

Country Status (4)

Country Link
US (1) US9613950B1 (zh)
JP (1) JP6281548B2 (zh)
CN (1) CN107039438B (zh)
DE (1) DE102016116564B4 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417621A (zh) * 2017-02-10 2018-08-17 中芯国际集成电路制造(上海)有限公司 绝缘栅双极型晶体管及其形成方法
JP6729452B2 (ja) * 2017-03-06 2020-07-22 株式会社デンソー 半導体装置
JP6890271B2 (ja) * 2017-03-21 2021-06-18 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
DE102017118665A1 (de) 2017-08-16 2019-02-21 Infineon Technologies Ag Rc-igbt
CN110785852B (zh) * 2017-12-06 2023-10-24 富士电机株式会社 半导体装置
JP7151084B2 (ja) * 2018-01-11 2022-10-12 株式会社デンソー 半導体装置
JP7003688B2 (ja) * 2018-01-25 2022-01-20 株式会社デンソー 半導体装置及びその製造方法
JP7091714B2 (ja) * 2018-03-01 2022-06-28 株式会社デンソー 半導体装置
JP2019160877A (ja) * 2018-03-08 2019-09-19 トヨタ自動車株式会社 半導体装置
JP7131003B2 (ja) * 2018-03-16 2022-09-06 富士電機株式会社 半導体装置
JP6952631B2 (ja) * 2018-03-20 2021-10-20 株式会社東芝 半導体装置
JP7172920B2 (ja) * 2019-09-04 2022-11-16 株式会社デンソー 半導体装置
DE102020134850A1 (de) * 2020-12-23 2022-06-23 Infineon Technologies Austria Ag RC-IGBTVerfahren zum Herstellen eines RC-IGBT
JP2024022285A (ja) * 2022-08-05 2024-02-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
CN116435353A (zh) * 2023-06-08 2023-07-14 广东巨风半导体有限公司 一种逆导绝缘栅双极型晶体管结构及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5206541B2 (ja) 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP5282823B2 (ja) * 2009-09-14 2013-09-04 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
CN103890955B (zh) * 2011-07-27 2017-06-13 丰田自动车株式会社 半导体器件
CN105556668B (zh) * 2013-08-26 2017-09-01 丰田自动车株式会社 半导体装置
DE112013007576B4 (de) * 2013-11-05 2022-02-03 Denso Corporation Halbleitereinrichtung
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN107039438A (zh) 2017-08-11
DE102016116564A1 (de) 2017-03-23
DE102016116564B4 (de) 2018-09-20
JP2017059725A (ja) 2017-03-23
JP6281548B2 (ja) 2018-02-21
US20170084611A1 (en) 2017-03-23
US9613950B1 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
CN107039438B (zh) 半导体装置
CN106688083B (zh) 半导体装置
CN107148675B (zh) 半导体装置
US10573732B2 (en) Semiconductor device
US9159721B2 (en) Semiconductor device comprising an diode region and an IGBT region
US8604544B2 (en) Semiconductor device
JP6135636B2 (ja) 半導体装置
US20120061723A1 (en) Semiconductor device
US9379224B2 (en) Semiconductor device
US8912632B2 (en) Semiconductor device
US9793343B2 (en) Semiconductor device
JP2015213141A (ja) 縦型半導体装置およびその製造方法
CN108417614B (zh) 半导体装置
US9318590B2 (en) IGBT using trench gate electrode
US11222891B2 (en) Semiconductor device and semiconductor circuit
US9899374B2 (en) Semiconductor device
US11063130B2 (en) Semiconductor device and semiconductor circuit
US9276095B2 (en) Semiconductor device
US9543422B1 (en) Semiconductor device
US11335787B2 (en) Semiconductor device
JP2005150348A (ja) 半導体装置
JP7302469B2 (ja) 半導体装置
KR20160099884A (ko) 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200409

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.