CN106992158A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106992158A
CN106992158A CN201610839901.9A CN201610839901A CN106992158A CN 106992158 A CN106992158 A CN 106992158A CN 201610839901 A CN201610839901 A CN 201610839901A CN 106992158 A CN106992158 A CN 106992158A
Authority
CN
China
Prior art keywords
heat sink
semiconductor device
face
recess
thin section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610839901.9A
Other languages
English (en)
Other versions
CN106992158B (zh
Inventor
岩崎真悟
奥村知巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of CN106992158A publication Critical patent/CN106992158A/zh
Application granted granted Critical
Publication of CN106992158B publication Critical patent/CN106992158B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种半导体装置，包括：半导体元件；热沉，其包括第一表面和第二表面，所述半导体元件接合到所述第一表面，所述第二表面为所述第一表面的相对侧上的表面；以及封装件，其与所述半导体元件以及所述热沉的所述第一表面相接触，所述封装件在外面中包括凹部，其中所述热沉包括厚部和薄部，所述薄部具有比所述厚部的厚度小的厚度，并且所述薄部位于以最短距离将所述半导体元件的外面与所述凹部连接的线上。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
日本专利申请公开第2014-154779号公开了一种半导体装置，该半导体装置包括固定到热沉的半导体元件，该半导体元件的周边通过树脂模制密封。每个半导体元件包括外周端面，并且每个热沉包括内面、外面和外周端面。半导体元件被固定到相应的热沉的内面，并且固定至热沉的半导体元件的相应的外周端面是暴露的。模制树脂覆盖每个半导体元件的外周端面、每个热沉的内面(除固定有相关的半导体元件的区域之外的内面)以及每个热沉的外周端面。每个热沉的外面未由模制树脂覆盖且可以与(例如)冷却器相接触。模制树脂形成半导体装置的封装件并且保护半导体元件。
在模制树脂的外周端面中形成有凹部，并且，通过该凹部(例如)确保了沿模制树脂的表面的爬电距离，或提高了模制树脂在模制期间的流动度。出于各种原因，凹部可以形成在模制树脂的外周端面中。
发明内容
在半导体装置的工作期间，半导体元件产生热，并且热沉因此而热膨胀且封装件也热膨胀。由于热沉和封装件之间的热膨胀系数差，应力作用于热沉和封装件两者上。在这种情况下，如在JP 2014-154779A中，模制树脂的外周端面中的凹部的形成致使应力集中在凹部。为了减小封装件上的应力，可以采用缩小热沉尺寸的结构。该结构使得能够增大凹部与热沉之间的距离，从而使得能够减小凹部上的应力。但是，缩小热沉尺寸导致热沉与封装件之间的接触面积减小。本发明提供了一种在半导体装置的工作期间减小施加在凹部上的应力同时保持半导体元件保护性能的技术。
根据本发明的半导体装置的第一方案包括：半导体元件，其包括外周端面；热沉，其包括内面、外面以及外周端面，所述半导体元件被固定到所述内面；封装件，其覆盖所述半导体元件的所述外周端面、除了固定有所述半导体装置的区域之外的所述热沉的所述内面、以及所述热沉的所述外周端面。所述热沉的所述外面未由所述封装件覆盖。凹部形成在所述封装件的外周端面中。在所述半导体元件与所述热沉堆叠的方向上所述热沉的平面图中将所述半导体元件与所述凹部连接的区域内，所述热沉包括薄区，所述薄区具有比所述薄区周围的部分的厚度小的厚度。
所述半导体装置包括形成在封装件的外周端面中的凹部，以及包括薄区的热沉。薄区存在于所述热沉的平面视图中的连接半导体元件和所述凹部的区域中。在所述半导体装置中，即使半导体元件产生热并且热沉因此而热膨胀，在热沉的上述区域中的薄区的存在仍使得在凹部上产生的应力减小。
在上述方案中，在所述薄区内，所述热沉的所述外面可以为凹进的。
在上述方案中，所述薄区可以与所述热沉的所述外周端部相接触。
根据本发明的半导体装置的第二方案包括：半导体元件；热沉，其包括第一表面和第二表面，所述半导体元件接合到所述第一表面，所述第二表面为所述第一表面的相对侧上的表面；以及封装件，其与所述半导体元件以及所述热沉的所述第一表面相接触，所述封装件在外面中包括凹部，其中所述热沉包括厚部和薄部，所述薄部具有比所述厚部的厚度小的厚度，并且所述薄部位于以最短距离将所述半导体元件的外面与所述凹部连接的线上。
在上述方案中，热沉的第二表面的一部分可以从封装件露出。
在上述方案中，封装件可以包括树脂。
上述方案的半导体装置可以进一步包括用于将控制信号输入到所述半导体元件的控制电极，其中，所述热沉可以包括露在所述封装件外部的突出部，所述控制电极和所述突出部可以具有不同的电势，且所述凹部可以被布置在所述控制电极和所述突出部之间。
在上述方案中，所述半导体元件可以呈包括外边的多边形形状，所述凹部可以为矩形切口，所述薄部可以位于将最靠近所述凹部的所述外边的相对端与从上侧观看切口时所述切口的底面的相对端连接的区域中。
在上述方案中，在所述薄部中，所述第二表面可以是凹进的。
在上述方案中，所述热沉可以呈包括外边的多边形形状，且薄部可以沿最靠近凹部的所述外边形成。
在上述方案中，所述薄部可以由所述厚部包围。
附图说明
下面将参照附图对本发明的示例性实施例的特征、优点以及技术和工业意义进行描述，其中相同的标号表示相同的元件，并且其中：
图1是根据实施例1的半导体装置的立体图；
图2是根据实施例1的半导体装置中的电路的图解；
图3是根据实施例1的半导体装置(除封装件之外)的部分分解图；
图4是根据实施例1的半导体装置(除封装件之外)的立体图；
图5是沿图1中V-V线的竖直截面图；
图6是根据实施例1的半导体装置的平面图；
图7是沿图6中VII-VII线的竖直截面图；
图8是根据实施例2的半导体装置的竖直截面图(对应于实施例1中的图7)；
图9是根据实施例3的半导体装置的竖直截面图(对应于实施例1中的图7)；
图10是根据实施例4的半导体装置的立体图；以及
图11是根据实施例5的半导体装置的竖直截面图(对应于实施例1中的图7)。
具体实施例
将参照附图来描述根据实施例1的半导体装置2。图2是半导体装置2包括的电路的图解。半导体装置2包括第一晶体管元件3、第二晶体管元件5、第一二极管元件4、第二二极管元件6、N端子34、O端子14和P端子24。第一晶体管元件3、第二晶体管元件5、第一二极管元件4和第二二极管元件6的每个具有100安培以上的安培容量，且属于主要用于电力变换的功率半导体元件。半导体元件2通常形成向例如电动车辆、混合动力车辆或燃料电池车辆中的驱动电动机供应电力的逆变器电路的一部分。
第一晶体管元件3和第二晶体管元件5串联。第一二极管元件4与第一晶体管元件3反向并联，并且第二二极管元件6与所述第二晶体管元件5反向并联。N端子34连接到未图示的直流电源的负端子，P端子24连接到直流电源的正端子，O端子14连接到驱动电动机的线圈。参考标记GL表示第一晶体管元件3的栅极端子，参考标记GH表示第二晶体管元件5的栅极端子。参考标号15、12、25、22各自表示热沉(将在稍后从参考图3起来描述)，所述热沉折叠为导电路径。
图3是热沉15、25处于分离的除封装件9外的半导体装置2的部件的图解。图4是除封装件9外的半导体装置2的立体图。为了方便描述，图中的坐标系中的X轴的正向被称为“上”，并且X轴的负向被称为“下”。使用“上”和“下”的表达也可以用于随后的附图。
接合部32从N端子34的边缘延伸。N端子34和接合部32被统称为负极端子30。接合部16从热沉15的边缘延伸。热沉15和接合部16被统称为第一继电板28。第一继电板28的接合部16面对负极端子30的接合部32，并且接合部16和接合部32被固定。在下面的实施例中，简单地使用术语“固定”来表示固定两个部件之间的位置关系和提供两个部件之间的电传导。
第一晶体管元件3经由隔片7a固定至热沉15的内面(下面)，同时第一二极管元件4经由隔片7b固定至热沉15的内面(下面)。第一晶体管元件3具有平板形状，并且在第一晶体管元件3的上面的一部分上布置有发射电极，且在第一晶体管元件3的下面上布置有集电电极。在第一晶体管元件3的上面中存在未形成发射电极的区域，并且在该区域上布置有栅极电极和其他信号端子。在第一二极管元件4的上面上布置有阳极电极，并且在第一二极管元件4的下面上布置有阴极电极。第一晶体管元件3的集电电极和第一二极管元件4的阴极电极被固定到热沉12的内面(上面)。键合线82的相应的一端固定到形成在第一晶体管元件3的上面上的栅极电极以及其他信号端子。键合线82的相应的另一端固定到相应的控制端子81b。第一接合部13、O端子14以及突出部12a从热沉12延伸。突出部12a是在悬挂引线端子被切断之后而保留的部分，悬挂引线端子设置成在半导体装置经历模制时支撑热沉。突出部12a和热沉12具有相同的电势。热沉12、第一接合部13、O端子14和突出部12a被统称为中间端子10。
热沉25包括第二接合部26。热沉25和第二接合部26被统称为第二继电板29。第二接合部26和第一接合部13固定成以便彼此面对。第二晶体管元件5经由隔片7c固定到热沉25的内面(下面)，并且第二二极管元件6经由隔片7d固定到热沉25的内面(下面)。第二晶体管元件5具有平板形状，并且在第二晶体管元件5的上面的一部分上布置有发射电极，且在第二晶体管元件5的下面上布置有集电电极。在第二晶体管元件5的上面中存在未形成发射电极的区域，并且在该区域中布置有栅极电极和其他信号端子。在第二二极管元件6的上面上布置有阳极电极，并且在第二二极管元件6的下面上布置有阴极电极。第二晶体管元件5的集电电极和第二二极管元件6的阴极电极被固定到热沉22的内面(上面)。键合线82的相应的一端固定到在第二晶体管元件5的上面上形成的栅极电极和其他信号端子。键合线82的相应的另一端固定到相应的控制端子81a。P端子24和突出部22a从热沉22延伸。突出部22a是在悬挂引线端子被切断之后而保留的部分，所述悬挂引线端子设置成在半导体装置经历模制时支撑热沉。突出部22a和热沉22具有相同的电势。热沉22、P端子24和突出部22a被统称为正极端子20。
中间端子10、正极端子20、负极端子30、第一继电板28、第二继电板29和控制端子81a、81b部分地电连接到诸如封装件9内的第一晶体管元件3的半导体元件，并且部分露在封装件9外。这种导电材料被统称为引线框架。封装件9可以由例如树脂来形成，并且保持半导体装置中所包括的诸如中间端子10、正极电极20、负极电极30、第一继电板28、第二继电板29和控制端子81a、81b的各个部件的部分。
如图1所示，热沉15、25的外面(上面)露在封装件9的上面中。虽然在图1中经隐藏而无法看见，但是热沉12、22的外面(下面)露在封装件9的下面中。O端子14、N端子34、P端子24、控制端子81a、81b和突出部12a、22a从封装件9的Z方向上的相应的侧面延伸。
将参考图5来描述第一晶体管元件3、第二晶体管元件5和引线框架之间的固定关系。图5是沿图1中的V-V线的截面图。如上所述，集电电极3a布置在第一晶体管元件3的下面上，并且发射电极3b布置在第一晶体管元件3的上面上。热沉12和第一晶体管元件3的集电电极3a通过焊料层8a固定。第一晶体管元件3的发射电极3b和隔片7a通过焊料层8b固定。隔片7a和热沉15通过焊料层8c固定。
集电电极5a布置在第二晶体管元件5的下面上，并且发射电极5b布置在第二晶体管元件5的上面上。热沉22和第二晶体管元件5的集电电极5a通过焊料层8d固定。第二晶体管元件5的发射电极5b和隔片7c通过焊料层8e固定。隔片7c和热沉25通过焊料层8f固定。
第一晶体管元件3与第二晶体管元件5之间的连接关系如下。第一晶体管元件3和第二晶体管元件5经由中间端子10和第二继电板29电性连接。布置在第一晶体管元件3的下面上的集电电极3a经由中间端子10连接到第一接合部13。布置在第二晶体管元件5的上面上的发射电极5b经由第二继电板29连接到第二接合部26。由于分别连接至第一接合部13和第二接合部26，所以第一晶体管元件3的集电电极3a和第二晶体管元件5的发射电极5b被连接。
将参照图7来描述第一二极管元件4与引线框架之间的固定关系。如上所述，阴极电极4a布置在第一二极管元件4的下面上，并且阳极电极4b布置在第一二极管元件4的上面上。热沉12和第一二极管元件4的阴极电极4a通过焊料层8h固定。第一二极管元件4的阳极电极4b和隔片7b通过焊料层8i固定。隔片7a和热沉15通过焊料层8j固定。
接下来，将描述半导体装置2的封装件9和热沉的外部构造。如图6所示，在封装件9的外周端面中，在X方向上的平面图中，凹部90形成在控制端子81a和突出部22a之间，且凹部90形成在控制端子81b和突出部12a之间。凹部90在X方向上从封装件9的上面延伸贯通至封装件9的下面。
在根据实施例1的半导体装置2中，通过形成在封装件9的外周端面中的相应的凹部90，能够确保控制端子81a与突出部22a之间沿封装件9的表面的的爬电距离以及控制端子81B与突出部12a之间沿封装件9的表面的爬电距离。
如图3和图7所示，在热沉12、15、22、25中形成有相应的薄部112、115、122、125，它们各自具有比其他部分的厚度小的厚度。如图3所示，薄部125是热沉25的Z轴的负向上的端部，所述端部以所述端部的一部分被切除至自热沉的外面的中部位置深度的方式沿着在Y方向上延伸的一侧而形成。更具体地，薄部125以热沉25的外面是凹进的方式来构造。每个薄部112、115、122具有与上述薄部125的结构类似的结构。另外，热沉15、25的上面(除薄部115、125外的部分)与封装件9的上面大致处在相同的平面上，且热沉12、22的下面(除薄部112、122外的部分)与封装件9的下面大致处在相同的平面上。热沉15、25的上面(除薄部115、125外的部分)在封装件9的上面中露出，且热沉12、22的下面(除薄部112、122外的部分)在封装件9的下面中露出。露出的热沉12、15可以经由绝缘层与冷却器接触。这同样适用于露出的热沉22、25。此处，每个薄部优选地在这样的位置处形成，在所述位置中，所述薄部在X方向上的平面图中与相关的功率半导体元件不重叠。这样的构造可以使功率半导体元件的热能够被高效地释放。
如图7所示，封装件9与第一晶体管元件3和第一二极管元件4的相应的外周端面、热沉12的上面(内面)和热沉15的下面(内面)、热沉12的外周端面(薄部112的外周端面)、以及热沉15的外周端面(薄部115的外周端面)紧密接触。在实施例1中，未形成封装件9，也就是说，在薄部115的上面上以及薄部112的下面上存在空隙。这同样适用于封装件9和热沉22、25之间的关系。
在实施例1的半导体装置2中，在每个热沉的区域内，即将相关的功率半导体元件与相关的凹部连接的区域(图6中的阴影区域A1，A2)内，形成了相关的薄部112、115、122、125。换言之，每个薄部112、115、122、125形成在以最短距离将相关的功率半导体元件与相关的凹部连接的线上。功率半导体元件与凹部之间的位置关系，以及薄部适用于其他实施例。因此，即使功率半导体元件产生热并且热沉因此而热膨胀，仍可以通过在热沉中形成的薄部来减小凹部上的应力集中。此外，可以不减小热沉的面积来保证热沉和封装件9之间在Y-Z平面上的紧密接触的区域，使得保持了功率半导体元件保护性能。
在根据实施例1的半导体装置中，薄部形成在区域A1、A2的Z方向上的各部分中，并且薄部形成在区域A1、A2的Y方向上的相应的整个长度上，且薄部沿Y方向延伸到区域A1，A2的外侧。重要的是，每个薄部形成在将相关的功率半导体元件与相关的凹部连接的区域中，并且在该区域的一部分中形成薄部、在整个区域中形成薄部以及超出该区域形成薄部各自可以减小所述凹部上应力集中的可能性。
另外，相比于热沉的其他部分，每个热沉的薄部受热而显著地变形，并且在根据本实施例的半导体装置2中，当功率半导体元件产生热时，薄部变形而向半导体装置的内部弯曲。因而，封装件9和热沉之间的接触部分上的张应力在热沉热膨胀时减小。因此，可以增强在热沉的各个外周部中封装件9和热沉之间的附着部分的可靠性。
将描述根据实施例2的半导体装置。在下文中，将仅描述与实施例1不同之处，并且将省略与实施例1的部件相同的部件的详细描述。这同样适用于其他实施例。
如图8所示，在根据实施例2的半导体装置中，热沉12、15的每个薄部112、115由封装件9覆盖。每个薄部由封装件9密封且不向外露出。尽管未图示，但热沉22、25的薄部122、125各自具有与热沉12、15的构造类似的构造。这种构造使得热沉和封装件9之间的接触面积增加，从而使得能够进一步增强功率半导体元件保护性能。
如图9所示，在根据实施例3的半导体装置中，通过减小热沉12、15的内面侧上的相应的部分的厚度来形成薄部112、115。通过在热沉12、15的内面中存在的凹陷来形成薄部112、115，并且该凹陷由封装件9密封。尽管未图示，但热沉22、25的薄部122、125具有与热沉12、15的构造类似的构造。在本实施例中的热沉的构造可以被视为通过竖直地颠倒实施例1中的每个热沉并且利用封装件来密封热沉的凹陷(薄部)而得到的构造。该构造还使得能够减少在凹部90上的应力集中。
如图10所示，在根据实施例4的半导体装置中，通过将每个热沉15、25的外面中的多个部分(在本实施例中，为在Z轴的负向上的端部的周边上沿Y轴方向的三个部分)切成圆柱形形状来形成薄部115、125。薄部115、125不竖直地穿过相应的热沉延伸。尽管未图示，但热沉12、22的薄部112、122具有与热沉15、25的构造类似的构造。而且，每个薄部112、122也位于相关的功率半导体元件与相关的凹部之间的最短距离上。该构造使由热沉的热膨胀而产生的应力朝向薄部的内部分散，从而使得减少凹部90上的应力集中。
如图11所示，在根据实施例5的半导体装置中，薄部112、122仅形成在位于在半导体装置的下面侧的热沉12、22中(热沉22和薄部122未示出)。由于相比于上面侧的热沉，下面侧热沉12、22较邻近功率半导体元件，因此热沉12、22受到由功率半导体元件产生的热而更大幅地热膨胀。因而，与上面侧热沉15、25的热膨胀相比，应力对封装件9的影响更大。在该构造中，薄部112、122形成在受到应力更大影响的下面侧热沉12、22中，使得能够减小施加于凹部90上的应力。
尽管在以上各实施例中，薄部形成在每个热沉的一侧上，但薄部也可以形成在沿每个热沉的Y轴方向延伸的两侧中的每侧的相对端部处。该构造使得能够进一步减小施加在封装件9上的应力。
此外，已经关于形成用于确保爬电距离的凹部90的情况详细描述了上述实施例。然而，在本说明书公开的技术可以应用于用来在模制期间改进流动度的凹部设置在封装件的外周端面中的情况。对于这种情况，同样，可以通过在热沉中形成薄部来减小在凹部上集中的应力。换言之，可以不考虑凹部在封装件的外周端面中形成的位置，而通过在将相关的功率半导体元件与凹部连接的区域内形成薄部来减小施加于每个凹部上的应力。这里，对于所述薄部的构造，可以使用上述实施例中薄部构造中的任何构造。
本实施例中的功率半导体元件(第一晶体管元件3、第一二极管元件4、第二晶体管元件5和第二二极管元件6)为半导体元件的例子。
在本说明书中公开的技术要素在下面列出。下面的技术要素中的每个独立地起作用。
在作为本说明书所公开的例子的半导体装置中，薄部因每个热沉的外面凹进而构造成。凹陷可以是空腔或者可以由封装件覆盖。该构造使得能够确保热沉与封装件之间的接触面积，从而使得能够保持半导体元件保护性能。另外，在薄部为中空处，可以进一步减小凹部上的应力的集中。
在本说明书中所公开的例子的半导体装置中，薄部可以与相应的热沉的外周端部接触。该构造进一步减小了施加于凹部的应力。

Claims (11)

1.一种半导体装置，其特征在于，包括：
半导体元件，其包括外周端面；
热沉，其包括内面、外面以及外周端面，所述半导体元件被固定到所述内面；以及
封装件，其覆盖所述半导体元件的所述外周端面、除了固定有所述半导体装置的区域之外的所述热沉的所述内面、以及所述热沉的所述外周端面，其中
所述热沉的所述外面未由所述封装件覆盖，
凹部形成在所述封装件的外周端面中，
在所述半导体元件与所述热沉堆叠的方向上所述热沉的平面图中将所述半导体元件与所述凹部连接的区域内，所述热沉包括薄区，所述薄区具有比所述薄区周围的部分的厚度小的厚度。
2.根据权利要求1所述的半导体装置，其特征在于，在所述薄区内,所述热沉的所述外面是凹进的。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述薄区与所述热沉的所述外面相接触。
4.一种半导体装置，其特征在于，包括：
半导体元件；
热沉，其包括第一表面和第二表面，所述半导体元件接合到所述第一表面，所述第二表面为所述第一表面的相对侧上的表面；以及
封装件，其与所述半导体元件以及所述热沉的所述第一表面相接触，所述封装件在外面中包括凹部，其中
所述热沉包括厚部和薄部，所述薄部具有比所述厚部的厚度小的厚度，并且
所述薄部位于以最短距离将所述半导体元件的外面与所述凹部连接的线上。
5.根据权利要求4所述的半导体装置，其特征在于，所述热沉的所述第二表面的一部分从所述封装件露出。
6.根据权利要求4所述的半导体装置，其特征在于，所述封装件包括树脂。
7.根据权利要求4所述的半导体装置，其特征在于，还包括用于将控制信号输入到所述半导体元件的控制电极，其中
所述热沉包括露在所述封装件外部的突出部，
所述控制电极和所述突出部具有不同的电势，并且
所述凹部被设置在所述控制电极和所述突出部之间。
8.根据权利要求4所述的半导体装置，其特征在于，
所述半导体元件呈具有外边的多边形形状，
所述凹部为矩形切口，
所述薄部位于将最靠近所述凹部的所述外边的相对端与从上侧观看所述切口时所述切口的底面的相对端连接的区域中。
9.根据权利要求4所述的半导体装置，其特征在于，在所述薄部中，所述第二表面是凹进的。
10.根据权利要求4所述的半导体装置，其特征在于，
所述热沉呈包括外边的多边形形状，并且
所述薄部沿最靠近所述凹部的所述外边形成。
11.根据权利要求4所述的半导体装置，其特征在于，
所述薄部由所述厚部包围。
CN201610839901.9A 2015-09-25 2016-09-21 半导体装置 Expired - Fee Related CN106992158B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-188240 2015-09-25
JP2015188240A JP6565542B2 (ja) 2015-09-25 2015-09-25 半導体装置

Publications (2)

Publication Number Publication Date
CN106992158A true CN106992158A (zh) 2017-07-28
CN106992158B CN106992158B (zh) 2019-11-26

Family

ID=58406687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610839901.9A Expired - Fee Related CN106992158B (zh) 2015-09-25 2016-09-21 半导体装置

Country Status (3)

Country Link
US (1) US10283429B2 (zh)
JP (1) JP6565542B2 (zh)
CN (1) CN106992158B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111315182A (zh) * 2018-12-12 2020-06-19 台达电子工业股份有限公司 整合式电子装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6221542B2 (ja) * 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
JP2018064362A (ja) * 2016-10-12 2018-04-19 学校法人早稲田大学 半導体装置
DE102017120753B4 (de) 2017-09-08 2021-04-29 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung
DE102017012366B3 (de) 2017-09-08 2023-06-29 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung
DE102017120747B4 (de) 2017-09-08 2020-07-30 Infineon Technologies Austria Ag SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
JP7077893B2 (ja) * 2018-09-21 2022-05-31 株式会社デンソー 半導体装置
WO2020144907A1 (ja) * 2019-01-08 2020-07-16 トヨタ自動車株式会社 半導体装置
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
EP3975225A1 (en) * 2020-09-24 2022-03-30 Infineon Technologies Austria AG Semiconductor module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154779A (ja) * 2013-02-12 2014-08-25 Toyota Motor Corp 半導体装置
CN104412383A (zh) * 2012-06-29 2015-03-11 株式会社电装 半导体装置以及半导体装置的连接构造
CN104701306A (zh) * 2013-12-06 2015-06-10 丰田自动车株式会社 半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807354B2 (ja) * 2001-08-06 2006-08-09 株式会社デンソー 半導体装置
JP4858290B2 (ja) * 2006-06-05 2012-01-18 株式会社デンソー 負荷駆動装置
CN109706217B (zh) * 2010-02-05 2022-12-09 新英格兰生物实验室公司 高保真性限制性内切核酸酶
JP2015126119A (ja) * 2013-12-26 2015-07-06 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP5910653B2 (ja) * 2014-03-18 2016-04-27 トヨタ自動車株式会社 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412383A (zh) * 2012-06-29 2015-03-11 株式会社电装 半导体装置以及半导体装置的连接构造
JP2014154779A (ja) * 2013-02-12 2014-08-25 Toyota Motor Corp 半導体装置
CN104701306A (zh) * 2013-12-06 2015-06-10 丰田自动车株式会社 半导体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111315182A (zh) * 2018-12-12 2020-06-19 台达电子工业股份有限公司 整合式电子装置

Also Published As

Publication number Publication date
US10283429B2 (en) 2019-05-07
US20170092559A1 (en) 2017-03-30
JP6565542B2 (ja) 2019-08-28
JP2017063136A (ja) 2017-03-30
CN106992158B (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
CN106992158A (zh) 半导体装置
US7274092B2 (en) Semiconductor component and method of assembling the same
US9324685B2 (en) Semiconductor device and method of manufacturing the same
US20140264819A1 (en) Semiconductor device and manufacturing method thereof
US7800206B2 (en) Semiconductor device
US20060163703A1 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
CN103824853B (zh) 应用于开关型调节器的集成电路组件
CN102903693A (zh) 功率器件封装模块及其制造方法
US20030067065A1 (en) Three-dimensional power semiconductor module and method of manufacturing the same
CN103972184B (zh) 芯片布置和芯片封装
US11581252B2 (en) Semiconductor module and wire bonding method
CN103311191B (zh) 半导体装置
CN109616461A (zh) 半导体芯片封装件以及用于制造它的方法
JP5904041B2 (ja) 半導体装置
CN105185749B (zh) 一种用于平行缝焊的双面封装外壳
US10074645B2 (en) LED module and method of manufacturing the same
US8946876B2 (en) Semiconductor device
US20220302074A1 (en) Semiconductor device
JPH11251508A (ja) 絶縁物封止型電子装置及びその製造方法
CN104425412B (zh) 具有可插拔式引线的模制的半导体封装
JP2012216654A (ja) 樹脂成形フレーム及び光半導体装置
JP2007294884A (ja) 半導体装置
WO2023112677A1 (ja) 半導体装置および半導体装置の製造方法
EP3703119B1 (en) Semiconductor device and method for manufacturing semiconductor device
JP4246598B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181009

Address after: Aichi Prefecture, Japan

Applicant after: Toyota Motor Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

Applicant before: DENSO Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200409

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191126

Termination date: 20210921

CF01 Termination of patent right due to non-payment of annual fee