CN106973500A - 电子电路装置 - Google Patents
电子电路装置 Download PDFInfo
- Publication number
- CN106973500A CN106973500A CN201610926058.8A CN201610926058A CN106973500A CN 106973500 A CN106973500 A CN 106973500A CN 201610926058 A CN201610926058 A CN 201610926058A CN 106973500 A CN106973500 A CN 106973500A
- Authority
- CN
- China
- Prior art keywords
- electrode pad
- solder
- connection terminal
- surface mount
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
- H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09936—Marks, inscriptions, etc. for information
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10174—Diode
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
在与电路基板的电极焊盘焊接连接的小型表面安装元器件上,若发生焊料不浸润,则能在其制造工序中对此进行检测。在具有电极间间距为L1的一对电极焊盘(22a、22b)的电路基板(20A)上,搭载具有端子间间距为L2(>L1)的一对连接端子(12a、12b)的表面安装元器件(10A),在电路基板(20A)上设置标准位置指示标记(23)。若在左侧的电极焊盘(22a)为焊料不浸润的状态下进行加热,则由于涂布于右侧电极焊盘(22b)的焊料,右侧的电极焊盘(22b)与连接端子(22b)焊接连接,但是表面安装元器件(10A)被拉引至左侧,在与标准位置指示标记(23)之间产生偏移尺寸(δ7)。若在左右的电极焊盘(22a、22b)上涂布焊料,则偏移尺寸不会产生。
Description
技术领域
本发明涉及使用焊料浸润性发生劣化的无铅焊料将小型的表面安装元器件高密度地安装于电路基板,并且进行了改善以防止发生焊接不良的电子电路装置。
背景技术
在对设置于表面安装元器件侧的连接端子与设置于电路基板侧的电极焊盘之间进行焊接连接的部分,若电极焊盘的面积随着表面安装元器件的小型化变小,则压入电极焊盘的表面的焊锡膏变得难以从金属掩模的开口部通过,有时会发生由对于电极焊盘的焊料不浸润引起的焊接不良。
但是,存在以下背景:在将连接端子设置于表面安装元器件的背面,并且是其占有面积受到抑制的小型元器件的情况下,变得难以对该焊接不良进行检测。
此外,根据下述的专利文献1“对于表面安装用基板和对于基板的表面安装元器件的安装方法”的图2,在搭载于基板11的表面安装元器件1的对角位置,设置示出正常搭载位置A的搭载位置指示标记14和位置偏移指示标记15,在表面安装元器件1搭载于基板11的位置偏移指示标记15的位置的状态下熔融焊球3并进行焊接。
其结果,在适当地进行焊接的情况下,通过自动调整作用,表面安装元器件1正常移动至搭载位置指示标记14的位置,但是如果存在焊接材料未溶解、浸润不良,则由于未移动至正常搭载位置A即搭载位置指示标记14,因此能对其进行肉眼观察检测。
此外,根据图14和段落[0041]~[0043],在不将焊球3(参照图2)安装在表面安装元器件1的状态下,可涂布膏状焊料16’,或者作为位置偏移指示标记15的位置,给予元器件侧电极2的电极直径L1的大致一半的偏移,或者元器件侧电极2、基板侧电极13可以形成为大致圆形的形状、或者四边形等的多边形。
现有技术文献
专利文献
专利文献1:日本专利特开2002-353578号公报(图2,摘要,图14,段落[0041]~[0043])
发明内容
发明所要解决的技术问题
(1)现有技术的问题的说明
上述的专利文献1的“表面安装元器件的安装方法”中,在具有多个电极的大型的表面安装元器件中,能检测是否因焊接的温度管理不良等导致在大量的电极部分上存在焊接不良,但是不适合关于多个电极中的一个电极的焊接不良的检测。
此外,即使假设此处示出的概念应用于具有少量电极的表面安装元器件的情况,在一个连接面上发生未涂布焊料的焊料不浸润时,也会由于作用于其他的连接面的自动调整效果,而能适当向搭载位置移动(这是由于元器件侧与基板侧的电极间间距相同),因此存在无法将该情况作为不良来检测出的问题。
而且,由于表面安装元器件被有意地搭载于偏移位置,因此在自动调整效果没有充分地起作用的情况下,虽然判定为合格品,但是发生未搭载于理想位置的状态,从而存在时效老化的可能性潜在的问题。
(2)发明目的的说明
本发明的目的是提供一种电子电路装置,在该电子电路装置上将设置于表面安装元器件的背面的2~4个连接端子、和与此对应设置于电路基板上的2~4个电极焊盘进行焊接连接,在发生焊接材料未涂布于焊接面的焊料不浸润时,能对焊料不浸润进行检测。
解决技术问题的技术方案
本发明的电子电路装置是将设置于电路基板的表面的多个电极焊盘与设置于表面安装元器件的背面的相同数量的连接端子通过焊料加热连接后得到的电子电路装置,
所述焊料是铅含量为质量比0.1%以下的无铅焊料,
所述多个连接端子不设置于所述表面安装元器件的侧部端面和表面位置,而设置于该表面安装元器件的背面并与所述电路基板的表面相对,
在成为所述电路基板的表面的元器件搭载面上,至少在所述表面安装元器件的对角位置,设置标准位置显示标记,
所述标准位置显示标记示出所述多个连接端子处于搭载在所述多个电极焊盘的中间位置处的基准相对位置时的所述表面安装元器件的轮廓位置,
所述多个电极焊盘中,横轴方向或者纵轴方向的电极间间距成为小于所述多个连接端子中的横轴方向或者纵轴方向的端子间间距的尺寸,使得在涂布于所述多个电极焊盘的所述焊料的一部分缺失,并且在所述多个电极焊盘内成对的电极焊盘中的一个电极焊盘为焊料不浸润的情况下,所述表面安装元器件的实际轮廓位置成为与所述标准位置显示标记不同的位置。
发明效果
如上所述,在本发明的电子电路装置中,具有表面安装元器件的电路基板上,相对于具有多个背面端子的表面安装元器件的端子间间距,减小相互焊接连接的基板侧的电极间间距,并且在与表面安装元器件的轮廓位置对应的基板面上设置有标准位置显示标记。
因此,电路基板侧的电极焊盘集中于与表面安装元器件的轮廓位置对应的背面位置内,从而能进行小型化设计,另一方面,电极面积以及与其相连的布线图案的面积变小,具有用于涂布焊料的开口部的金属掩模的开口面积变小,存在由于焊料的转印失败导致的焊料不浸润发生的可能性变高的问题。
但是,若上述的焊料不浸润发生,则在进行焊接作业时,通过自动调整效果,搭载元器件会从不浸润端子侧被拉引至正常端子侧,表面安装元器件稳定在从标准位置显示标记偏离的位置,这能通过用肉眼观察判定或者通过利用电子摄像机的图像识别来判定,从而能进行不良品的修正处理以及将以堵塞状态残留于金属掩模的开口部的焊料去除。
因而,存在以下效果:能获得使用浸润性会劣化的无铅焊料来进行高密度设计而不会使不良品流出的小型电路基板,并能将该电路基板用于实际应用。
此外,具有以下效果:即使未发生焊料不浸润但表面安装元器件的搭载位置存在偏差,也能通过自动调整效果向标准位置移动,或者由于连接端子未设置于表面安装元器件的侧部端面,从而能防止其立起现象发生,并且在未发生焊料不浸润,但未向标准位置移动或者发生表面安装元器件的立起异常的情况下,在加热焊料后,表面安装元器件会处于从标准位置显示标记偏离的位置,对此能用肉眼观察判定或者通过利用电子摄像机的图像识别来判定,能防止不良品流出。
附图说明
图1是本发明的实施方式1的表面安装元器件的背面图。
图2是本发明的实施方式1的电路基板的表面图。
图3是图2的III-III线的电路基板的剖视图。
图4是本发明的实施方式1的电子电路装置的正常剖视图。
图5是图4的焊接不良时的电子电路装置的剖视图。
图6A是图4的元器件设置不良时的电子电路装置的焊接前的透视平面图。
图6B是图6A的焊接后的透视平面图。
图7A是图5的焊料不浸润时的电子电路装置中,元器件设置位置正常时的焊接前的透视平面图。
图7B是图7A的焊接后的透视平面图。
图8是本发明的实施方式2的表面安装元器件的背面图。
图9是本发明的实施方式2的电路基板的表面图。
图10是图9的X-X线的电路基板的剖视图。
图11是本发明的实施方式2的电子电路装置的正常剖视图。
图12是图11的焊接不良时的电子电路装置的剖视图。
图13A是图12的4点中的1点的焊料不浸润时的电子电路装置的焊接后的透视平面图。
图13B是图12的对角2点的焊料不浸润时的电子电路装置的焊接前的透视平面图。
图14A是图12的上下2点的焊料不浸润时的电子电路装置的焊接后的透视平面图。
图14B是图12的左右2点的焊料不浸润时的电子电路装置的焊接后的透视平面图。
图15是本发明的实施方式3的表面安装元器件的背面图。
图16是本发明的实施方式3的电路基板的表面图。
图17是图16的XVII-XVII线的电路基板的剖视图。
图18是本发明的实施方式3的电子电路装置的正常剖视图。
图19是图18的焊接不良时的电子电路装置的剖视图。
具体实施方式
实施方式1
(1)结构的详细说明
以下,对本发明的实施方式1的表面安装元器件的背面图即图1、本发明的实施方式1的电路基板的表面图即图2、以及图2的III-III线的电路基板的剖视图即图3的结构进行说明。
首先,在图1中,表面安装元器件10A通过将功率二极管设置于例如未图示的方形的陶瓷基板,并涂布防潮涂覆材料即包壳材料11而形成,在其背面如图所示,方形的一对连接端子12a、12b隔开其中心点上的端子间间距L2而露出。
接着,在图2中,在收纳于未图示的壳体的电路基板20A的表面上,一对电极焊盘22a、22b隔开其中心点上的电极间间距L1来配置,该电极焊盘22a、22b构成在图3中后述的铜箔图案26a、26b的一端,另一端与搭载在电路基板20A的未图示的其他电路元器件连接。
在电路基板20A的基材表面21,在基材表面21的大致整个面上,涂布全域阻挡膜25,而全域阻挡膜25的一部分区域即阻焊膜24a、24b涂布于电极焊盘22a、22b的轮廓外周部与铜箔图案26a、26b的表面,从而在此处未附着焊料。
此外,全域阻挡膜25与阻焊膜24a、24b虽然为了图示方便而分开进行记载,但实际上是以没有区别的相同材料的相同物在相同工序内涂布在电路基板10A的表面而成。
此外,设置于电路基板20A的表面的标准位置显示标记23示出表面安装元器件10A的基准搭载位置,在与表面安装元器件10A的四个角落对应的位置,基材表面露出成钩状,能在颜色不同的全域阻挡膜25中用肉眼观察。
但是,例如也能通过白色的丝印进行钩状的印刷来作为标准位置显示标记23。
接着,在图2的III-III线的剖视图即图3中,例如在玻璃环氧材料的电路基板20A的表面上,与铜箔图案26a、26b相连的一对电极焊盘22a、22b通过蚀刻处理生成。
此外,一对电极焊盘22a、22b的轮廓周边部与铜箔图案26a、26b的表面被阻焊膜24a、24b覆盖,一对电极焊盘22a、22b的轮廓中心部成为露出面。
在涂布了阻焊膜24a、24b的电路基板20A的表面搭载金属掩模30,在该金属掩模30上,在与一对电极焊盘22a、22b的轮廓中心部相对的位置设置有开口部30a、30b。
若从金属掩模30的外表面,用刮板(刮刀)将糊状的焊接材料压入,则焊接材料被涂布在开口部30a、30b上,此时的焊接材料的体积相当于将金属掩模30的厚度尺寸与阻焊膜24、24b的厚度尺寸相加得到的深度尺寸、与开口部30a、30b的面积即电极焊盘22a、22b的露出部面积的乘积。
接着,对于本发明的实施方式1的电子电路装置的正常剖视图即图4与图4中所示结构发生焊接不良时的电子电路装置的剖视图即图5进行说明。
在图4中,在电路基板20A上,表面安装元器件10A搭载于适当位置,对在图3中涂布于电极焊盘22a、22b的焊料31a、31b进行加热,从而进行一体化并构成电子电路装置100A。
该焊料31a、31b示出加热熔融之后冷却并固化的状态,涂布于电极焊盘22a、22b的整个露出面上的焊料扩散至偏移的连接端子12a、12b的整个表面上。
此时,左右的电极焊盘22a、22b与左右的连接端子12a、12b的重叠部的宽度即重叠尺寸L3、与非重叠部的宽度即非重叠尺寸L4的合计值W=L3+L4相当于连接端子12a、12b的端子宽度W。
此外,图1和图2所示的端子间间距L2与电极间间距L1的关系为L2=L1+2×L3。
因而,重叠部尺寸L3=(L2-L1)/2的关系成立,作为设计值,重叠尺寸L3与非重叠尺寸L4相等,连接端子12a、12b的各端子宽度W=L3+L4与电极焊盘22a、22b的各电极宽度W也为相同的值。
在图5的情况下,示出了在右侧的电极焊盘22b涂布焊接材料但在左侧的电极焊盘22a未涂布焊接材料的状态下进行加热处理时的电子电路装置100A的剖视面,在该情况下,通过由作用于已熔融的焊料的表面张力引起的自动调整效果,右侧的电极焊盘22b与连接端子12b的各中心位置一致,其结果,表面安装元器件10A的焊接后的连接位置与标准位置显示标记23的位置相比向左移动,其偏移尺寸为δ=W/2。
这里,W为电极焊盘22b的电极宽度。
(2)作用的详细说明
接着,对于如图4构成的电子电路装置100A,基于图6A、图6B、图7A、图7B,对于与其焊接处理相关联的局部作用进行详细地说明。
首先,作为电子电路装置100A的组装工序,对于图2中所示的电路基板20A,如图3所示搭载金属掩模30,从其开口部30a、30b将糊状的焊接材料压入并涂布,接着,在将金属掩模30取下的状态下,将图1所示的表面安装元器件10A和未图示的其他电路元器件搭载于电路基板20A,接着对搭载了元器件的电路基板20A的整体进行预热、加热、冷却以进行焊接连接。
图6A示出了对于左右电极焊盘22a、22b,在正确地涂布焊接材料的状态下,在表面安装元器件10A的搭载位置存在误差,搭载于与标准位置显示标记23的偏移尺寸为δ6<W/2的左侧位置的状态。
因而,右侧的电极焊盘22b与连接端子12b的重叠尺寸为接近最大值的值,左侧的电极焊盘22a与连接端子12a的重叠尺寸为接近最小值的值。
图6B示出在图6A的状态下进行电路基板20A整体的加热处理后的状态,通过涂布于左右电极焊盘22a、22b的焊接材料的表面张力,表面安装元器件10A向右侧移动,稳定在标准位置显示标记23所示出的规定位置。
由此,为了进行利用自动调整效果的向心移动,重要的是在一个电极部的重叠尺寸为最大时,至少在另一个电极部也留有最低限度的重叠尺寸。
图7A示出即使表面安装元器件10A搭载于电路基板20A的适当位置,焊料也未涂布于左侧的电极焊盘22a而仅涂布于右侧的电极焊盘22b的状态。
图7B示出在图7A的状态下进行电路基板20A整体的加热处理后的状态,通过涂布于右侧的电极焊盘22b的焊接材料的表面张力,表面安装元器件10A向左侧移动,与标准位置显示标记23所示出的规定位置相比产生偏移尺寸δ7=W/2。
该偏移尺寸δ7的产生是用肉眼观察判定、或者通过利用未图示的电子摄像机拍摄并进行画面解析来判定有无异常,由此能够对无法用肉眼观察的表面安装元器件10A的背面的焊接连接状态进行监视。
此外,连接端子12a、12b设置于表面安装元器件10A的背面,且未延长至侧部端面,因此在元器件搭载位置不平衡时,不易发生搭载元器件的立起现象(俗称曼哈顿现象或者立碑现象)。
此外,电极焊盘22a、22b呈变形条状,横向长度(图6A的上下方向尺寸)尺寸比电极宽度(图6A的左右方向尺寸)更大,因此与使用圆形的电极的情况相比,不会发生焊接材料与连接端子间的横向滑动、以及侧翻倾斜,表面安装元器件10A的搭载位置稳定。
这与实施方式2、3的情况相同,在实施方式2、3中即使使用圆形的电极焊盘,也能通过多个电极焊盘来整体上稳定支承表面安装元器件。
(3)实施方式1的要点和特征
由以上说明可知,本发明的实施方式1的电子电路装置是将设置于电路基板20A的表面的多个电极焊盘22a、22b与设置于表面安装元器件10A的背面的相同数量的连接端子12a、12b通过焊料31a、31b加热连接后得到的电子电路装置100A,
所述焊料31a、31b是铅含量为质量比0.1%以下的无铅焊料,
所述多个连接端子12a、12b未设置于所述表面安装元器件10A的侧部端面和表面位置,而仅设置于该表面安装元器件的背面并与所述电路基板20A的表面相对,
在成为所述电路基板20A的表面的元器件搭载面上,至少在所述表面安装元器件10A的对角位置,设置标准位置显示标记23,
所述标准位置显示标记23示出所述多个连接端子12a、12b处于搭载在所述多个电极焊盘22a、22b的中间位置处的基准相对位置时的所述表面安装元器件10A的轮廓位置,
所述多个电极焊盘22a、22b中,横轴方向的电极间间距L1为小于所述多个连接端子12a、12b中的横轴方向的端子间间距L2的尺寸,使得在涂布于所述多个电极焊盘22a、22b的所述焊料31a、31b的一部分缺失,在所述多个电极焊盘22a、22b内,成对的电极焊盘中的一个电极焊盘为焊料不浸润的情况下,所述表面安装元器件10A的实际轮廓位置成为与所述标准位置显示标记23不同的位置。
所述表面安装元器件10A在搭载于所述基准相对位置时,所述电极焊盘22a、22b与所述连接端子12a、12b的重叠部分的重叠尺寸L3至少是所述电极焊盘22a、22b的厚度尺寸以上,与偏移的所述连接端子12a、12b的非重叠部分的非重叠尺寸L4为比所述标准位置显示标记23的能肉眼看到的最小显示线宽更大的尺寸,
所述重叠尺寸L3是用于使涂布于所述电极焊盘22a、22b的所述焊料31a、31b能连接至所述连接端子12a、12b,并且能熔融扩散至该连接端子的表面的条件,
所述非重叠尺寸L4是在发生所述焊料不浸润的情况下,所述表面安装元器件10A通过自动调整效果进行向心移动的最大尺寸。
如上所述,与本发明的权利要求2相关联,表面安装元器件搭载于电路基板的正常位置,进行正常焊接时的电极焊盘与所述连接端子的重叠尺寸为电极焊盘的厚度尺寸以上,焊料不浸润时的向心移动尺寸即非重叠尺寸为标准位置显示标记的最小显示线宽以上的尺寸。
此外,重叠尺寸与非重叠尺寸的合计值相当于连接端子的端子宽度,若使重叠尺寸过大,则非重叠尺寸会变得过小,发生焊料不浸润时的自动调整效果所产生的向心力降低,从而无法检测出不良发生,并且即使产生因不良发生引起的向心移动,由此产生的移动尺寸过小,从而也难以用肉眼观察判定。
另一方面,若使重叠尺寸过度地降低,则表面安装元器件与电路基板的一体化强度降低,并且若考虑表面安装元器件的搭载尺寸偏差,则作为实际情况,预先使重叠尺寸与非重叠尺寸大致一致是妥当的尺寸分配。
因而,具有以下的特征:通过预先将电极间间距与端子间间距设定为与电极焊盘尺寸对应的规定尺寸,从而能确保适当的重叠尺寸,并且能获得用于检测焊料不浸润的自动调整效果。
这对于后述的实施方式2、3也相同。
所述多个电极焊盘22a、22b与连接至该电极焊盘的铜箔图案26a、26b的非焊接区域由以基板表面的整个区域为对象的全域阻挡膜25的一部分区域即阻焊膜24a、24b覆盖,并且
构成所述阻焊膜24a、24b的所述全域阻挡膜25的颜色为与所述电路基板20A的基材表面21不同的颜色,
所述标准位置显示标记23是不涂布所述全域阻挡膜25而使所述基材表面21的一部分露出成钩状后得到的标记,或者是印刷在涂布后的所述全域阻挡膜25的表面并且颜色与该阻挡膜不同的白色钩线。
如上所述,与本发明的权利要求3相关联,涂布于电极焊盘和布线用的铜箔图案的非焊接区域中的阻焊剂材料是与电路基板的基材不同的颜色,标准位置显示标记通过预先不涂布该阻焊剂材料而形成钩状来产生,或者对于涂布后的阻焊剂材料印刷白色的钩线而成。
因而,具有以下特征:在使基材表面露出的情况下,能方便地生成标准位置显示标记,并且成为细线的标准位置显示标记不会剥离。
此外,具有以下的特征:在使用白色钩线的情况下,能方便地利用电子摄像机进行图像识别。
这对于后述的实施方式2、3也相同。
所述表面安装元器件10A具有在其背面相互平行地配置的一对方形的连接端子12a、12b,
所述电路基板20A具有在其表面相互平行地配置的一对方形、或者其端部为圆弧状或实施了倒角处理的变形条状的电极焊盘22a、22b,
所述电极焊盘22a、22b的周围涂布有所述全域阻挡膜25的一部分区域即所述阻焊膜24a、24b,
用于将所述焊料31a、31b压入并涂布于所述电极焊盘22a、22b的表面的金属掩模30的开口部30a、30b与未涂布所述阻焊膜24a、24b的所述电极焊盘22a、22b的露出部分的整个区域相对,
所述金属掩模30的厚度尺寸比所述阻焊膜24a、24b的厚度尺寸更大,在压入的所述焊料31a、31b进行熔融时,该焊接材料的厚度尺寸减小至规定值,该焊接材料扩散至所述连接端子12a、12b的整个面上,并且所述规定值变得比所述阻焊膜24a、24b的厚度尺寸更大。
如上所述,与本发明的权利要求4相关联,2端子型的表面安装元器件的连接端子为方形,与此对应的电路基板的电极焊盘也为变形条状,在一对电极焊盘的中间部实施阻焊膜,金属掩模的开口部为与电极焊盘的露出表面相同的尺寸,但是熔融的焊料扩散至连接端子面的整个面。
因而,具有以下的特征:即使对于电极焊盘与连接端子不重叠的偏移部位,熔融焊料也会绕回,从而能扩大电极焊盘和连接端子的电连接面。
所述表面安装元器件10A是以1个功率二极管为主体,生成在平面面积为1~4平方mm的硅基板上,并将防潮保护膜作为包壳材料11的发热元器件,
未被所述阻焊膜24a、24b覆盖的所述电极焊盘22a、24b的露出部和在所述基准相对位置的所述连接端子12a、12b之间的重叠部分的所述重叠尺寸L3与所述连接端子12a、12b的所述非重叠尺寸L4的比率为L4/L3=1.1~0.9。
如上所述,与本发明的权利要求8至12相关联,表面安装元器件为未被树脂密封的小型的发热元器件,连接端子和电极焊盘的重叠尺寸与非重叠尺寸大致相等。
因而,具有以下特征:利用表面安装元器件的背面来设置电极焊盘,能同时确保用于确保焊接连接强度的重叠尺寸与焊料不浸润时的向心移动尺寸。
此外,具有以下特征:表面安装元器件产生的热量能从其连接端子高效地热传递至电极焊盘,并能从电路基板向其收纳壳体进行热传递散热,并且能经由防潮保护膜来辐射散热至壳体内。
实施方式2
(1)结构的详细说明
以下,对本发明的实施方式2的表面安装元器件的背面图即图8、本发明的实施方式2的电路基板的表面图即图9、以及图9的X-X线的电路基板的剖视图即图10的结构进行说明。
此外,实施方式2所涉及的电子电路装置100B是圆形4端子型,与实施方式1的电子电路装置100A的主要的不同点是:具备4个连接端子12a~12d、4个电极焊盘22a~22d,在各图中相同标号表示相同或者相当部分。
首先,在图8中,表面安装元器件10B通过将功率晶体管和其栅极电路部的相关元器件设置于例如未图示的方形的陶瓷基板,并涂布防潮涂覆材料即包壳材料11而成,在其背面,圆形的2对连接端子12a、12b、12c、12d隔开其中心点的端子间间距L2x、L2y而露出。
这里,L2x是横轴方向的端子间间距,L2y是纵轴方向的端子间间距。
接着,在图9中,在收纳于未图示的壳体的电路基板20B的表面上,2对圆形的电极焊盘22a、22b、22c、22d隔开其中心点的电极间间距L1x、L1y来配置,该电极焊盘22a~22d构成在图10中后述的铜箔图案26a~26d(铜箔图案26c、26d未图示)的一端,另一端与搭载在电路基板20B上的未图示的其他电路元器件连接。
这里,L1x是横轴方向的电极间间距,L1y是纵轴方向的电极间间距。
在电路基板20B的基材表面21,在基材表面21的大致整个面上涂布全域阻挡膜25,而该全域阻挡膜25的一部分区域即阻焊膜24a~24d涂布于电极焊盘22a~22d的轮廓外周部与铜箔图案26a~26d的表面,从而在此处未附着焊料。
此外,全域阻挡膜25与阻焊膜24a~24d虽然为了图示方便而分开进行记载,但实际上是以没有区别的相同材料的相同物,在相同工序内,涂布在电路基板10B的表面。
此外,设置于电路基板20B的表面的标准位置显示标记23示出表面安装元器件10B的基准搭载位置,在与表面安装元器件10B的四个角对应的位置,基材表面露出成钩状,能在颜色不同的全域阻挡膜25中用肉眼观察。
这里,例如也能通过白色的丝印进行钩状的印刷来作为标准位置显示标记23。
接着,在图9的X-X线的剖视图即图10中,例如在玻璃环氧材料的电路基板20B的表面上,与铜箔图案26a~26d相连的2对电极焊盘22a~22d通过蚀刻处理生成。
此外,2对电极焊盘22a~22d的轮廓周边部与铜箔图案26a~26d的表面被阻焊膜24a~24d覆盖,2对电极焊盘22a~22d的轮廓中心部成为露出面。
在涂布了阻焊膜24a~24d的电路基板20B的表面搭载金属掩模30,在该金属掩模30上与2对电极焊盘22a~22d的轮廓中心部相对的位置设置开口部30a~30d(开口部30c、30d未图示)。
若从金属掩模30的外表面,用刮板(刮刀)将糊状的焊接材料压入,则焊接材料被涂布在开口部30a~30d上,此时的焊接材料的体积相当于将金属掩模30的厚度尺寸与阻焊膜24a~24d的厚度尺寸相加得到的深度尺寸、与开口部30a~30d的面积即电极焊盘22a~22d的露出部面积的乘积。
接着,对于本发明的实施方式2的电子电路装置的正常剖视图即图11与图11所示结构发生焊接不良时的电子电路装置的剖视图即图12进行说明。
此外,图11的截面位置相当于图9的XI-XI线的截面位置。
在图11中,在电路基板20B上,表面安装元器件10B搭载于适当位置,在图10中,对涂布于电极焊盘22a~22d的焊料31a~31d(焊料31a、31b未图示)进行加热,从而进行一体化并构成电子电路装置100B。
该焊料31a~31d示出加热熔融之后冷却固化的状态,涂布于电极焊盘22a~22d的整个露出面上的焊料扩散至偏移的连接端子12a~12d的整个表面上。
此时,左右的电极焊盘22a、22b、12c、12d与左右的连接端子12a、12b、12c、12d的重叠部的宽度即重叠尺寸L3、与非重叠部的宽度即非重叠尺寸L4的合计值W=L3+L4相当于连接端子12a~12d的端子直径D。
此外,图8和图9所示的端子间间距L2x与电极间间距L1x的关系为L2x=L1x+2×L3。
因而,重叠部尺寸L3=(L2x-L1x)/2的关系成立,作为设计值,重叠尺寸L3与非重叠尺寸L4相等,连接端子12a~12d的端子直径D=L3+L4与电极焊盘22a~22d的电极直径D也为相同的值。
图12的情况下,示出在右侧的电极焊盘22b、22d上涂布有焊接材料而在左侧的电极焊盘22a、22c上未涂布焊接材料的状态下进行加热处理时的电子电路装置100B的剖视图,在该情况下,通过由作用于熔融后的焊料的表面张力引起的自动调整效果,右侧的电极焊盘22b、22d与连接端子12b、12d的各中心位置一致,作为其结果,表面安装元器件10B的焊接后的连接位置与标准位置显示标记23的位置相比向左移动,其偏移尺寸为δ=D/2。
这里,D为电极焊盘22d的直径。
(2)作用的详细说明
接着,对于如图11构成的电子电路装置100B,基于图13A、图13B、图14A、图14B,对于与其焊接处理相关联的局部作用进行详细地说明。
首先,作为电子电路装置100B的组装工序,对于图9中所示的电路基板20B,如图10所示搭载金属掩模30,从其开口部30a~30d将糊状的焊接材料压入并涂布,接着,在将金属掩模30取下的状态下,将图8所示的表面安装元器件10B和未图示的其他电路元器件搭载于电路基板20B,接着对搭载了元器件的电路基板20B的整体进行预热、加热、冷却来进行焊接连接。
图13A示出了在左上方的电极焊盘22a为焊料不浸润,在其他电极焊盘22b~22d上正确地涂布了焊接材料的状态下,将表面安装元器件10B搭载于标准位置,并进行焊接连接后的状态。
在该情况下,在对角位置的右下方的连接端子12d被拉引至电极端子22d侧,表面安装元器件10B被向倾斜左上方向拉引,产生与标准位置显示标记23的偏移尺寸ε1、ε2。
此外,根据后述的理由,图13A、图13B、图14A、图14B的端子间间距L2x和L2y的比率L2x/L2y的值与电极间间距L1x和L1y的比率L1x/L1y的值是不同的值。
图13B示出了在向右下方的对角线22ad上的左上方和右下方的电极焊盘22a、22d为焊料不浸润,在向右上方的对角线22cb上的左下方和右上方的电极焊盘22c、22b正确地涂布有焊接材料的状态下,将表面安装元器件10B搭载在标准位置上,且尚未进行焊接连接时的状态。
此时,若使图8的横轴和纵轴的端子间间距L2x和L2y的比率L2x/L2y的值与图9的横轴和纵轴的电极间间距L1x和L1y的比率L1x/L1y的值成为不同的值,则在正常状态下,虽然在向右上方的对角线12cb、22cb上的左下方的连接端子12c和电极焊盘22c、与右上方的连接端子12b和电极焊盘22b未配置在一直线上,但是如果在向右下方的对角线22ad上的电极焊盘22a、22d为焊料不浸润,则在向右上方的对角线12cb、22cb上的左下方的连接端子12c和电极焊盘22c、右上方的连接端子12b和电极焊盘22b会旋转移动成一直线,稳定在具有与标准位置显示标记23的偏移倾斜角θ的位置。
图14A示出表面安装元器件10B搭载于电路基板20B的适当位置,但焊料未涂布于左侧的2个电极焊盘22a、22c上,而仅涂布于右侧的2个电极焊盘22b、22d上的状态下,进行焊接连接后的状态。
在该情况下,在右侧的连接端子12b、12d被拉引至电极焊盘12b、12d,表面安装元器件10B被拉引至左方,产生与标准位置显示标记23的偏移尺寸δ14a。
图14B示出表面安装元器件10B搭载于电路基板20B的适当位置,但焊料未涂布于下侧的2个电极焊盘22c、22d上,而仅涂布于上侧的2个电极焊盘22a、22b上的状态下,进行焊接连接后的状态。
在该情况下,在上侧的连接端子12a、12b被拉引至电极焊盘22a、22b,表面安装元器件10B被拉引至下方,产生与标准位置显示标记23的偏移尺寸δ14b。
在图13A、图13B、图14A、图14B示出的偏移尺寸ε1、ε2、偏移倾斜角θ、偏移尺寸δ16a、δ16b的产生是用肉眼观察判定、或者通过利用未图示的电子摄像机拍摄并进行画面解析来判定有无异常,由此能够对无法用肉眼观察的表面安装元器件10B的背面的焊接连接状态进行监视。
此外,在以上的说明中,虽然连接端子12a~12d、电极焊盘22a~22d为圆形,但是也能够使连接端子12a~12d、电极焊盘22a~22d成为六边形或者八边形等多边形形状。
(3)实施方式2的要点和特征
由以上说明可知,本发明的实施方式2的电子电路装置是将设置于电路基板20B的表面的多个电极焊盘22a~22d与设置于表面安装元器件10B的背面的相同数量的连接端子12a~12d通过焊料31a~31d加热连接后得到的电子电路装置100B,
所述焊料31a~31d是铅含量为质量比0.1%以下的无铅焊料,
所述多个连接端子12a~12d不设置于所述表面安装元器件10B的侧部端面和表面位置,而仅设置于该表面安装元器件的背面并与所述电路基板20B的表面相对,
在成为所述电路基板20B的表面的元器件搭载面上,至少在所述表面安装元器件10B的对角位置,设置标准位置显示标记23,
所述标准位置显示标记23示出所述多个连接端子12a~12d处于搭载在所述多个电极焊盘22a~22d的中间位置处的基准相对位置时的所述表面安装元器件10B的轮廓位置,
所述多个电极焊盘22a~22d中,横轴方向或者纵轴方向的电极间间距L1x、L1y的尺寸比所述多个连接端子12a~12d中的横轴方向或者纵轴方向的端子间间距L2x、L2y小,使得在涂布于所述多个电极焊盘22a~22d的所述焊料31a~31d的一部分缺失,并且在所述多个电极焊盘22a~22d内,成对的电极焊盘中的一个电极焊盘为焊料不浸润的情况下,所述表面安装元器件10B的实际轮廓位置成为与所述标准位置显示标记23不同的位置。
所述表面安装元器件10B在搭载于所述基准相对位置时,所述电极焊盘22a~22d与所述连接端子12a~12d的重叠部分的重叠尺寸L3至少是所述电极焊盘22a~22d的厚度尺寸以上,与偏移的所述连接端子12a~12d的非重叠部分的非重叠尺寸L4为比所述标准位置显示标记23的能肉眼看到的最小显示线宽更大的尺寸,
所述重叠尺寸L3是用于使涂布于所述电极焊盘22a~22d的所述焊料31a~31d能连接至所述连接端子12a~12d,并且能熔融扩散至该连接端子的表面的条件,
所述非重叠尺寸L4是在发生所述焊料不浸润的情况下,所述表面安装元器件10B通过自动调整效果进行向心移动的最大尺寸。
所述多个电极焊盘22a~22d与连接至该电极焊盘的铜箔图案26a~26d的非焊接区域由以基板表面的整个区域为对象的全域阻挡膜25的一部分区域即阻焊膜24a~24d覆盖,并且
构成所述阻焊膜24a~24d的所述全域阻挡膜25的颜色为与所述电路基板20B的基材表面21不同的颜色,
所述标准位置显示标记23是不涂布所述全域阻挡膜25而使所述基材表面21的一部分露出成钩状后得到的标记,或者是印刷在所涂布的所述全域阻挡膜25的表面,且颜色与该阻挡膜不同的白色钩线。
所述表面安装元器件10B具有在其背面以方形配置的2对圆形或者多边形的连接端子12a~12d,
所述电路基板20B具有在其表面以方形配置的2对圆形或者多边形的电极焊盘22a~22d,
所述电极焊盘22a~22d的周围涂布所述全域阻挡膜25的一部分区域即所述阻焊膜24a~24b,
用于将所述焊料31a~31d压入并涂布于所述电极焊盘22a~22d的表面的金属掩模30的开口部30a~30d与未涂布所述阻焊膜24a~24d的所述电极焊盘22a~22d的露出部分的整个区域相对,
所述金属掩模30的厚度尺寸比所述阻焊膜24a~24d的厚度尺寸更大,在被压入的所述焊料31a~31d熔融时,该焊接材料的厚度尺寸减小至规定值,该焊接材料扩散至所述连接端子12a~12d的整个面上,并且所述规定值比所述阻焊膜24a~24d的厚度尺寸更大。
如上所述,与本发明的权利要求5相关联,4端子型的表面安装元器件的连接端子和与此对应的电路基板的电极焊盘为圆形,在2对电极焊盘的中间部实施阻焊膜,金属掩模的开口部为与电极焊盘的露出表面相同的尺寸,但是熔融的焊料扩散至连接端子面的整个面。
因而,具有以下的特征:即使对于电极焊盘与连接端子不重叠的偏移部位,熔融焊料也会绕回,从而能扩大电极焊盘和连接端子的电连接面。
所述电极焊盘22a~22d中,配置在横轴方向上的一对电极焊盘22a、22b的电极间间距L1x和另一对电极焊盘22c、22d的电极间间距L1x相同,并且配置在纵轴方向上的一对电极焊盘22a、22c的电极间间距L1y和另一对电极焊盘22b、22d的电极间间距L1y相同,
所述连接端子12a~12d中,配置在横轴方向上的一对连接端子12a、12b的端子间间距L2x和另一对连接端子12c、12d的端子间间距L2x相同,并且配置在纵轴方向上的一对连接端子12a、12c的端子间间距L2y和另一对连接端子12b、12d的端子间间距L2y相同,
成对的横向和纵向的所述电极间间距L1x、L1y与成对的横向和纵向的所述端子间间距L2x、L2y相比为较小的尺寸,并且纵向和横向方向的所述电极间间距的比率L1x/L1y与所述端子间间距的比率L2x/L2y设定为不同的值,使得在涂布于所述多个电极焊盘22a~22d的所述焊料31a~31d的一部分缺失,并且该电极焊盘为焊料不浸润的情况下,所述表面安装元器件10B的实际的轮廓位置成为与所述标准位置显示标记23不同的位置。
如上所述,与本发明的权利要求6相关联,由于与4端子型的表面安装元器件相关的成对的横向和纵向的电极间间距L1x、L1y成为与成对的横向和纵向的端子间间距L2x、L2y相比较小的尺寸,因而在4个电极焊盘内的1个、或者横轴方向的2个或者纵轴方向的2个电极焊盘上存在焊料不浸润的情况下,根据表面安装元器件的焊接连接后的轮廓位置成为与标准位置显示标记的位置不同的位置来进行检测,并且由于电极间间距的纵向和横向比率与端子间间距的纵向和横向比率成为不同的值,因而在对角位置的一对电极焊盘为焊料不浸润的情况下,由于附着焊料的一侧的电极焊盘的对角线与连接端子的对角线一致,从而在表面安装元器件的连接位置产生倾斜角,通过将该状态与标准位置显示标记的相对位置进行对比,从而能对其进行检测。
因而,具有以下特征:通过对电极焊盘的配置和连接端子的配置进行研究,从而能对各种的焊料不浸润进行检测。
所述表面安装元器件10B是以2个功率晶体管为主体,生成在平面面积为1~4平方mm的硅基板上,并将防潮保护膜作为包壳材料11的发热元器件,
未被所述阻焊膜24a~24d覆盖的所述电极焊盘22a~22d的露出部和在所述基准相对位置的所述连接端子12a~12d之间的重叠部分的所述重叠尺寸L3、与所述连接端子12a~12d的所述非重叠尺寸L4的比率为L4/L3=1.1~0.9。
如上所述,与本发明的权利要求8至12相关联,表面安装元器件为未被树脂密封的小型的发热元器件,连接端子和电极焊盘的重叠尺寸与非重叠尺寸大致相等。
因而,具有以下特征:利用表面安装元器件的背面来设置电极焊盘,能同时确保用于确保焊接连接强度的重叠尺寸与焊料不浸润时的向心移动尺寸。
此外,具有以下特征:表面安装元器件产生的热量能从其连接端子高效地热传递至电极焊盘,能从电路基板向其收纳壳体进行热传递散热,并且能经由防潮保护膜来辐射散热至壳体内。
实施方式3
(1)结构及作用的详细说明
以下,对本发明的实施方式3的表面安装元器件的背面图即图15、本发明的实施方式3的电路基板的表面图即图16、以及图16的XVII-XVII线的电路基板的剖视图即图17的结构进行说明。
此外,实施方式3所涉及的电子电路装置100C是混合3端子型,与实施方式1的电子电路装置100A的主要的不同点是:具备2个圆形的连接端子12a、12c、1个椭圆形的连接端子12e、与此相对应的2个圆形的电极焊盘22a、22c、以及1个椭圆形的电极焊盘22e,在各图中相同标号表示相同或者相当部分。
首先,在图15中,表面安装元器件10C通过将功率晶体管设置于例如未图示的方形的陶瓷基板,并涂布防潮涂覆材料即包壳材料11而成,在其背面,圆形的连接端子12a、12c和椭圆形的连接端子12e隔开其中心点的端子间间距L2x、L2y而露出。
这里,L2x是横轴方向的端子间间距,L2y是纵轴方向的端子间间距。
接着,在图16中,在收纳于未图示的壳体的电路基板20C的表面上,圆形的电极焊盘22a、22c和椭圆形的电极焊盘22e隔开其中心点的电极间间距L1x、L1y来配置,该电极焊盘22a、22c、22e构成在图17中后述的铜箔图案26a、26c、26e(铜箔图案26c未图示)的一端,另一端与搭载在电路基板20C的未图示的其他电路元器件连接。
这里,L1x是横轴方向的电极间间距,L1y是纵轴方向的电极间间距。
在电路基板20C的基材表面21,在基材表面21的大致整个面上涂布全域阻挡膜25,而该全域阻挡膜25的一部分区域即阻焊膜24a、24c、24e涂布于电极焊盘22a、22c、22e的轮廓外周部与铜箔图案26a、26c、26e的表面,从而在此处未附着焊料。
此外,全域阻挡膜25与阻焊膜24a、24c、24e虽然为了图示方便,分开进行记载,但实际是以没有区别的相同材料的相同物,在相同工序内,涂布在电路基板10C的表面。
此外,设置于电路基板20C的表面的标准位置显示标记23示出表面安装元器件10C的基准搭载位置,在与表面安装元器件10C的四个角落对应的位置,基材表面露出成钩状,在颜色不同的全域阻挡膜25中能用肉眼观察。
这里,例如也能通过白色的丝印进行钩状的印刷来作为标准位置显示标记23。
接着,在图16的XVII-XVII线的剖视图即图17中,例如在玻璃环氧材料的电路基板20C的表面上,与铜箔图案26a、26c、26e相连的电极焊盘22a、22c、22e通过蚀刻处理生成。
此外,电极焊盘22a、22c、22e的轮廓周边部与铜箔图案26a、26c、26e的表面被阻焊膜24a、24c、24e覆盖,电极焊盘22a、22c、22e的轮廓中心部成为露出面。
在涂布有阻焊膜24a、24c、24e的电路基板20C的表面搭载金属掩模30,在该金属掩模30上与电极焊盘22a、22c、22e的轮廓中心部相对的位置设置有开口部30a、30c、30e(开口部30c未图示)。
若从金属掩模30的外表面,用刮板(刮刀)将糊状的焊接材料压入,则焊接材料被涂布在开口部30a、30c、30e上,此时的焊接材料的体积相当于将金属掩模30的厚度尺寸与阻焊膜24a、24c、24e的厚度尺寸相加得到的深度尺寸、与开口部30a、30c、30e的面积即电极焊盘22a、22c、22e的露出部面积的乘积。
接着,对于本发明的实施方式3的电子电路装置的正常剖视图即图18与图18所示结构发生焊接不良时的电子电路装置的剖视图即图19的结构和作用进行说明。
在图18中,在电路基板20C上,表面安装元器件10C搭载于适当位置,在图17中对涂布于电极焊盘22a、22c、22e的焊料31a、31c、31e(焊料31c未图示)进行加热,从而进行一体化并构成电子电路装置100C。
该焊料31a、31c、31e示出加热熔融之后冷却固化的状态,涂布于电极焊盘22a、22c、22e的露出面整体上的焊料扩散至偏移的连接端子12a、12c、12e的整个表面上。
此时,电极焊盘22a、22c、22e与连接端子12a、12c、12e的重叠部的宽度即重叠尺寸L3、与非重叠部的宽度即非重叠尺寸L4的合计值(L3+L4)相当于连接端子12a、12c、12e的端子直径D或端子宽度W。
此外,图15和图16所示的端子间间距L2x与电极间间距L1x的关系为L2x=L1x+2×L3。
因而,重叠部尺寸L3=(L2x-L1x)/2的关系成立,作为设计值,重叠尺寸L3与非重叠尺寸L4相等,连接端子12a、12c的端子直径D=L3+L4或者连接端子12e的端子宽度W=L3+L4与电极焊盘22a、22c、22e的电极直径D、电极宽度W也为相同的值。
在图19的情况下,示出了在右侧的电极焊盘22e涂布焊接材料,而在左侧的电极焊盘22a、22c未涂布焊接材料的状态下进行加热处理时的电子电路装置100C的剖视面,在该情况下,通过由作用于已熔融的焊料的表面张力引起的自动调整效果,右侧的电极焊盘22e与连接端子12e的各中心位置一致,作为其结果,表面安装元器件10C的焊接后的连接位置与标准位置显示标记23的位置相比向左移动,其偏移尺寸为δ=W/2。
这里,W为电极焊盘22e的电极宽度。
如果右侧的电极焊盘22e为焊料不浸润,焊料涂布在左侧的电极焊盘22a、22c上,则在焊接连接后连接端子12a、12c被拉引至电极焊盘22a、22c,表面安装元器件10C向右移动,其偏移尺寸为δ=D/2。
这里,D为电极焊盘22a、22c的电极直径。
在左侧的电极焊盘22a、22c中任意一个为焊料不浸润的情况下,在焊接连接后连接端子12a或者连接端子12c被拉引至电极焊盘22a或者电极焊盘22c,表面安装元器件10C进行旋转并产生偏移倾斜角。
这样的偏移尺寸、偏移倾斜角的产生通过用肉眼观察判定、或者通过利用未图示的电子摄像机拍摄并进行画面解析来判定有无异常,由此能够对无法用肉眼观察的表面安装元器件10C的背面的焊接连接状态进行监视。
另一方面,在采用无铅焊料的情况下,焊料的熔融温度变高,存在容易发生电极焊盘的剥离的问题,将预先用阻焊膜对电极焊盘的外周部进行覆盖作为其应对是有效的。
但是,若微小面积的电极焊盘的外周被覆盖,则有效的焊接连接面的面积减小。
为了使该面积减小率最小,对于面积比例,周长较短的圆形的电极焊盘比方形的电极焊盘更有利。
即,例如若为了获得电极面积S使用直径D1的圆形电极,则其周长L1根据计算公式1进行计算。
π×D1×D1/4=S,∴D1=2×√(S/π),L1=π×D1=2×√(S×π)
····(计算公式1)
此外,若为了获得相同的电极面积S使用边长D2的方形电极,则其周长L2根据计算公式2进行计算。
D2×D2=S,∴D2=√(S),L2=4×D2=4×√(S)··(计算公式2)
因而,周长的比率为L1/L2=√(π)/2=0.886,圆形电极更有利。
因而,在以上的说明中,虽然连接端子12a、12c、电极焊盘22a、22c为圆形,但是也能够使连接端子12a、12c、电极焊盘22a、22c成为六边形或者八边形等多边形形状。
这对于实施方式2的电极焊盘22a~22d也相同。
(2)实施方式3的要点和特征
由以上说明可知,本发明的实施方式3的电子电路装置是将设置于电路基板20C的表面的多个电极焊盘22a、22c、22e与设置于表面安装元器件10A、10B、10C的背面的相同数量的连接端子12a、12c、12e通过焊料31a、31c、31e加热连接后得到的电子电路装置100C,
所述焊料31a、31c、31e是铅含量为质量比0.1%以下的无铅焊料,
所述多个连接端子12a、12c、12e不设置在所述表面安装元器件10C的侧部端面和表面位置,而仅设置于该表面安装元器件的背面,并与所述电路基板20C的表面相对,
在成为所述电路基板20C的表面的元器件搭载面上,至少在所述表面安装元器件10C的对角位置,设置标准位置显示标记23,
所述标准位置显示标记23示出所述多个连接端子12a、12c、12e处于搭载在所述多个电极焊盘22a、22c、22e的中间位置处的基准相对位置时的所述表面安装元器件10C的轮廓位置,
所述多个电极焊盘22a、22c、22e中,横轴方向或者纵轴方向的电极间间距L1x、L1y是所述多个连接端子12a、12c、12e中的与横轴方向或者纵轴方向的端子间间距L2x、L2y相比成为较小尺寸,使得在涂布于所述多个电极焊盘22a、22c、22e的所述焊料31a、31c、31e的一部分缺失,并且所述多个电极焊盘22a、22c、22e内,成对的电极焊盘中的一个电极焊盘为不浸润的情况下,所述表面安装元器件10C的实际轮廓位置成为与所述标准位置显示标记23不同的位置。
所述表面安装元器件10C在搭载于所述基准相对位置时,所述电极焊盘22a、22c、22e与所述连接端子12a、12c、12e的重叠部分的重叠尺寸L3至少是所述电极焊盘22a、22c、22e的厚度尺寸以上,与偏移的所述连接端子12a、12c、12e的非重叠部分的非重叠尺寸L4为比所述标准位置显示标记23的能肉眼看到的最小显示线宽更大的尺寸,
所述重叠尺寸L3是用于使涂布于所述电极焊盘22a、22c、22e的所述焊料31a、31c、31e连接至所述连接端子12a、12c、12e,并且能熔融扩散至该连接端子的表面的条件,
所述非重叠尺寸L4是在发生所述焊料不浸润的情况下,所述表面安装元器件10C通过自动调整效果进行向心移动的最大尺寸。
所述多个电极焊盘22a、22c、22e与连接至该电极焊盘的铜箔图案26a、26c、26e的非焊接区域由以基板表面的整个区域为对象的全域阻挡膜25的一部分区域即阻焊膜24a、24c、24e覆盖,并且
构成所述阻焊膜24a、24c、24e的所述全域阻挡膜25的颜色为与所述电路基板20C的基材表面21不同的颜色,
所述标准位置显示标记23是不涂布所述全域阻挡膜25而使所述基材表面21的一部分露出成钩状后得到的标记,或者是印刷在所涂布的所述全域阻挡膜25的表面,且颜色与该阻挡膜不同的白色钩线。
所述表面安装元器件10C具有在其背面配置在3个方向的2个圆形或者多边形的连接端子12a、12c、以及具有2个该连接端子的面积的1个方形或者椭圆形的连接端子12e,
所述电路基板20C具有在其表面配置在3个方向的2个圆形或者多边形的电极焊盘22a、22c、以及具有2个该电极焊盘的面积的1个方形或者椭圆形的电极焊盘22e,
所述电极焊盘22a、22c、22e的周围涂布所述全域阻挡膜25的一部分区域即所述阻焊膜24a、24c、24e,
用于将所述焊料31a、31c、31e压入并涂布于所述电极焊盘22a、22c、22e的表面的金属掩模30的开口部30a、30c、30e与未涂布所述阻焊膜24a、24c、24e的所述电极焊盘22a、22c、22e的露出部分的整个区域相对,
所述金属掩模30的厚度尺寸比所述阻焊膜24a、24c、24e的厚度尺寸更大,在压入的所述焊料31a、31c、31e熔融时,该焊接材料的厚度尺寸减小至规定值,该焊接材料扩散至所述连接端子12a、12c、12e的整个面上,并且所述规定值比所述阻焊膜24a、24c、24e的厚度尺寸更大。
如上所述,与本发明的权利要求7相关联,3端子型的表面安装元器件的连接端子和与此对应的电路基板的电极焊盘将圆形、方形或者椭圆形组合使用,在3个方向的电极焊盘的中间部实施阻焊膜,金属掩模的开口部为与电极焊盘的露出表面相同的尺寸,但熔融的焊料会扩散至连接端子面的整个面。
因而,具有以下的特征:对于电极焊盘与连接端子不重叠的偏移部位,熔融焊料也会绕回,从而能扩大电极焊盘和连接端子的电连接面。
此外,具有以下特征:通过将3个电极焊盘和连接端子内的各1个的面积设为与其他2个的面积相等的面积,从而在表面安装元器件的搭载位置发生偏移时,能利用自动调整效果使表面安装元器件的搭载位置向心恢复至中间位置。
此外,具有以下特征:较大的1个、较小的2个电极焊盘内,在较小的2个双方或者较大的1个中的任意一方存在焊料不浸润的情况下,与2端子型的表面安装元器件相同,在进行了焊接时与标准位置显示标记之间发生位置偏移,能对发生异常进行检测,并且在仅较小的2个电极焊盘中的一个存在焊料不浸润的情况下,在进行了焊接时表面安装元器件发生倾斜,从而和标准位置显示标记之间发生位置偏移,能对发生异常进行检测。
所述表面安装元器件10A、10B、10C是以2个功率二极管或者1个功率晶体管为主体,生成在平面面积为1~4平方mm的硅基板上,并将防潮保护膜作为包壳材料11的发热元器件,
未被所述阻焊膜24a、24c、24e覆盖的所述电极焊盘22a、22c、22e的露出部和在所述基准相对位置的所述连接端子12a、12c、12e之间的重叠部分的所述重叠尺寸L3、与所述连接端子12a、12c、12e的所述非重叠尺寸L4的比率为L4/L3=1.1~0.9。
如上所述,与本发明的权利要求8至12相关联,表面安装元器件为未被树脂密封的小型的发热元器件,连接端子和电极焊盘的重叠尺寸与非重叠尺寸大致相等。
因而,具有以下特征:利用表面安装元器件的背面来设置电极焊盘,能同时确保用于确保焊接连接强度的重叠尺寸与焊料不浸润时的向心移动尺寸。
此外,具有以下特征:表面安装元器件产生的热量能从其连接端子高效地热传递至电极焊盘,能从电路基板向其收纳壳体进行热传递散热,并且能经由防潮保护膜来辐射散热至壳体内。
此外,作为搭载的电子元器件,存在1个功率晶体管、或者具有1个共用端子的2个功率二极管等。
标号说明
10A 表面安装元器件(2端子元器件),
10B 表面安装元器件(4端子元器件),
10C 表面安装元器件(3端子元器件),
11 包壳材料,
12a~12e 连接端子,
20A~20C 电路基板,
21 基材表面,
22a~22e 电极焊盘,
23 标准位置显示标记,
24a~24e 阻焊膜(图案覆盖部),
25 全域阻挡膜(基本整个区域),
26a~26e 铜箔图案,
30 金属掩模,
30a~30e 开口部,
31a~31e 焊料,
100A~100C 电子电路装置,
L1 电极间间距,
L1x、L1y 电极间间距,
L2 端子间间距,
L2x、L2y 端子间间距,
L3 重叠尺寸,
L4 非重叠尺寸。
Claims (12)
1.一种电子电路装置,是将设置于电路基板的表面的多个电极焊盘与设置于表面安装元器件的背面的相同数量的连接端子通过焊料加热连接的电子电路装置,其特征在于,
所述焊料是铅含量为质量比0.1%以下的无铅焊料,
所述多个连接端子不设置在所述表面安装元器件的侧部端面和表面位置,而设置于该表面安装元器件的背面并与所述电路基板的表面相对,
在成为所述电路基板的表面的元器件搭载面上,至少在所述表面安装元器件的对角位置,设置标准位置显示标记,
所述标准位置显示标记示出所述多个连接端子处于搭载在所述多个电极焊盘的中间位置处的基准相对位置时的所述表面安装元器件的轮廓位置,
所述多个电极焊盘中,横轴方向或者纵轴方向的电极间间距成为小于所述多个连接端子中的横轴方向或者纵轴方向的端子间间距的尺寸,使得在涂布于所述多个电极焊盘的所述焊料的一部分缺失,并且在所述多个电极焊盘内成对的电极焊盘中的一个电极焊盘为焊料不浸润的情况下,所述表面安装元器件的实际轮廓位置成为与所述标准位置显示标记不同的位置。
2.如权利要求1所述的电子电路装置,其特征在于,所述表面安装元器件在搭载于所述基准相对位置时,所述电极焊盘与所述连接端子的重叠部分的重叠尺寸L3至少是所述电极焊盘的厚度尺寸以上,与偏移的所述连接端子的非重叠部分的非重叠尺寸L4为比所述标准位置显示标记的能肉眼看到的最小显示线宽更大的尺寸,
所述重叠尺寸L3是用于使涂布于所述电极焊盘的所述焊料能连接至所述连接端子,并且能熔融扩散至该连接端子的表面的条件,
所述非重叠尺寸L4是在发生所述焊料不浸润的情况下,所述表面安装元器件通过自动调整效果进行向心移动的最大尺寸。
3.如权利要求1或2所述的电子电路装置,其特征在于,所述多个电极焊盘与连接至该电极焊盘的铜箔图案的非焊接区域由以基板表面的整个区域为对象的全域阻挡膜的一部分区域即阻焊膜覆盖,并且
构成所述阻焊膜的所述全域阻挡膜的颜色为与所述电路基板的基材表面不同的颜色,
所述标准位置显示标记是不涂布所述全域阻挡膜而使所述基材表面的一部分露出成钩状后得到的标记,或者是印刷在所涂布的所述全域阻挡膜的表面且与该阻挡膜不同的颜色的白色钩线。
4.如权利要求3所述的电子电路装置,其特征在于,所述表面安装元器件具有在其背面相互平行地配置的一对方形的连接端子,
所述电路基板具有在其表面相互平行地配置的一对方形、或者其端部为圆弧状或实施了倒角处理的变形条状的电极焊盘,
所述电极焊盘的周围涂布有所述全域阻挡膜的一部分区域即所述阻焊膜,
用于将所述焊料压入并涂布在所述电极焊盘的表面上的金属掩模的开口部与未涂布所述阻焊膜的所述电极焊盘的露出部分的整个区域相对,
所述金属掩模的厚度尺寸比所述阻焊膜的厚度尺寸更大,在压入的所述焊料熔融时,该焊接材料的厚度尺寸减小至规定值,该焊接材料扩散至所述连接端子的整个面上,并且所述规定值比所述阻焊膜的厚度尺寸更大。
5.如权利要求3所述的电子电路装置,其特征在于,所述表面安装元器件具有在其背面以方形配置的2对圆形或者多边形的连接端子,
所述电路基板具有在其表面以方形配置的2对圆形或者多边形的电极焊盘,
所述电极焊盘的周围涂布有所述全域阻挡膜的一部分区域即所述阻焊膜,
用于将所述焊料压入并涂布在所述电极焊盘的表面上的金属掩模的开口部与未涂布所述阻焊膜的所述电极焊盘的露出部分的整个区域相对,
所述金属掩模的厚度尺寸比所述阻焊膜的厚度尺寸更大,在压入的所述焊料熔融时,该焊接材料的厚度尺寸减小至规定值,该焊接材料扩散至所述连接端子的整个面上,并且所述规定值比所述阻焊膜的厚度尺寸更大。
6.如权利要求5所述的电子电路装置,其特征在于,所述电极焊盘中,配置在横轴方向上的一对电极焊盘的电极间间距L1x和另一对电极焊盘的电极间间距L1x相同,并且配置在纵轴方向上的一对电极焊盘的电极间间距L1y和另一对电极焊盘的电极间间距L1y相同,
所述连接端子中,配置在横轴方向上的一对连接端子的端子间间距L2x和另一对连接端子的端子间间距L2x相同,并且配置在纵轴方向上的一对连接端子的端子间间距L2y和另一对连接端子的端子间间距L2y相同,
成对的横向和纵向的所述电极间间距L1x、L1y与成对的横向和纵向的所述端子间间距L2x、L2y相比为较小的尺寸,并且横向和纵向方向的所述电极间间距的比率L1x/L1y与所述端子间间距的比率L2x/L2y设定为不同的值,使得在涂布于所述多个电极焊盘的所述焊料的一部分缺失,其电极焊盘为焊料不浸润的情况下,所述表面安装元器件的实际的轮廓位置成为与所述标准位置显示标记不同的位置。
7.如权利要求3所述的电子电路装置,其特征在于,所述表面安装元器件具有在其背面配置在3个方向的2个圆形或者多边形的连接端子、以及具有2个该连接端子的面积的1个方形或者椭圆形的连接端子,
所述电路基板具有在其表面配置在3个方向的2个圆形或者多边形的电极焊盘、以及具有2个该电极焊盘的面积的1个方形或者椭圆形的电极焊盘,
所述电极焊盘的周围涂布有所述全域阻挡膜的一部分区域即所述阻焊膜,
用于将所述焊料压入并涂布在所述电极焊盘的表面上的金属掩模的开口部与未涂布所述阻焊膜的所述电极焊盘的露出部分的整个区域相对,
所述金属掩模的厚度尺寸比所述阻焊膜的厚度尺寸更大,在压入的所述焊料熔融时,该焊接材料的厚度尺寸减小至规定值,该焊接材料扩散至所述连接端子的整个面上,并且所述规定值比所述阻焊膜的厚度尺寸更大。
8.如权利要求3所述的电子电路装置,其特征在于,所述表面安装元器件是以1个或者2个功率二极管、或者以1个功率晶体管为主体,生成在平面面积为1~4平方mm的硅基板上,并将防潮保护膜作为包壳材料的发热元器件,
未被所述阻焊膜覆盖的所述电极焊盘的露出部和在所述基准相对位置的所述连接端子之间的重叠部分的所述重叠尺寸L3与所述连接端子的所述非重叠尺寸L4的比率为L4/L3=1.1~0.9。
9.如权利要求4所述的电子电路装置,其特征在于,所述表面安装元器件是以1个或者2个功率二极管、或者以1个功率晶体管为主体,生成在平面面积为1~4平方mm的硅基板上,并将防潮保护膜作为包壳材料的发热元器件,
未被所述阻焊膜覆盖的所述电极焊盘的露出部和在所述基准相对位置的所述连接端子之间的重叠部分的所述重叠尺寸L3与所述连接端子的所述非重叠尺寸L4的比率为L4/L3=1.1~0.9。
10.如权利要求5所述的电子电路装置,其特征在于,所述表面安装元器件是以1个或者2个功率二极管、或者以1个功率晶体管为主体,生成在平面面积为1~4平方mm的硅基板上,并将防潮保护膜作为包壳材料的发热元器件,
未被所述阻焊膜覆盖的所述电极焊盘的露出部和在所述基准相对位置的所述连接端子之间的重叠部分的所述重叠尺寸L3与所述连接端子的所述非重叠尺寸L4的比率为L4/L3=1.1~0.9。
11.如权利要求6所述的电子电路装置,其特征在于,所述表面安装元器件是以1个或者2个功率二极管、或者以1个功率晶体管为主体,生成在平面面积为1~4平方mm的硅基板上,并将防潮保护膜作为包壳材料的发热元器件,
未被所述阻焊膜覆盖的所述电极焊盘的露出部和在所述基准相对位置的所述连接端子之间的重叠部分的所述重叠尺寸L3与所述连接端子的所述非重叠尺寸L4的比率为L4/L3=1.1~0.9。
12.如权利要求7所述的电子电路装置,其特征在于,所述表面安装元器件是以1个或者2个功率二极管、或者以1个功率晶体管为主体,生成在平面面积为1~4平方mm的硅基板上,并将防潮保护膜作为包壳材料的发热元器件,
未被所述阻焊膜覆盖的所述电极焊盘的露出部和在所述基准相对位置的所述连接端子之间的重叠部分的所述重叠尺寸L3与所述连接端子的所述非重叠尺寸L4的比率为L4/L3=1.1~0.9。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016005112A JP6261625B2 (ja) | 2016-01-14 | 2016-01-14 | 電子回路装置 |
JP2016-005112 | 2016-01-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106973500A true CN106973500A (zh) | 2017-07-21 |
CN106973500B CN106973500B (zh) | 2020-02-18 |
Family
ID=59256042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610926058.8A Active CN106973500B (zh) | 2016-01-14 | 2016-10-24 | 电子电路装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10070529B2 (zh) |
JP (1) | JP6261625B2 (zh) |
CN (1) | CN106973500B (zh) |
DE (1) | DE102016218867A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107529001A (zh) * | 2017-08-28 | 2017-12-29 | 信利光电股份有限公司 | 一种双摄像模组搭载对位方法 |
CN111148427A (zh) * | 2019-12-31 | 2020-05-12 | 无锡市同步电子制造有限公司 | 垛形/i形预置焊料端子连接器的返修工艺 |
CN115579440A (zh) * | 2022-12-09 | 2023-01-06 | 惠科股份有限公司 | Led芯片、刷料装置及led芯片的刷料固晶方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6956552B2 (ja) * | 2017-07-19 | 2021-11-02 | 株式会社小糸製作所 | 車載用電子回路実装基板 |
FR3075558B1 (fr) * | 2017-12-19 | 2019-11-15 | Safran Electronics & Defense | Suppression des zones de forte contrainte dans les assemblages electroniques |
KR102551218B1 (ko) * | 2018-08-07 | 2023-07-03 | 삼성전기주식회사 | 적층형 전자 부품 및 그 실장 기판 |
DE102019116103B4 (de) * | 2019-06-13 | 2021-04-22 | Notion Systems GmbH | Verfahren zum Beschriften einer Leiterplatte durch Erzeugen von Schattierungen in einer funktionalen Lackschicht |
CN112165765B (zh) * | 2020-10-27 | 2021-12-07 | 惠州市特创电子科技股份有限公司 | 线路板以及电子通讯装置 |
US20240206072A1 (en) * | 2022-12-14 | 2024-06-20 | Lumileds Llc | Light-emitting diode array with precise position assembly for automotive headlight applications |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145198A (ja) * | 1997-11-10 | 1999-05-28 | Toshiba Corp | 半導体装置 |
JP2001156432A (ja) * | 1999-11-29 | 2001-06-08 | Opnext Japan Inc | モジュール及び電子部品の実装方法 |
JP2002353578A (ja) * | 2001-05-22 | 2002-12-06 | Murata Mfg Co Ltd | 表面実装部品用基板および基板に対する表面実装部品の実装方法 |
US20070000684A1 (en) * | 2005-06-29 | 2007-01-04 | Nidec Corporation | Circuit board and visual inspection method of mount position of electronic component |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0927666A (ja) * | 1995-07-10 | 1997-01-28 | Sony Corp | 配線基板へのチップ部品実装構造 |
JPH10163587A (ja) * | 1996-11-28 | 1998-06-19 | Nec Home Electron Ltd | プリント基板 |
JPH1117319A (ja) * | 1997-06-26 | 1999-01-22 | Matsushita Electric Ind Co Ltd | チップの実装方法 |
EP1654765A2 (en) * | 2004-01-10 | 2006-05-10 | Hvvi Semiconductors, Inc. | Power semiconductor device and method therefor cross reference to related applications |
JP4445351B2 (ja) * | 2004-08-31 | 2010-04-07 | 株式会社東芝 | 半導体モジュール |
US7482220B2 (en) * | 2005-02-15 | 2009-01-27 | Semiconductor Components Industries, L.L.C. | Semiconductor device having deep trench charge compensation regions and method |
US7300850B2 (en) * | 2005-09-30 | 2007-11-27 | Semiconductor Components Industries, L.L.C. | Method of forming a self-aligned transistor |
JP5107839B2 (ja) * | 2008-09-10 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2016
- 2016-01-14 JP JP2016005112A patent/JP6261625B2/ja active Active
- 2016-08-05 US US15/229,409 patent/US10070529B2/en active Active
- 2016-09-29 DE DE102016218867.4A patent/DE102016218867A1/de not_active Ceased
- 2016-10-24 CN CN201610926058.8A patent/CN106973500B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145198A (ja) * | 1997-11-10 | 1999-05-28 | Toshiba Corp | 半導体装置 |
JP2001156432A (ja) * | 1999-11-29 | 2001-06-08 | Opnext Japan Inc | モジュール及び電子部品の実装方法 |
JP2002353578A (ja) * | 2001-05-22 | 2002-12-06 | Murata Mfg Co Ltd | 表面実装部品用基板および基板に対する表面実装部品の実装方法 |
US20070000684A1 (en) * | 2005-06-29 | 2007-01-04 | Nidec Corporation | Circuit board and visual inspection method of mount position of electronic component |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107529001A (zh) * | 2017-08-28 | 2017-12-29 | 信利光电股份有限公司 | 一种双摄像模组搭载对位方法 |
CN107529001B (zh) * | 2017-08-28 | 2020-07-24 | 信利光电股份有限公司 | 一种双摄像模组搭载对位方法 |
CN111148427A (zh) * | 2019-12-31 | 2020-05-12 | 无锡市同步电子制造有限公司 | 垛形/i形预置焊料端子连接器的返修工艺 |
CN115579440A (zh) * | 2022-12-09 | 2023-01-06 | 惠科股份有限公司 | Led芯片、刷料装置及led芯片的刷料固晶方法 |
CN115579440B (zh) * | 2022-12-09 | 2023-07-18 | 惠科股份有限公司 | Led芯片、刷料装置及led芯片的刷料固晶方法 |
Also Published As
Publication number | Publication date |
---|---|
US20170208689A1 (en) | 2017-07-20 |
DE102016218867A1 (de) | 2017-07-20 |
US10070529B2 (en) | 2018-09-04 |
CN106973500B (zh) | 2020-02-18 |
JP6261625B2 (ja) | 2018-01-17 |
JP2017126659A (ja) | 2017-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106973500A (zh) | 电子电路装置 | |
KR101237172B1 (ko) | 범프-온-리드 플립 칩 인터커넥션 | |
US9545013B2 (en) | Flip chip interconnect solder mask | |
US5926731A (en) | Method for controlling solder bump shape and stand-off height | |
US9406600B2 (en) | Printed circuit board and stacked semiconductor device | |
JP4962217B2 (ja) | プリント配線基板及び電子装置製造方法 | |
EP1168445A1 (en) | Integrated circuit | |
US6479755B1 (en) | Printed circuit board and pad apparatus having a solder deposit | |
US7383977B2 (en) | Method for attaching a shield can to a PCB and a shield can therefor | |
JPH07131139A (ja) | 電子部品用配線基板 | |
JP2001230537A (ja) | ハンダバンプの形成方法 | |
JP2004207287A (ja) | はんだ付け用ランド、プリント配線基板 | |
JP4961572B2 (ja) | 半導体実装用基板 | |
JP2002184791A (ja) | 半導体デバイス | |
JP2006313792A (ja) | プリント配線基板 | |
JP2006024813A (ja) | プリント基板 | |
JP2001185842A (ja) | 電子部品実装基板及び電子部品の実装方法 | |
JP3214009B2 (ja) | 半導体素子の実装基板および方法 | |
US20090080170A1 (en) | Electronic carrier board | |
EP1359794A1 (en) | A method for soldering a shield can to a PCB and shield can therefor | |
JPH04134879U (ja) | 印刷配線板 | |
JP2005064379A (ja) | 配線基板およびその製造方法 | |
JP2007134497A (ja) | 実装基板及びその製造方法 | |
JP2003179333A (ja) | 印刷回路基板 | |
JPH05327197A (ja) | 集積回路のランドパターン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |