CN106960881A - 薄膜晶体管及其制备方法 - Google Patents

薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN106960881A
CN106960881A CN201710348174.0A CN201710348174A CN106960881A CN 106960881 A CN106960881 A CN 106960881A CN 201710348174 A CN201710348174 A CN 201710348174A CN 106960881 A CN106960881 A CN 106960881A
Authority
CN
China
Prior art keywords
electrode
substrate
orthographic projection
active layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710348174.0A
Other languages
English (en)
Other versions
CN106960881B (zh
Inventor
陈传宝
石跃
马俊才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710348174.0A priority Critical patent/CN106960881B/zh
Publication of CN106960881A publication Critical patent/CN106960881A/zh
Application granted granted Critical
Publication of CN106960881B publication Critical patent/CN106960881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管及其制备方法。薄膜晶体管包括设置在基底上的栅电极和覆盖所述栅电极的栅绝缘层，还包括依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极。制备方法包括：在基底上形成栅电极和栅绝缘层；在栅绝缘层上形成依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极。本发明通过将第一电极、有源层和第二电极依次叠设在栅电极远离基底的表面上，且第一电极、有源层和第二电极在基底上的正投影与栅电极在基底上的正投影至少部分重合，有效减小了薄膜晶体管的尺寸，不仅可以提高开口率，实现高分辨率显示，而且可以保证对位精度和线宽控制，提高了良品率。

Description

薄膜晶体管及其制备方法
技术领域
本发明涉及显示技术领域，具体涉及一种薄膜晶体管及其制备方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，TFT-LCD)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，越来越多地被应用于高性能显示领域当中。TFT-LCD的主体结构包括对盒的阵列基板和彩膜基板，阵列基板包括矩阵排列的多个像素单元，像素单元由多条栅线和多条数据线垂直交叉限定，在栅线与数据线的交叉位置处设置有薄膜晶体管。
图1A为现有阵列基板的结构示意图，图1B为图1A中A-A向剖视图。如图1A、图1B所示，阵列基板包括栅线20、数据线30、像素电极17和薄膜晶体管，其中，薄膜晶体管和像素电极17位于栅线20和数据线30垂直交叉所限定的像素单元内。薄膜晶体管包括：设置在基底10上的栅电极11，覆盖栅电极11的栅绝缘层12，设置在栅绝缘层12上的有源层13，设置在有源层13上的源电极14和漏电极15。其中，栅电极11与栅线20连接，数据线30与栅电极11的重叠部分作为薄膜晶体管的源电极14，漏电极15与源电极14相对设置，其间区域形成水平沟道，漏电极15通过钝化层16上的过孔与像素电极17连接。当栅电极加载栅扫描信号时，栅电极上方的有源层会从半导体状态变为导体状态，将来自数据线的显示信号通过源电极、有源层和漏电极加载到像素电极上。
近年来，高分辨率显示面板逐渐成为行业发展趋势。通常，显示面板的分辨率(Pixels per inch，PPI)与阵列基板的像素开口率有关，而阵列基板的像素开口率与每个像素单元的薄膜晶体管尺寸有关，薄膜晶体管所占区域越大，像素开口率就越小，显示面板的分辨率越低，因此减小薄膜晶体管尺寸是提高分辨率的重要途径之一。但对于如图1A、图1B所示源漏电极平行设置的薄膜晶体管结构，受数据线宽度以及制备工艺中对位精度和线宽控制等影响，减小该结构形式薄膜晶体管尺寸受到很大制约，因此现有结构形式的薄膜晶体管难以通过减小尺寸来提高分辨率。
发明内容
本发明实施例所要解决的技术问题是，提供一种薄膜晶体管及其制备方法，以克服现有薄膜晶体管难以通过减小尺寸来提高分辨率的问题。
为了解决上述技术问题，本发明实施例提供了一种薄膜晶体管，包括设置在基底上的栅电极和覆盖所述栅电极的栅绝缘层，还包括依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极。
可选地，所述依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极包括：所述第一电极设置在栅绝缘层上且其在基底上的正投影与所述栅电极在基底上的正投影至少部分重合，所述有源层设置在第一电极上且其在基底上的正投影与所述栅电极在基底上的正投影至少部分重合，所述第二电极设置在有源层上且其在基底上的正投影与所述栅电极在基底上的正投影至少部分重合，依次叠设的第一电极、有源层和第二电极形成垂直沟道结构。
可选地，所述第一电极、有源层或第二电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合包括：第一电极、有源层或第二电极在基底上的正投影范围与栅电极在基底上的正投影范围完全相同，或者，第一电极、有源层或第二电极在基底上的正投影范围位于栅电极在基底上的正投影范围之内。
可选地，所述有源层的材料包括多晶硅或金属氧化物，厚度为2000～8000埃。
可选地，所述栅电极在基底上正投影的宽度是第一电极或第二电极在基底上正投影的宽度的1.2～1.3倍。
为了解决上述技术问题，本发明实施例还提供了一种薄膜晶体管的制造方法，包括：
在基底上形成栅电极和栅绝缘层；
在栅绝缘层上形成依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极。
可选地，所述在栅绝缘层上形成依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极，包括：
通过构图工艺在栅绝缘层上形成第一电极，所述第一电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合；通过构图工艺在第一电极上形成有源层，所述有源层在基底上的正投影与所述栅电极在基底上的正投影至少部分重合；通过构图工艺在有源层上形成第二电极，所述第二电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合。
可选地，所述在栅绝缘层上形成依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极，包括：
通过半色调掩膜或灰色调掩膜的构图工艺在栅绝缘层上形成叠设的第一电极和有源层，所述第一电极和有源层在基底上的正投影与所述栅电极在基底上的正投影至少部分重合；通过构图工艺在有源层上形成第二电极，第二电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合。
可选地，所述在栅绝缘层上形成依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极，包括：
通过构图工艺在栅绝缘层上形成第一电极，所述第一电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合；通过半色调掩膜或灰色调掩膜的构图工艺在第一电极上形成叠设的有源层和第二电极，所述有源层和第二电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合。
可选地，所述第一电极、有源层或第二电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合包括：第一电极、有源层或第二电极在基底上的正投影范围与栅电极在基底上的正投影范围完全相同，或者，第一电极、有源层或第二电极在基底上的正投影范围位于栅电极在基底上的正投影范围之内。
可选地，所述栅电极在基底上正投影的宽度是第一电极或第二电极在基底上正投影的宽度的1.2～1.3倍。
本发明实施例还提供了一种阵列基板，包括栅线、数据线、像素电极和上述的薄膜晶体管，所述栅线与所述薄膜晶体管的栅电极连接，所述像素电极与所述薄膜晶体管的第二电极连接，所述数据线在基底上的正投影与所述栅电极在基底上的正投影具有重叠区域，所述重叠区域对应的数据线部分作为薄膜晶体管的第一电极。
本发明实施例还提供了一种显示面板，包括上述的阵列基板。
本发明实施例所提供的薄膜晶体管及其制备方法，通过将第一电极、有源层和第二电极依次叠设在栅电极远离基底的表面上，且第一电极、有源层和第二电极在基底上的正投影与栅电极在基底上的正投影至少部分重合，有效减小了薄膜晶体管的尺寸，不仅可以提高开口率，实现高分辨率显示，而且可以保证对位精度和线宽控制，提高了良品率。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
图1A为现有阵列基板的结构示意图，图1B为图1A中A-A向剖视图；
图2为本发明实施例薄膜晶体管的结构示意图；
图3A为本发明第一实施例形成栅电极和栅线图案后的示意图，图3B为图3A中A-A向剖视图；
图4A为本发明第一实施例形成源电极和数据线图案后的示意图，图4B为图4A中A-A向剖视图；
图5A为本发明第一实施例形成有源层图案后的示意图，图5B为图5A中A-A向剖视图；
图6A为本发明第一实施例形成漏电极图案后的示意图，图6B为图6A中A-A向剖视图；
图7为本发明第二实施例形成源电极、数据线和有源层图案后的示意图；
图8本发明第二实施例形成形成漏电极图案后的示意图；
图9本发明第三实施例形成形成有源层和漏电极图案后的示意图；
图10A本发明阵列基板的结构示意图，图10B为图10A中A-A向剖视图。
附图标记说明:
10—基底； 11—栅电极； 12—栅绝缘层；
13—有源层； 14—第一(源)电极； 15—第二(漏)电极；
16—钝化层； 17—像素电极。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
目前，现有薄膜晶体管通常采用源漏电极平行设置的水平沟道结构，受数据线宽度以及制备工艺中对位精度和线宽控制等影响，使得采用该结构形式的薄膜晶体管的尺寸难以有实质性减小。为了克服现有薄膜晶体管难以通过减小薄膜晶体管尺寸来提高分辨率的问题，本发明实施例提供了一种薄膜晶体管、阵列基板和显示面板。
图2为本发明实施例薄膜晶体管的结构示意图。如图2所示，薄膜晶体管包括栅电极和栅绝缘层，以及依次叠设在栅电极远离基底的表面上的第一电极、有源层和第二电极。具体地，薄膜晶体管包括：
栅电极11，设置在基底10上；
栅绝缘层12，覆盖栅电极11；
第一电极14，设置在栅绝缘层12上，且其在基底上的正投影与栅电极11在基底上的正投影至少部分重合；
有源层13，设置在第一电极14上，且其在基底上的正投影与栅电极11在基底上的正投影至少部分重合；
第二电极15，设置在有源层13上，且其在基底上的正投影与栅电极11在基底上的正投影至少部分重合。
其中，依次叠设的第一电极14、有源层13和第二电极15形成垂直沟道结构。第一电极为源电极，第二电极为漏电极；或者，第一电极为漏电极，第二电极为源电极。有源层的厚度为2000～8000埃，有源层材料既可以是多晶硅，形成低温多晶硅(Low TemperaturePoly-Silicon，LTPS)薄膜晶体管，也可以是金属氧化物，形成氧化物(Oxide)薄膜晶体管。第一电极和第二电极在基底上正投影的宽度为3～5微米，栅电极在基底上正投影的宽度为4～6微米，栅电极的宽度是第一电极或第二电极的宽度的1.0～2.0倍，优选地，栅电极的宽度是第一电极或第二电极的宽度的1.2～1.3倍。
本实施例提供了一种垂直沟道结构的薄膜晶体管，由于将第一电极、有源层和第二电极依次叠设在栅电极的远离基底的表面上，且第一电极、有源层和第二电极在基底上的正投影与栅电极在基底上的正投影至少部分重合，有效减小了薄膜晶体管的尺寸，不仅可以提高开口率，实现高分辨率显示，而且可以保证对位精度和线宽控制，提高了良品率。
下面通过制备过程进一步说明本发明实施例的技术方案。
第一实施例
图3A～6B为本发明制备薄膜晶体管第一实施例的示意图。其中，本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是现有成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。
第一次构图工艺中，在基底上通过构图工艺形成栅电极和栅线图案。形成栅电极和栅线图案包括：在基底10上沉积一第一金属薄膜，在第一金属薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在栅电极和栅线图案位置形成未曝光区域，保留有光刻胶，在其它位置形成完全曝光区域，光刻胶被去除，对完全曝光区域的第一金属薄膜进行刻蚀并剥离剩余的光刻胶，形成栅电极11和栅线20图案。随后，沉积一栅绝缘层12，栅绝缘层12覆盖栅电极11和栅线20图案，如图3A、图3B所示。其中，基底可以采用玻璃基底或石英基底，第一金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种，栅绝缘层可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合薄膜。
第二次构图工艺中，在形成有栅电极图案和栅绝缘层的基底上，通过构图工艺形成源电极和数据线图案。形成源电极和数据线图案包括：在栅绝缘层12上沉积一第二金属薄膜，在第二金属薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在源电极和数据线图案位置形成未曝光区域，保留有光刻胶，在其它位置形成完全曝光区域，光刻胶被去除，对完全曝光区域的第二金属薄膜进行刻蚀并剥离剩余的光刻胶，形成源电极14和数据线30图案，数据线30与栅电极11的重叠区域的部分作为源电极14，即源电极14位于栅电极11远离基底的表面上，源电极14在基底上的正投影与栅电极11在基底上的正投影至少部分重合，如图4A、图4B所示。其中，第二金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种。
第三次构图工艺中，在形成有源电极图案的基底上，通过构图工艺形成形成有源层图案。形成有源层图案包括：在形成有前述图案的基底上沉积一有源层薄膜，在有源层薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在有源层图案位置形成未曝光区域，保留有光刻胶，在其它位置形成完全曝光区域，光刻胶被去除，对完全曝光区域的有源层薄膜进行刻蚀并剥离剩余的光刻胶，形成有源层13图案，有源层13位于栅电极11远离基底的表面上，有源层13在基底上的正投影与栅电极11在基底上的正投影至少部分重合，如图5A、图5B所示。其中，有源层厚度为2000～8000埃，材料既可以是非晶硅、多晶硅或微晶硅材料，形成LTPS薄膜晶体管，也可以是金属氧化物材料，形成Oxide薄膜晶体管，金属氧化物材料可以是铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)或铟锡锌氧化物(Indium Tin Zinc Oxide，ITZO)。
第四次构图工艺中，在形成有有源层图案的基底上，通过构图工艺形成漏电极。形成漏电极图案包括：在形成有前述图案的基底上沉积一第三金属薄膜，在第三金属薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在漏电极图案位置形成未曝光区域，保留有光刻胶，在其它位置形成完全曝光区域，光刻胶被去除，对完全曝光区域的第三金属薄膜进行刻蚀并剥离剩余的光刻胶，形成漏电极15图案，漏电极15位于栅电极11远离基底的表面上，漏电极15在基底上的正投影与栅电极11在基底上的正投影至少部分重合，如图6A、图6B所示。其中，第三金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种。
通过图3A～6B所示的制备薄膜晶体管过程可以看出，本实施例通过4次普通掩膜的构图工艺，形成了垂直沟道结构的薄膜晶体管。现有水平沟道结构的薄膜晶体管，由于源电极和漏电极平行设置，源电极、漏电极和沟道均设置在栅电极上，因此需要将栅电极的宽度设计成大于三者宽度之和，使得栅电极宽度相当于三个数据线的宽度。由于本实施例源电极、有源层和漏电极依次叠设在栅电极远离基底的表面上，且源电极、有源层和漏电极在基底上的正投影与栅电极在基底上的正投影至少部分重合，使得将栅电极的宽度设计成等于或稍大于源电极(即数据线)或漏电极的宽度即可。与现有水平沟道结构的薄膜晶体管相比，本实施例薄膜晶体管的尺寸可以减少50％～60％，不仅有效减小了薄膜晶体管的尺寸，而且有效避免了制备中对位精度等因素造成的显示不良，从而提高了开口率，提高了良品率。
本实施例中，“宽度”是指阵列基板的数据线宽度方向的特征尺寸，或者说，是指垂直于数据线长度方向的特征尺寸。因此，栅电极的宽度或栅电极在基底上正投影的宽度是指，在数据线长度的垂直方向(如图3A～6B所示的A-A向)，栅电极截面的特征尺寸。源电极和漏电极的宽度或源电极和漏电极在基底上正投影的宽度是指，在数据线长度的垂直方向(如图3A～6B所示的A-A向)，源电极截面和漏电极截面的特征尺寸。在实际实施中，通常将数据线与栅电极的重叠部分作为源电极，因此源电极的宽度等于数据线的宽度，或源电极在基底上正投影的宽度等于数据线的宽度。此外，本实施例中，“至少部分重合”是指源电极、漏电极或有源层在基底上的正投影范围与栅电极在基底上的正投影范围完全相同，即源电极、漏电极或有源层在基底上正投影的宽度等于栅电极在基底上的正投影宽度，或是指源电极、漏电极或有源层在基底上的正投影范围位于栅电极在基底上的正投影范围之内，即源电极、漏电极或有源层在基底上正投影的宽度小于栅电极在基底上的正投影的宽度，或是指栅电极在基底上的正投影范围位于源电极、漏电极或有源层在基底上的正投影范围之内，即源电极、漏电极或有源层在基底上正投影的宽度大于栅电极在基底上的正投影的宽度。在实际实施时，也可以设置源电极、有源层和漏电极之间的位置关系，设置其中一个在基底上的正投影与另外一个或二个在基底上的正投影完全相同，或者，其中一个在基底上的正投影位于另外一个或二个在基底上的正投影内。
第二实施例
图7～图8为本发明制备薄膜晶体管第二实施例的示意图。本实施例是基于第一实施例的一种扩展，与第一实施例不同的是，本实施例采用3次构图工艺形成垂直沟道结构的薄膜晶体管。
第一次构图工艺中，在基底上通过构图工艺形成栅电极和栅线图案，如图3A、图3B所示。本实施例第一次构图工艺与第一实施例的第一次构图工艺相同，这里不再赘述。
第二次构图工艺中，在形成有栅电极图案和栅绝缘层的基底上，通过构图工艺形成源电极、数据线和有源层图案。形成源电极、数据线和有源层图案包括：在栅绝缘层12上依次沉积第二金属薄膜和有源层薄膜，在有源层薄膜上涂覆一层光刻胶，采用半色调掩膜版或灰色调掩膜版对光刻胶进行阶梯曝光并显影，在有源层图案位置形成未曝光区域，具有第一厚度的光刻胶，在数据线图案位置形成部分曝光区域，具有第二厚度的光刻胶，在其余位置形成完全曝光区域，无光刻胶，第一厚度大于第二厚度。通过第一次刻蚀工艺刻蚀掉完全曝光区域的有源层薄膜和第二金属薄膜，进行光刻胶灰化处理，使光刻胶在整体上去除第二厚度，暴露出部分曝光区域的有源层薄膜，通过第二次刻蚀工艺刻蚀掉部分曝光区域的有源层薄膜，剥离掉剩余的光刻胶，形成源电极14、数据线30(未示出)和有源层13图案，源电极14位于栅绝缘层12上，有源层13位于源电极14上，源电极14和有源层13两者图案相同，源电极14和有源层13在基底上的正投影与栅电极11在基底上的正投影至少部分重合，如图7所示。
第三次构图工艺中，在形成有上述图案的基底上，通过构图工艺形成漏电极，如图8所示。本实施例第三次构图工艺与第一实施例的第四次构图工艺相同，这里不再赘述。
实际实施时，第二次构图工艺也可以采用普通掩膜的构图工艺形成源电极、数据线和有源层图案，具体为：在栅绝缘层上依次沉积第二金属薄膜和有源层薄膜，在有源层薄膜上涂覆一层光刻胶，采用普通掩膜版对光刻胶进行曝光并显影，在源电极和数据线图案位置形成未曝光区域，保留有光刻胶，在其余位置形成完全曝光区域，无光刻胶。通过刻蚀工艺刻蚀掉完全曝光区域的有源层薄膜和第二金属薄膜，剥离掉剩余的光刻胶，形成源电极、数据线和有源层图案。其中，数据线上保留有有源层薄膜。
通过图3A、图3B、图7和图8所示的制备薄膜晶体管过程可以看出，本实施例通过3次构图工艺形成了垂直沟道结构的薄膜晶体管，3次构图工艺可以是2次普通掩膜和1次半色调掩膜版或灰色调掩膜，也可以是3次普通掩膜。本实施例中，各膜层材料及厚度等参数与第一实施例相同。与现有水平沟道结构的薄膜晶体管相比，本实施例薄膜晶体管的尺寸可以减少50％～60％。
第三实施例
图9～图10为本发明制备薄膜晶体管第三实施例的示意图。本实施例是基于第一实施例的一种扩展，与第一实施例不同的是，本实施例采用3次构图工艺形成垂直沟道结构的薄膜晶体管。
第一次构图工艺中，在基底上通过构图工艺形成栅电极和栅线图案，如图3A、图3B所示。本实施例第一次构图工艺与第一实施例的第一次构图工艺相同，这里不再赘述。
第二次构图工艺中，在形成有栅电极图案和栅绝缘层的基底上，通过构图工艺形成源电极和数据线图案，如图4A、图4B所示。本实施例第二次构图工艺与第一实施例的第二次构图工艺相同，这里不再赘述。
第三次构图工艺中，在形成有源电极和数据线图案的基底上，通过构图工艺形成有源层和漏电极图案。形成有源层和漏电极图案包括：在形成有前述图案的基底上依次沉积有源层薄膜和第三金属薄膜，在第三金属薄膜薄膜上涂覆一层光刻胶，采用半色调掩膜版或灰色调掩膜版对光刻胶进行阶梯曝光并显影，在漏电极图案位置形成未曝光区域，具有第一厚度的光刻胶，在有源层图案位置形成部分曝光区域，具有第二厚度的光刻胶，在其余位置形成完全曝光区域，无光刻胶，第一厚度大于第二厚度。通过第一次刻蚀工艺刻蚀掉完全曝光区域的第三金属薄膜和有源层薄膜，进行光刻胶灰化处理，使光刻胶在整体上去除第二厚度，暴露出部分曝光区域的第三金属薄膜，通过第二次刻蚀工艺刻蚀掉部分曝光区域的第三金属薄膜，剥离掉剩余的光刻胶，形成有源层13和漏电极15图案，有源层13位于源电极14上，漏电极15位于有源层13上，漏电极15在基底上的正投影宽度小于有源层13在基底上的正投影宽度，有源层13和漏电极15在基底上的正投影与栅电极11在基底上的正投影至少部分重合，如图9所示。
实际实施时，第三次构图工艺也可以采用普通掩膜的构图工艺形成有源层和漏电极图案，具体为：在形成有前述图案的基底上依次沉积有源层薄膜和第三金属薄膜，在第三金属薄膜薄膜上涂覆一层光刻胶，采用普通掩膜版对光刻胶进行曝光并显影，在漏电极图案位置形成未曝光区域，保留有光刻胶，在其余位置形成完全曝光区域，无光刻胶。通过刻蚀工艺刻蚀掉完全曝光区域的第三金属薄膜和有源层薄膜，剥离掉剩余的光刻胶，形成有源层和漏电极图案。其中，漏电极和有源层两者图案相同。
通过图3A、图3B、图4A、图4B和图9所示的制备薄膜晶体管过程可以看出，本实施例通过3次构图工艺形成了垂直沟道结构的薄膜晶体管，3次构图工艺可以是2次普通掩膜和1次半色调掩膜版或灰色调掩膜，也可以是3次普通掩膜。本实施例中，各膜层材料及厚度等参数与第一实施例相同。与现有水平沟道结构的薄膜晶体管相比，本实施例薄膜晶体管的尺寸可以减少50％～60％。
第四实施例
在前述第一～第三实施例技术方案基础上，本申请还提供了一种包括前述薄膜晶体管的阵列基板。阵列基板的制备过程包括：
在基底上形成薄膜晶体管。
在形成有薄膜晶体管的基底上沉积一钝化层，在钝化层上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在钝化层过孔图案位置形成完全曝光区域，光刻胶被去除，在其余位置形成未曝光区域，保留有光刻胶，对完全曝光区域的钝化层进行刻蚀并剥离剩余的光刻胶，形成钝化层过孔图案，钝化层过孔位于第二电极所在位置。其中，钝化层可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合薄膜。
在钝化层上沉积一透明导电薄膜，在透明导电薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在像素电极图案位置形成未曝光区域，保留有光刻胶，在其余位置形成完全曝光区域，光刻胶被去除，对完全曝光区域的透明导电薄膜进行刻蚀并剥离剩余的光刻胶，形成像素电极17图案，像素电极通过钝化层过孔与第二电极连接，如图10A、图10B所示。
本实施例所制备的阵列基板包括：栅线、数据线、薄膜晶体管和像素电极，其中，薄膜晶体管和像素电极位于栅线和数据线垂直交叉所限定的像素单元内，栅线与薄膜晶体管的栅电极连接，像素电极与薄膜晶体管的第二电极连接，数据线在基底上的正投影与所述栅电极在基底上的正投影具有重叠区域，所述重叠区域对应的数据线部分作为薄膜晶体管的第一电极。具体地，阵列基板包括：
设置在基底10上的栅电极11和栅线20；
覆盖栅电极11和栅线20的栅绝缘层12；
设置在栅绝缘层12上的第一电极14和数据线30，第一电极14为数据线30与栅电极11的重叠部分，在基底上的正投影与栅电极11在基底上的正投影至少部分重合；
设置在第一电极14上的有源层13，其在基底上的正投影与栅电极11在基底上的正投影至少部分重合；
设置在有源层13上的第二电极15，其在基底上的正投影与栅电极11在基底上的正投影至少部分重合；
覆盖上述图案的钝化层16，在第二电极15位置开设有钝化层过孔；
设置在钝化层16上的像素电极17，像素电极17通过钝化层过孔与第二电极15连接。
其中，依次叠设的第一电极14、有源层13和第二电极15形成垂直沟道结构。第一电极为源电极，第二电极为漏电极；或者，第一电极为漏电极，第二电极为源电极。有源层的厚度为2000～8000埃，有源层材料既可以是多晶硅，形成LTPS薄膜晶体管，也可以是金属氧化物，形成Oxide薄膜晶体管。第一电极和第二电极在基底上正投影的宽度为3～5微米，栅电极在基底上正投影的宽度为4～6微米，栅电极的宽度是第一电极或第二电极的宽度的1.0～2.0倍，优选地，栅电极的宽度是第一电极或第二电极的宽度的1.2～1.3倍。
本实施例提供了一种阵列基板，由于第一电极、有源层和第二电极依次叠设在栅电极远离基底的表面上，且第一电极、有源层和第二电极在基底上的正投影与栅电极在基底上的正投影至少部分重合，具有较小的薄膜晶体管尺寸，不仅可以提高开口率，实现高分辨率显示，而且可以保证对位精度和线宽控制，提高了良品率。
第五实施例
基于前述实施例的发明构思，本发明实施例提供了一种薄膜晶体管的制备方法，包括：
S1、在基底上形成栅电极和栅绝缘层；
S2、在栅绝缘层上形成依次叠设在栅电极远离基底的表面上的第一电极、有源层和第二电极。
在一个实施例中，步骤S2可以包括：
S211、通过构图工艺在栅绝缘层上形成第一电极，第一电极在基底上的正投影与栅电极在基底上的正投影至少部分重合；
S212、通过构图工艺在第一电极上形成有源层，有源层在基底上的正投影与栅电极在基底上的正投影至少部分重合；
S213、通过构图工艺在有源层上形成第二电极，第二电极在基底上的正投影与栅电极在基底上的正投影至少部分重合。
在另一个实施例中，步骤S2可以包括：
S221、通过半色调掩膜或灰色调掩膜的构图工艺在栅绝缘层上形成叠设的第一电极和有源层，第一电极和有源层在基底上的正投影与栅电极在基底上的正投影至少部分重合；
S222、通过构图工艺在有源层上形成第二电极，第二电极在基底上的正投影与栅电极在基底上的正投影至少部分重合。
在另一个实施例其中，步骤S2可以包括：
S231、通过构图工艺在栅绝缘层上形成第一电极，第一电极在基底上的正投影与栅电极在基底上的正投影至少部分重合；
S232、通过半色调掩膜或灰色调掩膜的构图工艺在第一电极上形成叠设的有源层和第二电极，有源层和第二电极在基底上的正投影与栅电极在基底上的正投影至少部分重合。
其中，依次叠设的第一电极、有源层和第二电极形成垂直沟道结构。第一电极为源电极，第二电极为漏电极；或者，第一电极为漏电极，第二电极为源电极。有源层的厚度为2000～8000埃，有源层材料既可以是多晶硅，形成LTPS薄膜晶体管，也可以是金属氧化物，形成Oxide薄膜晶体管。第一电极和第二电极在基底上正投影的宽度为3～5微米，栅电极在基底上正投影的宽度为4～6微米，栅电极的宽度是第一电极或第二电极的宽度的1.0～2.0倍，优选地，栅电极的宽度是第一电极或第二电极的宽度的1.2～1.3倍。
第六实施例
基于前述实施例的发明构思，本发明实施例还提供了一种显示面板，该显示面板包括采用前述实施例的薄膜晶体管，或包括采用前述实施例的阵列基板。显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，可以是液晶(Liquid Crystal Display，LCD)显示面板，也可以是有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板等。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (14)

1.一种薄膜晶体管，包括设置在基底上的栅电极和覆盖所述栅电极的栅绝缘层，其特征在于，还包括依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极包括：所述第一电极设置在栅绝缘层上且其在基底上的正投影与所述栅电极在基底上的正投影至少部分重合，所述有源层设置在第一电极上且其在基底上的正投影与所述栅电极在基底上的正投影至少部分重合，所述第二电极设置在有源层上且其在基底上的正投影与所述栅电极在基底上的正投影至少部分重合，依次叠设的第一电极、有源层和第二电极形成垂直沟道结构。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一电极、有源层或第二电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合包括：第一电极、有源层或第二电极在基底上的正投影范围与栅电极在基底上的正投影范围完全相同，或者，第一电极、有源层或第二电极在基底上的正投影范围位于栅电极在基底上的正投影范围之内。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层的材料包括多晶硅或金属氧化物，厚度为2000～8000埃。
5.根据权利要求1～4任一所述的薄膜晶体管，其特征在于，所述栅电极在基底上正投影的宽度是第一电极或第二电极在基底上正投影的宽度的1.2～1.3倍。
6.一种薄膜晶体管的制备方法，其特征在于，包括：
在基底上形成栅电极和栅绝缘层；
在栅绝缘层上形成依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极。
7.根据权利要求6所述的制备方法，其特征在于，所述在栅绝缘层上形成依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极，包括：
通过构图工艺在栅绝缘层上形成第一电极，所述第一电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合；通过构图工艺在第一电极上形成有源层，所述有源层在基底上的正投影与所述栅电极在基底上的正投影至少部分重合；通过构图工艺在有源层上形成第二电极，所述第二电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合。
8.根据权利要求6所述的制备方法，其特征在于，所述在栅绝缘层上形成依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极，包括：
通过半色调掩膜或灰色调掩膜的构图工艺在栅绝缘层上形成叠设的第一电极和有源层，所述第一电极和有源层在基底上的正投影与所述栅电极在基底上的正投影至少部分重合；通过构图工艺在有源层上形成第二电极，第二电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合。
9.根据权利要求6所述的制备方法，其特征在于，所述在栅绝缘层上形成依次叠设在所述栅电极远离基底的表面上的第一电极、有源层和第二电极，包括：
通过构图工艺在栅绝缘层上形成第一电极，所述第一电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合；通过半色调掩膜或灰色调掩膜的构图工艺在第一电极上形成叠设的有源层和第二电极，所述有源层和第二电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合。
10.根据权利要求6所述的制备方法，其特征在于，所述有源层的材料包括多晶硅或金属氧化物，厚度为2000～8000埃。
11.根据权利要求7、8或9所述的制备方法，其特征在于，所述第一电极、有源层或第二电极在基底上的正投影与所述栅电极在基底上的正投影至少部分重合包括：第一电极、有源层或第二电极在基底上的正投影范围与栅电极在基底上的正投影范围完全相同，或者，第一电极、有源层或第二电极在基底上的正投影范围位于栅电极在基底上的正投影范围之内。
12.根据权利要求6～10任一所述的制备方法，其特征在于，所述栅电极在基底上正投影的宽度是第一电极或第二电极在基底上正投影的宽度的1.2～1.3倍。
13.一种阵列基板，其特征在于，包括栅线、数据线、像素电极和如权利要求1～5任一所述的薄膜晶体管，所述栅线与所述薄膜晶体管的栅电极连接，所述像素电极与所述薄膜晶体管的第二电极连接，所述数据线在基底上的正投影与所述栅电极在基底上的正投影具有重叠区域，所述重叠区域对应的数据线部分作为薄膜晶体管的第一电极。
14.一种显示面板，其特征在于，包括如权利要求13所述的阵列基板。
CN201710348174.0A 2017-05-17 2017-05-17 薄膜晶体管及其制备方法 Active CN106960881B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710348174.0A CN106960881B (zh) 2017-05-17 2017-05-17 薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710348174.0A CN106960881B (zh) 2017-05-17 2017-05-17 薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN106960881A true CN106960881A (zh) 2017-07-18
CN106960881B CN106960881B (zh) 2020-11-06

Family

ID=59482449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710348174.0A Active CN106960881B (zh) 2017-05-17 2017-05-17 薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106960881B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845676A (zh) * 2017-10-23 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管、阵列基板以及显示装置
CN107845687A (zh) * 2017-10-27 2018-03-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、电子设备
CN108257981A (zh) * 2018-01-22 2018-07-06 深圳市华星光电半导体显示技术有限公司 显示基板
CN109087928A (zh) * 2018-08-16 2018-12-25 京东方科技集团股份有限公司 光电探测基板及其制备方法、光电探测装置
WO2019041553A1 (zh) * 2017-09-01 2019-03-07 深圳市华星光电技术有限公司 像素结构垂直沟道有机薄膜晶体管及其制作方法
CN109686744A (zh) * 2018-12-25 2019-04-26 武汉天马微电子有限公司 Tft基板、oled显示面板及制作方法
US20190229129A1 (en) * 2018-01-22 2019-07-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display substrate
CN111370496A (zh) * 2020-03-18 2020-07-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN111505876A (zh) * 2020-05-25 2020-08-07 成都中电熊猫显示科技有限公司 阵列基板及其制作方法、显示面板
WO2023245604A1 (zh) * 2022-06-24 2023-12-28 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822979A (zh) * 2010-03-26 2012-12-12 株式会社半导体能源研究所 半导体器件
CN102842601A (zh) * 2012-08-17 2012-12-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法
US20130161732A1 (en) * 2011-12-27 2013-06-27 Electronics And Telecommunications Research Institute Vertical channel thin film transistor
CN103531591A (zh) * 2012-07-06 2014-01-22 乐金显示有限公司 具有金属氧化物的薄膜晶体管基板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822979A (zh) * 2010-03-26 2012-12-12 株式会社半导体能源研究所 半导体器件
US20130161732A1 (en) * 2011-12-27 2013-06-27 Electronics And Telecommunications Research Institute Vertical channel thin film transistor
CN103531591A (zh) * 2012-07-06 2014-01-22 乐金显示有限公司 具有金属氧化物的薄膜晶体管基板及其制造方法
CN102842601A (zh) * 2012-08-17 2012-12-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019041553A1 (zh) * 2017-09-01 2019-03-07 深圳市华星光电技术有限公司 像素结构垂直沟道有机薄膜晶体管及其制作方法
CN107845676A (zh) * 2017-10-23 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管、阵列基板以及显示装置
CN107845687A (zh) * 2017-10-27 2018-03-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、电子设备
CN107845687B (zh) * 2017-10-27 2021-10-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、电子设备
CN108257981B (zh) * 2018-01-22 2020-11-27 深圳市华星光电半导体显示技术有限公司 显示基板
US10790311B2 (en) * 2018-01-22 2020-09-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display substrate
US20190229129A1 (en) * 2018-01-22 2019-07-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display substrate
WO2019140718A1 (zh) * 2018-01-22 2019-07-25 深圳市华星光电半导体显示技术有限公司 显示基板
CN108257981A (zh) * 2018-01-22 2018-07-06 深圳市华星光电半导体显示技术有限公司 显示基板
CN109087928B (zh) * 2018-08-16 2021-01-26 京东方科技集团股份有限公司 光电探测基板及其制备方法、光电探测装置
CN109087928A (zh) * 2018-08-16 2018-12-25 京东方科技集团股份有限公司 光电探测基板及其制备方法、光电探测装置
US10868060B2 (en) 2018-08-16 2020-12-15 Boe Technology Group Co., Ltd. Photoelectric detection substrate, method for fabricating the same, and photoelectric detection device
CN109686744A (zh) * 2018-12-25 2019-04-26 武汉天马微电子有限公司 Tft基板、oled显示面板及制作方法
CN109686744B (zh) * 2018-12-25 2020-06-26 武汉天马微电子有限公司 Tft基板、oled显示面板及制作方法
CN111370496A (zh) * 2020-03-18 2020-07-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
WO2021184910A1 (zh) * 2020-03-18 2021-09-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN111370496B (zh) * 2020-03-18 2021-10-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN111505876A (zh) * 2020-05-25 2020-08-07 成都中电熊猫显示科技有限公司 阵列基板及其制作方法、显示面板
WO2023245604A1 (zh) * 2022-06-24 2023-12-28 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置

Also Published As

Publication number Publication date
CN106960881B (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
CN106960881A (zh) 薄膜晶体管及其制备方法
CN107068725B (zh) 有源矩阵有机发光二极管背板及其制造方法
CN102236179B (zh) Tft-lcd阵列基板及其制造方法
CN108110010A (zh) 阵列基板及其制备方法、触控显示面板
CN104217994B (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN107221501A (zh) 垂直型薄膜晶体管及其制备方法
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN107015707A (zh) 触控显示基板、装置及其驱动方法
CN107359126A (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
TWI298545B (en) Method for fabricating a thin film transistor
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN103309105B (zh) 阵列基板及其制备方法、显示装置
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN106505033A (zh) 阵列基板及其制备方法、显示装置
CN103018977B (zh) 一种阵列基板及其制造方法
WO2019095482A1 (zh) Tft基板及其制作方法
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
CN104779203B (zh) 一种阵列基板及其制造方法、显示装置
CN106684038A (zh) 用于4m制程制备tft的光罩及4m制程tft阵列制备方法
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
US20080090342A1 (en) Method of manufacturing a thin film transistor substrate
CN202443225U (zh) 一种tft-lcd阵列基板和液晶显示器
CN110504164A (zh) 薄膜晶体管及其制造方法和显示装置
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant