CN106920878A - 一种光电集成多位阻变存储器及制备方法 - Google Patents
一种光电集成多位阻变存储器及制备方法 Download PDFInfo
- Publication number
- CN106920878A CN106920878A CN201510995816.7A CN201510995816A CN106920878A CN 106920878 A CN106920878 A CN 106920878A CN 201510995816 A CN201510995816 A CN 201510995816A CN 106920878 A CN106920878 A CN 106920878A
- Authority
- CN
- China
- Prior art keywords
- electrode
- top electrode
- storing device
- hearth electrode
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000005516 engineering process Methods 0.000 claims abstract description 34
- 238000003860 storage Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000015654 memory Effects 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 14
- 230000006870 function Effects 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 9
- 238000012805 post-processing Methods 0.000 claims abstract description 9
- 238000004544 sputter deposition Methods 0.000 claims abstract description 9
- 239000007772 electrode material Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- NLQFUUYNQFMIJW-UHFFFAOYSA-N dysprosium(III) oxide Inorganic materials O=[Dy]O[Dy]=O NLQFUUYNQFMIJW-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000004140 cleaning Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 39
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000004049 embossing Methods 0.000 claims description 2
- 239000002346 layers by function Substances 0.000 claims 2
- 238000005286 illumination Methods 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 239000010408 film Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000005622 photoelectricity Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- CMIHHWBVHJVIGI-UHFFFAOYSA-N gadolinium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Gd+3].[Gd+3] CMIHHWBVHJVIGI-UHFFFAOYSA-N 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种光电集成多位阻变存储器及制备方法。该存储器由底电极、存储功能层和顶电极构成,其中,底电极、存储功能层与顶电极形成交叉阵列结构;存储功能层材料为Dy2O3,顶电极材料为金属Ta,底电极材料为金属Pt。其制备方法包括:(1)衬底清洗;(2)在衬底上形成交叉阵列的底电极图形;(3)通过溅射技术及后处理形成底电极列;(4)在底电极阵列上形成交叉阵列的交叉点图形;(5)通过溅射技术及后处理沉积存储功能层;(6)通过构图工艺形成交叉阵列的顶电极图形;(7)通过溅射技术及后处理得到一层顶电极线阵列。该存储器在光照与非光照下进行器件的擦除操作时的关态电阻比值为多个数量级,适用于阻变存储器的多态存储技术。
Description
技术领域
本发明涉及一种光电集成多位阻变存储器及制备方法,属于微电子集成电路技术领域。
背景技术
根据国际半导体技术路线图(ITRS)对集成电路领域发展趋势的预测,到2020年左右,集成电路的特征尺寸将缩小到10纳米以下,这样传统的器件将面临一系列来自技术层面和物理极限的挑战。这时需要引入新的器件理念才能解决很多传统器件无法解决的问题,阻变存储器件就是其中最有前途的非易失性存储器件之一。
阻变存储器件(RRAM)本身具有很多的优势。RRAM结构非常简单,生产成本低,通常只需要制备出类似电容结构的三层薄膜即可实现复杂的存储功能。阻变存储行为在各种材料中都有被发现,包括金属氧化物材料、固体电解质材料和有机材料。在众多材料中,简单氧化物由于结构简单、稳定性强等优点成为人们研究的热点。并且这些材料可以通过物理气相淀积(PVD)、化学气相淀积(MOCVD)或原子层淀积(ALD)等CMOS工艺中广泛采用的方法制备。此外,研究表明,阻变存储器件具有极好的等比缩小能力,在缩小至几个纳米的尺寸时仍能表现出良好的存储特性。
高密度、低成本是集成电路包括存储器件发展的一个重要目标。从目前来看,提高存储密度的方式主要有三种,其一,是减小存储器件单元的面积;其二,是发展3D集成技术;最后,就是多值存储技术。事实上,通过减小尺寸来提高单位芯片面积的存储单元密度终究会有物理极限限制,已经很难成为再继续大规模提高存储芯片存储密度的方式。虽然3D集成可以通过纵向尺寸上的器件叠加来提高单位芯片面积上的存储单元的密度,但是目前3D集成技术工艺还不够成熟,并且3D集成技术会带来高的成本附加,因此3D存储技术还需要进一步改进。与减小器件单元尺寸和3D集成技术相比较,多值存储技术通过单个存储单元进行多个数据的存储来提高存储芯片的存储密度,这个技术在不增加成本的前提下能够使密度成倍的增长,会是阻变存储器件在未来提高存储密度的一个重要方式。
发明内容
本发明的目的在于提供一种光电集成多位阻变存储器,通过光电复合作用使器件单元具有多值存储能力,来提高存储密度。
本发明的另一目的在于提供一种所述光电集成多位阻变存储器的制备方法。
为实现上述目的,本发明采用以下技术方案:
一种光电集成多位阻变存储器,该存储器由底电极、存储功能层和顶电极构成,其中,底电极、存储功能层与顶电极形成交叉阵列结构;存储功能层材料为Dy2O3,顶电极材料为金属Ta,底电极材料为金属Pt。
优选地,所述底电极的厚度为20nm-100nm;所述顶电极材料的厚度为10nm-60nm;所述存储功能层的厚度为25nm-50nm。
所述光电集成多位阻变存储的制备方法,包括以下步骤:
(1)衬底清洗;
(2)通过构图工艺形成交叉阵列的底电极图形;
(3)通过溅射技术及后处理得到一层底电极线阵列;
(4)通过构图工艺形成交叉阵列的交叉点图形;
(5)通过溅射技术及后处理沉积一层存储功能层材料;
(6)通过构图工艺形成交叉阵列的顶电极图形;
(7)通过溅射技术及后处理得到一层顶电极线阵列。
优选地,所述构图工艺为光刻构图技术、硬掩模技术或者纳米压印技术。
本发明的优点在于:
本发明的光电集成多位阻变存储器的多存储态通过控制擦除过程(RESET)的光照来实现,在光照与非光照下会出现非常大的转变高阻态区分,利于***电路对存储器件数据的读取,可靠性高,优势明显。
本发明的存储器件完全与目前的CMOS工艺相兼容,可以在集成电路工艺线上制备,其采用光电集成进行多位存储与现有技术中通过调节限制电流或者转变电压的方法相比还具有很强的抗电场造成的转变参数离散的能力,是一种非常有应用前景的多态阻变存储技术。
本发明的光电集成多位阻变存储器由叠层薄膜构成,器件的成件率、转变参数一致性比目前一些提出的通过纳米材料制成的阻变存储器件更具有性能优势。
附图说明
图1为本发明制备的光电集成多位阻变存储器的基本结构示意图。
图2为本发明光电集成多位阻变存储器的制备流程图。
图3为本发明实施例1中Ta/Dy2O3/Pt光电集成多位阻变存储器件的光电存储性能图。
具体实施方式
以下结合附图和实施例对本发明进行详细地说明,但本发明并不限于此。
图中各层薄膜厚度和区域大小形状不反映真实比例,目的只是示意说明本发明内容。
图1为本发明制备的光电集成多位阻变存储器的基本结构示意图,其结构为交叉阵列,该结构交叉阵列中的底电极列101,处于整个结构的最下层;顶电极行102处于整个结构的最上层,中间103是存储功能层。该结构的优点是结构非常简单,集成度高,每个存储单元(包括必要的隔离区)的面积为4F2,即达到了二维集成的极限密度。
图2为本发明光电集成多位阻变存储器通过光刻构图工艺制备方法的流程图,包括:
步骤201:衬底清洗;
步骤202:通过构图工艺形成底电极图形;
步骤203:使用物理气相沉积技术沉积底电极薄膜材料;
步骤204:去除光刻胶剥离形成底电极列;
步骤205:通过构图工艺在底电极阵列上形成存储介质层图形;
步骤206:使用物理气相沉积技术沉积存储介质层材料;
步骤207:去胶剥离技术,形成存储介质点阵;
步骤208:通过构图工艺形成顶电极图形;
步骤209:使用物理气相沉积技术沉积顶电极薄膜材料;
步骤210:去胶剥离技术形成顶电极行。
实施例1
一种光电集成多位阻变存储器件及制备方法:
步骤201:衬底清洗,使用带有300nm热氧化层的Si片作为器件的衬底,用酒精、丙酮先后对衬底超声5分钟去除表面污染,后用氮***吹干。
步骤202:使用正性光刻胶构建存储单元底电极图形,采用正掩膜板对光刻胶层进行曝光和显影处理,保留光刻胶层中未被曝光的区域,去除光刻胶层中被曝光的区域,从而在光刻胶层中定义出底电极图形,曝光底电极线条尺寸为1μm。
步骤203:利用磁控溅射技术先沉积一层Ti金属作为粘合层,然后沉积一层Pt金属,形成底电极,具体工艺如下:本底真空5×10-4Pa,工作气压1Pa,Ar气流量20sccm,射频电源功率60W,Ti金属沉积时间2min,Ti薄膜厚度20nm,Pt金属沉积时间5min,Pt薄膜厚度50nm。
步骤204:剥离光刻胶,得到底电极列。
步骤205:使用正性光刻胶构建存储介质层图形,采用正掩膜板对光刻胶层进行曝光和显影处理,保留光刻胶层中未被曝光的区域,去除光刻胶层中被曝光的区域,从而在光刻胶层中定义出存储介质层图形,曝光存储介质层单元为1μm×1μm。
步骤206:利用磁控溅射技术在曝光、显影后的器件上沉积一层Dy2O3存储介质层薄膜材料,沉积前,沉积腔室真空度为1×10-5Pa;沉积过程中,腔室气压保持在2Pa,氧分压(O:Ar+O)为4%,Gd2O3薄膜厚度为25nm。
步骤207:剥离光刻胶,得到存储介质层点阵。
步骤208:使用正性光刻胶构建存储单元顶电极图形,采用正掩膜板对光刻胶层进行曝光和显影处理,保留光刻胶层中未被曝光的区域,去除光刻胶层中被曝光的区域,从而在光刻胶层中定义出底电极图形,曝光顶电极线条尺寸为1μm。
步骤209:利用磁控溅射技术沉积一层Ta金属薄膜作为顶电极,具体工艺如下:本底真空5×10-4Pa,工作气压1Pa,Ar气流量20sccm,射频电源功率60W,沉积时间5min,Ta薄膜40nm。
步骤210:剥离光刻胶,得到顶电极行,进而得到交叉阵列器件单元。
图3是所制备的Ta/Dy2O3/Pt光电集成多位阻变存储器件的光电存储性能图,从图中我们可以看出,在进行擦除操作(即所谓的RESET过程时),无任何光照情况与外加光束照射两种情况下,所获得的“关”态电阻(即高电阻态)相差几个数量级;并且,无光照下转变的高阻态低于有光照下转变的高阻态电阻,适用于阻变存储器的多态存储技术。
因此,本发明的光电集成多位阻变存储器在光照和黑暗情况下的Reset过程具有大的阻态差,是一种具有优异性能的光电集成多态阻变存储器件。
Claims (6)
1.一种光电集成多位阻变存储器,其特征在于:该存储器由底电极、存储功能层和顶电极构成,其中,底电极、存储功能层与顶电极形成交叉阵列结构;存储功能层材料为Dy2O3,顶电极材料为金属Ta,底电极材料为金属Pt。
2.根据权利要求1所述的光电集成多位阻变存储器,其特征在于:所述底电极的厚度为20nm-100nm。
3.根据权利要求1所述的光电集成多位阻变存储器,其特征在于:所述顶电极材料的厚度为10nm-60nm。
4.根据权利要求1所述的光电集成多位阻变存储器,其特征在于:所述存储功能层的厚度为25nm-50nm。
5.一种权利要求1所述的光电集成多位阻变存储的制备方法,其特征在于:包括以下步骤:
(1)衬底清洗;
(2)通过构图工艺形成交叉阵列的底电极图形;
(3)通过溅射技术及后处理得到一层底电极线阵列;
(4)通过构图工艺形成交叉阵列的交叉点图形;
(5)通过溅射技术及后处理沉积一层存储功能层材料;
(6)通过构图工艺形成交叉阵列的顶电极图形;
(7)通过溅射技术及后处理得到一层顶电极线阵列。
6.根据权利要求5所述的方法,其特征在于,所述构图工艺为光刻构图技术、硬掩模技术或者纳米压印技术。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510995816.7A CN106920878A (zh) | 2015-12-25 | 2015-12-25 | 一种光电集成多位阻变存储器及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510995816.7A CN106920878A (zh) | 2015-12-25 | 2015-12-25 | 一种光电集成多位阻变存储器及制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106920878A true CN106920878A (zh) | 2017-07-04 |
Family
ID=59454758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510995816.7A Pending CN106920878A (zh) | 2015-12-25 | 2015-12-25 | 一种光电集成多位阻变存储器及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106920878A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113517285A (zh) * | 2021-03-08 | 2021-10-19 | 复旦大学 | 一种二维互补型存储器及其制备方法 |
CN113793881A (zh) * | 2021-09-16 | 2021-12-14 | 中国科学院半导体研究所 | 光电突触器件阵列及其制备方法、图像处理设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101452891A (zh) * | 2007-12-05 | 2009-06-10 | 中国科学院微电子研究所 | 一种制作阻变存储器交叉阵列的方法 |
CN101615622A (zh) * | 2009-07-24 | 2009-12-30 | 中山大学 | 一种堆垛交叉阵列的存储结构及其制备方法 |
CN102751437A (zh) * | 2012-07-03 | 2012-10-24 | 北京有色金属研究总院 | 一种免电激活的阻变存储器及其制备方法 |
CN104425712A (zh) * | 2013-09-06 | 2015-03-18 | 北京有色金属研究总院 | 一种稀土氧化物作为存储层的全透明阻变存储器及其制作方法 |
CN104752609A (zh) * | 2013-12-26 | 2015-07-01 | 北京有色金属研究总院 | 一种阻变存储器及其制备方法 |
-
2015
- 2015-12-25 CN CN201510995816.7A patent/CN106920878A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101452891A (zh) * | 2007-12-05 | 2009-06-10 | 中国科学院微电子研究所 | 一种制作阻变存储器交叉阵列的方法 |
CN101615622A (zh) * | 2009-07-24 | 2009-12-30 | 中山大学 | 一种堆垛交叉阵列的存储结构及其制备方法 |
CN102751437A (zh) * | 2012-07-03 | 2012-10-24 | 北京有色金属研究总院 | 一种免电激活的阻变存储器及其制备方法 |
CN104425712A (zh) * | 2013-09-06 | 2015-03-18 | 北京有色金属研究总院 | 一种稀土氧化物作为存储层的全透明阻变存储器及其制作方法 |
CN104752609A (zh) * | 2013-12-26 | 2015-07-01 | 北京有色金属研究总院 | 一种阻变存储器及其制备方法 |
Non-Patent Citations (2)
Title |
---|
TAN HONGWEI,等: "An Optoelectronic Resistive Switching Memory with Integrated Demodulating and Arithmetic Functions", 《ADV. MATER.》 * |
赵鸿滨: "新型二元氧化物阻变薄膜与器件研究", 《中国博士学位论文全文数据库》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113517285A (zh) * | 2021-03-08 | 2021-10-19 | 复旦大学 | 一种二维互补型存储器及其制备方法 |
CN113793881A (zh) * | 2021-09-16 | 2021-12-14 | 中国科学院半导体研究所 | 光电突触器件阵列及其制备方法、图像处理设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102751437B (zh) | 一种免电激活的阻变存储器及其制备方法 | |
CN101826598B (zh) | 一种多态有机阻变存储器及制备方法 | |
CN105206744A (zh) | 一种双层薄膜结构的柔性阻变存储器及其制备方法 | |
CN103762308B (zh) | 多态镓锑-硒化锡多层纳米复合相变材料及其制备和应用 | |
CN105514268A (zh) | 一种高开关比阻变存储器及其制备方法 | |
CN104425712B (zh) | 一种稀土氧化物作为存储层的全透明阻变存储器及其制作方法 | |
CN104409630A (zh) | 一种基于氧化镓薄膜的单极型阻变存储器及其制备方法 | |
CN109494301A (zh) | 一种提高阻变存储器稳定性的方法及其阻变存储器 | |
CN106920878A (zh) | 一种光电集成多位阻变存储器及制备方法 | |
CN103682095B (zh) | 一种具有选择特性的阻变存储器及其制备方法 | |
CN103730572B (zh) | 一种互补型阻变存储器及其制备方法 | |
CN105529399A (zh) | 一种基于多元金属氧化物薄膜的阻变储存器及其制备方法 | |
CN105185904B (zh) | 一种多阻态双层薄膜结构阻变储存器及其制备方法 | |
CN106229407B (zh) | 一种高一致性阻变存储器及其制备方法 | |
CN103579499B (zh) | 具有整流特性的阻变存储器器件及其制作法 | |
CN105280814B (zh) | 一种相变存储单元及其制备方法 | |
CN102593352A (zh) | 一种阻变存储器的制备方法 | |
CN101488555A (zh) | 一种低功耗相变存储器的制备方法 | |
CN105226182B (zh) | 一种单双极共存双层薄膜结构阻变储存器及其制备方法 | |
CN102157692B (zh) | 具有尖峰状底电极的有机阻变存储器的制备方法 | |
CN106299111B (zh) | 一种免电激活互补阻变存储器及其制备方法 | |
Hsieh et al. | Characteristics of tantalum-doped silicon oxide-based resistive random access memory | |
CN103236498B (zh) | 一种非极性阻变存储器及其制备方法 | |
CN106185800B (zh) | 一种GeTe/Ge类超晶格纳米相变薄膜材料及其制备方法和应用 | |
CN108666419A (zh) | 一种基于GeTe的互补型阻变存储器及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170704 |
|
RJ01 | Rejection of invention patent application after publication |