CN113517285A - 一种二维互补型存储器及其制备方法 - Google Patents
一种二维互补型存储器及其制备方法 Download PDFInfo
- Publication number
- CN113517285A CN113517285A CN202110248345.9A CN202110248345A CN113517285A CN 113517285 A CN113517285 A CN 113517285A CN 202110248345 A CN202110248345 A CN 202110248345A CN 113517285 A CN113517285 A CN 113517285A
- Authority
- CN
- China
- Prior art keywords
- material layer
- dimensional
- dimensional material
- electrode array
- complementary memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 35
- 230000000295 complement effect Effects 0.000 title claims abstract description 32
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 69
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract description 36
- 230000010354 integration Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000002346 layers by function Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明属于半导体技术领域，具体为一种二维互补型存储器及其制备方法。本发明二维互补型存储器包括：衬底；底电极阵列，包括多条沿第一方向延伸，沿第二方向排列的线状底电极；在底电极阵列上依次形成的第一BN二维材料层、石墨烯二维材料层、第二BN二维材料层；以及顶电极阵列，包括多条沿第二方向延伸，沿第一方向排列的线状顶电极，其中，所述第一方向与所述第二方向垂直。本发明采用独立的互补型存储器解决交叉阵列中的“潜行电流”问题，提高了材料的选择范围，同时全二维材料构建的范德瓦尔斯异质结作为互补型存储器的功能层，可缩减至原子级别的厚度，有效提高二维存储器的高密度集成能力。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种二维互补型存储器及其制备方法。
背景技术
目前，二维材料由于其原子级别的厚度、优异的柔韧性、独特的光电特性等特点而被广泛研究。特别地，在两端存储器方面展示出巨大的应用潜力。然而，二维存储器的高密度集成能力仍受交叉阵列中的“潜行电流”问题困扰。
为了解决交叉阵列的“潜行电流问题”，1S1R（即1个选通器件+1个存储器件）、1T1R（即1个晶体管+1个存储器件）结构被提出。但1S1R结构以及1T1R结构中涉及到两种器件的集成问题，需要考虑工艺兼容、电流匹配等方面因素，极大限制了器件材料的选取与高密度存储的应用。另外，1T1R的集成能力较弱，无法达到交叉阵列4F2密度。
为了简便解决高密度交叉阵列中的“潜行电流”问题，互补型存储器被提出。互补型存储器作为独立的存储器件，无需考虑工艺兼容、电流或电压的匹配问题，实现1S1R或1T1R的效果。除此之外，这一器件结构可极大缩小器件特征尺寸，有利于器件材料的选取范围的增加与集成能力的提高。
发明内容
为了解决上述问题，本发明的目的在于提供一种二维互补型存储器及其制备方法。
本发明提供的二维互补型存储器，包括：
衬底；
底电极阵列，包括多条沿第一方向延伸，沿第二方向排列的线状底电极；
第一BN二维材料层，形成在所述底电极阵列上；
石墨烯二维材料层，形成在所述第一BN二维材料层上；
第二BN二维材料层，形成在石墨烯二维材料层上；
顶电极阵列，包括多条沿第二方向延伸，沿第一方向排列的线状顶电极，其中，所述第一方向与所述第二方向垂直。
本发明的二维互补型存储器中，优选为，所述线状底电极、所述线状顶电极的材料为Ag或Cu，宽度为2μm~50μm，厚度为 20nm~100nm。
本发明的二维互补型存储器中，优选为，所述第一BN二维材料层的厚度为5nm~50nm。
本发明的二维互补型存储器中，优选为，所述石墨烯二维材料层的厚度为10nm~50nm。
本发明的二维互补型存储器中，优选为，所述第二BN二维材料层的厚度为5nm~50nm。
本发明还提供上述二维互补型存储器的制备方法，包括以下步骤：
提供衬底；
在所述衬底上形成底电极阵列，所述底电极阵列包括多条沿第一方向延伸，沿第二方向排列的线状底电极；
将第一BN二维材料层转移至所述底电极阵列上；
将石墨烯二维材料层转移至所述第一BN二维材料层上；
将第二BN二维材料层转移至所述石墨烯二维材料层上；
在所述第二BN二维材料层上形成顶电极阵列，所述顶电极阵列包括多条沿第二方向延伸，沿第一方向排列的线状顶电极，其中，所述第一方向与所述第二方向垂直。
本发明的备方法中，优选为，所述线状底电极、所述线状顶电极的材料为Ag或Cu，宽度为2μm~50μm，厚度为 20nm~100nm。
本发明的制备方法中，优选为，所述第一BN二维材料层的厚度为5nm~50nm。
本发明的制备方法中，优选为，所述石墨烯二维材料层的厚度为10nm~50nm。
本发明的制备方法中，优选为，所述第二BN二维材料层的厚度为5nm~50nm。
本发明采用独立的互补型存储器解决交叉阵列中的“潜行电流”问题，不仅提高了材料的选择范围，同时具有优异的尺寸缩小能力，拥有4F2存储密度的潜力。采用全二维材料构建的范德瓦尔斯异质结作为互补型存储器的功能层，可缩减至原子级别的厚度，与半导体发展路线规划中的新兴二维体系兼容。此外，二维材料优异的柔韧性，为柔性高密度存储器件的进一步发展提供新的选择。
附图说明
图1是二维互补型存储器制备方法的流程图。
图2是在衬底上形成标记后的器件结构示意图。
图3是形成底电极阵列后的器件结构示意图。
图4是形成第一BN二维材料层后的器件结构示意图。
图5是形成石墨烯二维材料层后的器件结构示意图。
图6是形成第二BN二维材料层后的器件结构示意图。
图7是二维互补型存储器的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
图1是二维互补型存储器制备方法的流程图。如图1所示，在步骤S1中，准备一个氧化硅片作为衬底200，旋凃光刻胶，紫外曝光获得标记区域。优选地，光刻胶的旋凃，可以先以500r/s的低转速旋凃5s，然后以4000r/s的高转速旋凃40s。之后，利用物理气相淀积（PVD）溅射厚度为15nm的Ti和厚度为70nm的Au，丙酮超声去除多余的金属，获得带有标记201的衬底200，所得结构如图2所示。
在步骤S2中，在衬底200上以电子束光刻定义底电极阵列形状，然后沉积金属Ag，形成底电极阵列，所得结构如图3所示。所述底电极阵列包括多条沿第一方向延伸，沿第二方向排列的线状底电极202。线状底电极的材料还可以是Cu等，宽度优选为2μm~50μm，厚度优选为20nm~100nm。
在步骤S3中，利用机械剥离法将10nm厚的第一BN二维材料层203转移至上述底电极阵列上，所得结构如图4所示。优选地，第一BN二维材料层的厚度为5nm~50nm。
在步骤S4中，利用机械剥离法将20nm厚的石墨烯204转移至第一BN二维材料层203上，所得结构如图5所示。石墨烯厚度优选为10nm~50nm。
在步骤S5中，利用机械剥离法将10nm厚的第二BN二维材料层205转移至石墨烯204上，所得结构如图6所示。第二BN二维材料层205的厚度优选为5nm~50nm。
在步骤S6中，采用电子束光刻定义顶部电极阵列的形状，然后采用物理气相沉积方法生长金属Ag，形成顶部电极阵列，所得结构如图7所示。顶部电极阵列包括多条沿第二方向延伸，沿第一方向排列的线状顶电极206，其中，第一方向与第二方向垂直。在本实施例中线状顶部电极206的宽度为5μm，厚度为50nm，但是本发明不限定于此，线状顶电极的宽度可以是2μm~50μm，厚度可以是20nm~100nm。此外，线状顶电极还可以是Cu等金属。
以上，针对本发明的二维互补型存储器制备方法的具体实施方式进行了详细说明，但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同。此外，部分步骤的顺序可以调换，部分步骤可以省略等。
图7是本发明的二维互补型存储器的示意图。如图7所示，二维互补型存储器，包括：衬底200；底电极阵列，包括多条沿第一方向延伸，沿第二方向排列的线状底电极202；第一BN二维材料层203，形成在底电极阵列上；石墨烯二维材料层204，形成在第一BN二维材料层203上；第二BN二维材料层205，形成在石墨烯二维材料层204上；顶电极阵列，包括多条沿第二方向延伸，沿第一方向排列的线状顶电极206，其中，第一方向与第二方向垂直。
优选地，线状底电极的材料为Ag、Cu等，宽度为2μm~50μm，厚度为20nm~100nm。优选地，第一BN二维材料层的厚度为5nm~50nm。石墨烯二维材料层的厚度为10nm~50nm。第二BN二维材料层的厚度为5nm~50nm。
本发明采用独立的互补型存储器解决交叉阵列中的“潜行电流”问题，不仅提高了材料的选择范围，同时具有优异的尺寸缩小能力，拥有4F2存储密度的潜力。采用全二维材料构建的范德瓦尔斯异质结作为互补型存储器的功能层，可缩减至原子级别的厚度，与半导体发展路线规划中的新兴二维体系兼容。此外，二维材料优异的柔韧性，为柔性高密度存储器件的进一步发展提供新的选择。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种二维互补型存储器，其特征在于，包括：
衬底；
形成于所述衬底上的底电极阵列，包括多条沿第一方向延伸，沿第二方向排列的线状底电极；
第一BN二维材料层，形成在所述底电极阵列上；
石墨烯二维材料层，形成在所述第一BN二维材料层上；
第二BN二维材料层，形成在所述石墨烯二维材料层上；
顶电极阵列，包括多条沿第二方向延伸，沿第一方向排列的线状顶电极，
其中，所述第一方向与所述第二方向垂直。
2.根据权利要求1所述的二维互补型存储器，其特征在于，所述线状底电极、所述线状顶电极的材料为Ag或Cu，宽度为2μm~50μm，厚度为20nm~100nm。
3.根据权利要求1所述的二维互补型存储器，其特征在于，所述第一BN二维材料层的厚度为5nm~50nm。
4.根据权利要求1所述的二维互补型存储器，其特征在于，所述石墨烯二维材料层的厚度为10nm~50nm。
5.根据权利要求1所述的二维互补型存储器，其特征在于，所述第二BN二维材料层的厚度为5nm~50nm。
6.一种二维互补型存储器制备方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底上形成底电极阵列，所述底电极阵列包括多条沿第一方向延伸，沿第二方向排列的线状底电极；
将第一BN二维材料层转移至所述底电极阵列上；
将石墨烯二维材料层转移至所述第一BN二维材料层上；
将第二BN二维材料层转移至所述石墨烯二维材料层上；
在所述第二BN二维材料层上形成顶电极阵列，所述顶电极阵列包括多条沿第二方向延伸，沿第一方向排列的线状顶电极，
其中，所述第一方向与所述第二方向垂直。
7. 根据权利要求6所述的二维互补型存储器制备方法，其特征在于，所述线状底电极、所述线状顶电极的材料为Ag或Cu，宽度为2μm~50μm，厚度为 20nm~100nm。
8.根据权利要求6所述的二维互补型存储器制备方法，其特征在于，所述第一BN二维材料层的厚度为5nm~50nm。
9.根据权利要求6所述的二维互补型存储器制备方法，其特征在于，所述石墨烯二维材料层的厚度为10nm~50nm。
10.根据权利要求6所述的二维互补型存储器制备方法，其特征在于，所述第二BN二维材料层的厚度为5nm~50nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110248345.9A CN113517285B (zh) | 2021-03-08 | 2021-03-08 | 一种二维互补型存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110248345.9A CN113517285B (zh) | 2021-03-08 | 2021-03-08 | 一种二维互补型存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517285A true CN113517285A (zh) | 2021-10-19 |
| CN113517285B CN113517285B (zh) | 2023-01-06 |
Family
ID=78061152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110248345.9A Active CN113517285B (zh) | 2021-03-08 | 2021-03-08 | 一种二维互补型存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113517285B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105070347A (zh) * | 2015-08-17 | 2015-11-18 | 中国科学院上海微***与信息技术研究所 | 一种以石墨烯作为接触电极的器件结构及其制备方法 |
| CN105789367A (zh) * | 2016-04-15 | 2016-07-20 | 周口师范学院 | 非对称电极二维材料/石墨烯异质结级联光电探测器及其制备方法 |
| CN106920878A (zh) * | 2015-12-25 | 2017-07-04 | 北京有色金属研究总院 | 一种光电集成多位阻变存储器及制备方法 |
| US20180148338A1 (en) * | 2016-11-25 | 2018-05-31 | Electronics And Telecommunications Research Institute | Method for forming heterojunction structure of graphene and two-dimensional material |
| CN108847443A (zh) * | 2018-06-06 | 2018-11-20 | 华南师范大学 | 一种互补型阻变存储器及其制备方法 |
| CN110265547A (zh) * | 2019-06-13 | 2019-09-20 | 复旦大学 | 一种基于coms后端工艺的柔性3d存储器的制备方法 |
| CN110323223A (zh) * | 2019-05-16 | 2019-10-11 | 国家纳米科学中心 | 顶浮栅范德华异质结器件及其制备方法、光电存储器件 |
| CN110518117A (zh) * | 2019-08-22 | 2019-11-29 | 华中科技大学 | 一种二维材料异质结的忆阻器及其制备方法 |
| CN111640662A (zh) * | 2020-04-29 | 2020-09-08 | 中国科学院微电子研究所 | 一种形成金属引线的方法及二维材料器件 |
| CN111653613A (zh) * | 2020-05-19 | 2020-09-11 | 中国科学院微电子研究所 | 一种二维材料超晶格器件及制作方法 |
-
2021
- 2021-03-08 CN CN202110248345.9A patent/CN113517285B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105070347A (zh) * | 2015-08-17 | 2015-11-18 | 中国科学院上海微***与信息技术研究所 | 一种以石墨烯作为接触电极的器件结构及其制备方法 |
| CN106920878A (zh) * | 2015-12-25 | 2017-07-04 | 北京有色金属研究总院 | 一种光电集成多位阻变存储器及制备方法 |
| CN105789367A (zh) * | 2016-04-15 | 2016-07-20 | 周口师范学院 | 非对称电极二维材料/石墨烯异质结级联光电探测器及其制备方法 |
| US20180148338A1 (en) * | 2016-11-25 | 2018-05-31 | Electronics And Telecommunications Research Institute | Method for forming heterojunction structure of graphene and two-dimensional material |
| CN108847443A (zh) * | 2018-06-06 | 2018-11-20 | 华南师范大学 | 一种互补型阻变存储器及其制备方法 |
| CN110323223A (zh) * | 2019-05-16 | 2019-10-11 | 国家纳米科学中心 | 顶浮栅范德华异质结器件及其制备方法、光电存储器件 |
| CN110265547A (zh) * | 2019-06-13 | 2019-09-20 | 复旦大学 | 一种基于coms后端工艺的柔性3d存储器的制备方法 |
| CN110518117A (zh) * | 2019-08-22 | 2019-11-29 | 华中科技大学 | 一种二维材料异质结的忆阻器及其制备方法 |
| CN111640662A (zh) * | 2020-04-29 | 2020-09-08 | 中国科学院微电子研究所 | 一种形成金属引线的方法及二维材料器件 |
| CN111653613A (zh) * | 2020-05-19 | 2020-09-11 | 中国科学院微电子研究所 | 一种二维材料超晶格器件及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113517285B (zh) | 2023-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707098B2 (en) | Electronic device and method for fabricating an electronic device | |
| KR102402545B1 (ko) | 배선 구조 및 이를 적용한 전자소자 | |
| US20030124837A1 (en) | Methods of making electromechanical three-trace junction devices | |
| US10355045B1 (en) | Three dimensional perpendicular magnetic junction with thin-film transistor | |
| CN109742079B (zh) | 一种具有多值存储能力的各向异性浮栅存储器 | |
| CN102456830A (zh) | 具有垂直各向异性和增强层的磁性隧穿结单元 | |
| US20220344580A1 (en) | Three dimensional perpendicular magnetic tunnel junction with thin film transistor array | |
| US10629649B2 (en) | Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor | |
| US7564085B2 (en) | Mechanical memory device and method of manufacturing the same | |
| CN113517285B (zh) | 一种二维互补型存储器及其制备方法 | |
| CN109524544B (zh) | 一种阻变存储器的制备方法 | |
| CN102832340A (zh) | 一种相变存储器单元及其制备方法 | |
| CN102664235B (zh) | 一种小电极结构阻变存储器及其制备方法 | |
| US20040110350A1 (en) | Method of making a nanoscale electronic device | |
| CN109509787A (zh) | 自组织锗硅纳米线量子点芯片及其制备方法 | |
| US20070187744A1 (en) | Integrated circuits, memory device, method of producing an integrated circuit, method of producing a memory device, memory module | |
| TWI289336B (en) | Nanocrystal memory component, manufacturing method thereof and memory comprising the same | |
| CN110265547B (zh) | 一种基于cmos后端工艺的柔性3d存储器的制备方法 | |
| US10373914B2 (en) | Method of fabricating a three dimensional electronic structure | |
| CN112447831B (zh) | 提升铁电晶体管性能的器件结构及制备方法 | |
| CN104934536A (zh) | 一种掺有碳纳米管的有机薄膜存储器 | |
| CN109065712A (zh) | 阻变存储器及其制备方法 | |
| CN109888094A (zh) | 一种基于掺杂型氧化钛的选通管器件及其制备方法 | |
| CN113517392A (zh) | 基于二维材料的用于3d集成的选通器件及其制备方法 | |
| JP2553661B2 (ja) | 微小プローグ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |