CN106899291A - 一种基于mash结构的超高频rfid***的频率综合器 - Google Patents
一种基于mash结构的超高频rfid***的频率综合器 Download PDFInfo
- Publication number
- CN106899291A CN106899291A CN201710100199.9A CN201710100199A CN106899291A CN 106899291 A CN106899291 A CN 106899291A CN 201710100199 A CN201710100199 A CN 201710100199A CN 106899291 A CN106899291 A CN 106899291A
- Authority
- CN
- China
- Prior art keywords
- frequency
- mash
- rank
- rfid system
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 claims description 3
- 238000013139 quantization Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种基于MASH结构的超高频RFID***的频率综合器,其采用锁相环PLL技术,包括依次相连的鉴相器(PDF)、电荷泵(CP)、滤波器(LF)、压控振荡器(VCO),以及一分频模块(/(N+t),分频模块的一端与压控振荡器的输出端相连,另一端与鉴相器的输入端相连;其中,分频模块的输出值由整数分频比N和M阶MASH结构调制解调器的输出值t进行相加所得,M阶MASH结构调制解调器用于产生锁相环PLL的小数部分分频数输入。本发明采用M阶MASH结构形式进行级联,可有效解决频率杂散问题,可满足超高频RFID***的指标要求,可广泛应用于超高频RFID***中。
Description
技术领域
本发明涉及超高频射频标签RFID研究领域,特别涉及一种超高频RFID***的频率综合器。
背景技术
超高频RFID采用电磁反向散射耦合方式,主要频率为433MHz、860~960MHz、2.45GHz和5.8GHz等多种,其中860MHz~960MHz频段目前应用较广。根据欧洲ETSI EN 302208-l超高频RFID***的频率规范,860MHz~960MHz频段RFID对于频率综合器的相位噪声要求在200k~1MHz中等频偏处,要求特别苛刻,具体见下表1所示。
表1频率综合器的相位噪声要求
频偏(Hz) | 发射机(dBc/Hz) | 接收机(dBc/Hz) |
100k | -64.8 | |
200k | -103.8 | |
1M | -124.8 |
这里所述的频率综合器作为RFID射频前端的关键模块,作用在于提供上/下变频基准频率,是RFID阅读器的核心,对锁相环的噪声及杂散的抑制提出了较高的要求,其性能直接影响到接收机的灵敏度等指标的优劣。其在RFID***中的设置位置参见图7。传统的整数分频频率综合器存在环路带宽非常小、响应速度慢、不能快速捕获的缺点。虽然分数分频可克服上述问题,但同时带来了小数杂散的问题,导致频率输出不稳定。
发明内容
本发明的目的在于克服现有技术的缺点与不足,提供一种基于MASH结构的超高频RFID***的频率综合器,该频率综合器基于超高频M阶MASH结构的分数分频PLL锁相环技术,具有环路带宽大、响应速度快的优点,且能有效避免小数杂散的问题,应用场合广泛。
本发明的目的通过以下的技术方案实现:一种基于MASH结构的超高频RFID***的频率综合器,采用锁相环PLL技术,包括依次相连的鉴相器(PDF)、电荷泵(CP)、滤波器(LF)、压控振荡器(VCO),以及一分频模块(/(N+t),分频模块的一端与压控振荡器的输出端相连,另一端与鉴相器的输入端相连;其中,分频模块的输出值由整数部分分频比和M阶MASH结构调制解调器的输出值进行相加所得,M阶MASH结构调制解调器由M组位宽为m的累加器和若干个缓冲D触发器按照MASH结构进行M阶级联构成,用于产生锁相环PLL的小数部分分频比。如图1所示。本发明采用M阶MASH结构形式进行级联,具有将噪声往高频段转移的特征,可有效解决频率杂散问题。
具体的,所述频率综合器中开环传递函数如下式所示:
式中,Kpd为鉴相器和电荷泵的增益,Kvco为压控振荡器的转换增益,N+t为分频数,N为分频比的整数部分,t为分频比的小数部分,是M阶MASH结构调制解调器的分频输出;F(s)为滤波器的传递函数,s=j2πf,f为频率值。
具体的,所述滤波器采用环路滤波器,环路滤波器采用三阶无源结构,该结构中包括3条并联支路,第一条中第一电阻R1和第一电容C1串联,第二条中设有第二电容C2,第三条中第二电阻R2和第三电容C3串联,第三电容C3的电压作为输出;如图4所示。该滤波器的传递函数F(s)如下式所示:
通过采用上述环路滤波器,其传输特性将显著的影响环路稳定性与噪声传递函数。
具体的,构建M阶MASH结构调制解调器Z域等效图,设定k为小数部分分频输入,E1、E2、…、EM为各级量化器引入的量化误差,C1、C2、…、CM为各级累加器进位输出,计算M阶MASH结构调制解调器输出的平均值t,如下式所示:
其中,m为累加器的位宽,当累加器累加数值大于等于2m时,产生进位信号输出。k为小数部分分频输入,t为最终的小数部分分频输出,将t与分频比的整数部分(整数分频值)N之和作为锁相环的分频比。
具体的,所述频率综合器在锁定状态下,输出频率fout、频率精度Δf如下式所示:
式中,fref为参考输入晶振频率,m为累加器的位宽,N为整数部分分频输入,k为小数部分分频输入。
优选的,所述M阶MASH结构调制解调器,其Z域等效如图2所示。累加器进位输出C可等效为1比特总和量化器。噪声频率特性如下式所示:
其中,fref表示参考输入晶振频率,M为级联阶数。
优选的,所述M阶MASH结构调制解调器,其阶数M对噪声的影响,如图3所示。M值越高,M阶MASH调制器将噪声往高频段转移的能力越强,选择合适M值,最后M阶MASH调制器对频率综合器闭环输出噪声的影响如下式所示:
本发明与现有技术相比,具有如下优点和有益效果:
1、本发明所述频率综合器可有效解决频率杂散问题,可满足超高频RFID***的指标要求,可广泛应用于超高频RFID***中去。
2、本发明所述频率综合器基于M阶MASH结构的分数分频PLL锁相环技术,环路带宽高达200KHz,可解决小数杂散问题,同时满足欧洲ETSI EN 302 208-l超高频RFID***的频率规范指标要求。
3、本发明具有较高的频率分辨率精度。M阶MASH结构调制解调器采用纯数字电路实现,若累加器位宽为m,频率分辨率精度为fref/2m。典型地,取fref=1MHz,m值为20,则频率分辨率达到1Hz。
附图说明
图1是本实施例的总体结构原理示意图。
图2是本实施例中M阶MASH结构调制解调器Z域等效图。
图3是本实施例中滤波器的结构图。
图4是开环增益的幅度和相位频谱图。
图5是MASH结构调制器不同阶数M值对噪声频率特性的影响效果图。
图6是频率综合器各部件相位噪声贡献分解图。
图7是频率综合器在现有RFID***中的应用示例图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
实施例1
如图1所示,本实施例基于MASH结构的超高频RFID***的频率综合器,包括鉴相器(PDF)、电荷泵(CP)、滤波器(LF)、压控振荡器(VCO)和分频模块(/(N+t)组成。而分频模块(/(N+t)的输出值由整数部分分频比N和M阶MASH结构调制解调器的输出值t进行相加所得。M阶MASH结构调制解调器,采用纯数字电路实现,由M组位宽为m的累加器和若干个缓冲D触发器(图中的延迟D模块)按照MASH结构进行M阶级联构成。
本发明中,开环传递函数如式(1)所示:
式中,Kpd为鉴相器和电荷泵的增益,Kvco为VCO的转换增益,N+t为分频数,F(s)为滤波器的传递函数。
本实施例滤波器采用环路滤波器,结构如图4所示,为三阶无源结构,其传递函数F(s)如下式所示:
整个环路已经变成一个4阶锁相环。环路滤波器传输特性将显著的影响环路稳定性与噪声传递函数,其设计除需考虑功耗、集成度等因素外,还要结合环路其他模块(如电荷泵)的具体参数与电路特定需求(如带外滤波)。
典型地,本实施例R1取24kΩ,R2取19kΩ,C1取400pf,C2和C3取22pf,参考晶振频率fref取10MHz,N取90,Kpd取30uA/(2л),Kvco取40MHz/V。据式(1)、式(2)仿真开环传递特性如图5所示。
从图5可知,开环增益为1时对应的频率为200kHz,相位为-132度,即环路带宽为200kHz,相位裕度为-132+180=48度,锁相环可稳定工作。
参见图2,本实施例M阶MASH结构调制解调器Z域等效图中,k为小数部分分频输入,E1、E2、…、EM为各级量化器引入的量化误差,C1、C2、…、CM为各级量化器输出,t为最终的小数部分分频输出,输出t与整数分频值N之和作为锁相环的分频比。可以证明,输出t平均值如下式所示。
m为累加器的位宽,当累加器累加数值大于等于2m时,产生进位信号输出。
具体的,所述频率综合器在锁定状态下,输出频率fout如式(4)所示,频率精度Δf如式(5)所示。
式中,fref为参考输入晶振频率,m为累加器的位宽,N为整数部分分频比输入,k为小数部分分频比输入。
根据式5可知,频率分辨率精度为fref/2m。典型地,取fref=1MHz,m=20,则频率分辨率达到1Hz。
具体地,N取935,K取104857,根据公式(3),t平均值=k/2m=104857/220≈0.1,根据公式(4),则输出频率为(900+0.1)MHz=935.1MHz。合理选择整数N值以及小数输入k值,则可实现所需要的各种频率。
参见图2,该图为M阶MASH结构调制解调器Z域等效图,从该图可以证明,M阶MASH调制器带来的噪声频率特性如式(6)所示:
针对不同的阶数M值,噪声频率特性仿真如图3所示。传统的分频器量化噪声是在整个带宽内均匀分布。从图3可见,M阶MASH调制器具有随机化分频比把量化噪声推到高频段的特点,这就是噪声整形效应,而且M值越高,M阶MASH调制器将噪声往高频段转移的能力越强。由于环路滤波器具有低通的特性,被转移到高频段的噪声将会被过滤掉,从而有效地抑制杂散。M阶MASH调制器对频率综合器闭环输出噪声的影响如式(7)所示:
PLL中各部件相位噪声贡献分解如图6所示。图中,si为信号源对频率综合器PLL的闭环噪声输出贡献。slf为三阶无源滤波器对频率综合器PLL的闭环噪声输出贡献。svco为压控震荡器对频率综合器PLL的闭环噪声输出贡献。sdm为阶数M=3时的M阶MASH调制器对频率综合器PLL的闭环噪声输出贡献。scp为鉴相器与电荷泵噪声对频率综合器PLL的闭环噪声输出贡献。sall为频率综合器总的闭环噪声输出。从图6可见,频率综合器总的闭环相位噪声在100KHz处为-107dBc/Hz,在200kHz处为-116dBc/Hz,在1MHz处为-132dBc/Hz,可见,该发明能完全满足前述RFID对频率综合器如表1所示的指标要求。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。
Claims (7)
1.一种基于MASH结构的超高频RFID***的频率综合器,其特征在于,采用锁相环PLL技术,包括依次相连的鉴相器、电荷泵、滤波器、压控振荡器,以及一分频模块,分频模块的一端与压控振荡器的输出端相连,另一端与鉴相器的输入端相连;其中,分频模块的输出值由整数部分分频比和M阶MASH结构调制解调器的输出值进行相加所得,M阶MASH结构调制解调器由M组位宽为m的累加器和若干个缓冲D触发器按照MASH结构进行M阶级联构成,用于产生锁相环PLL的小数部分分频比。
2.根据权利要求1所述的基于MASH结构的超高频RFID***频率综合器,其特征在于,所述频率综合器中开环传递函数如下式所示:
式中,Kpd为鉴相器和电荷泵的增益,Kvco为压控振荡器的转换增益,N+t为分频数,N为分频比的整数部分,t为分频比的小数部分,是M阶MASH结构调制解调器的分频输出;F(s)为滤波器的传递函数,s=j2πf,f为频率值。
3.根据权利要求2所述的基于MASH结构的超高频RFID***频率综合器,其特征在于,所述滤波器采用环路滤波器,环路滤波器采用三阶无源结构,该结构中包括3条并联支路,第一条中第一电阻R1和第一电容C1串联,第二条中设有第二电容C2,第三条中第二电阻R2和第三电容C3串联,第三电容C3的电压作为输出;该滤波器的传递函数F(s)如下式所示:
4.根据权利要求2所述的基于MASH结构的超高频RFID***频率综合器,其特征在于,构建M阶MASH结构调制解调器Z域等效图,设定k为小数部分分频输入,E1、E2、…、EM为各级量化器引入的量化误差,C1、C2、…、CM为各级累加器进位输出,计算M阶MASH结构调制解调器输出t的平均值,如下式所示:
其中,m为累加器的位宽,当累加器累加数值大于等于2m时,产生进位信号输出,k为小数部分分频输入,t为最终的小数部分分频输出,将t与分频比的整数部分N之和作为锁相环的分频比。
5.根据权利要求2所述的基于MASH结构的超高频RFID***频率综合器,其特征在于,所述频率综合器在锁定状态下,输出频率fout、频率精度Δf如下式所示:
式中,fref为参考输入晶振频率,m为累加器的位宽,N为整数部分分频输入,k为小数部分分频输入。
6.根据权利要求4所述的基于MASH结构的超高频RFID***频率综合器,其特征在于,所述M阶MASH结构调制解调器,累加器进位输出C等效为1比特总和量化器,噪声频率特性如下式所示:
其中,fref表示参考输入晶振频率,M为级联阶数。
7.根据权利要求6所述的基于MASH结构的超高频RFID***频率综合器,其特征在于,所述M阶MASH结构调制解调器,M值越高,M阶MASH调制器将噪声往高频段转移的能力越强,选择合适M值,最后M阶MASH调制器对频率综合器闭环输出噪声的影响如下式所示:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710100199.9A CN106899291A (zh) | 2017-02-23 | 2017-02-23 | 一种基于mash结构的超高频rfid***的频率综合器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710100199.9A CN106899291A (zh) | 2017-02-23 | 2017-02-23 | 一种基于mash结构的超高频rfid***的频率综合器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106899291A true CN106899291A (zh) | 2017-06-27 |
Family
ID=59184298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710100199.9A Pending CN106899291A (zh) | 2017-02-23 | 2017-02-23 | 一种基于mash结构的超高频rfid***的频率综合器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106899291A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108566200A (zh) * | 2018-04-27 | 2018-09-21 | 上海顺久电子科技有限公司 | 一种分频器控制器电路、锁相环及芯片 |
CN111934681A (zh) * | 2020-08-02 | 2020-11-13 | 珠海市一微半导体有限公司 | 一种微展频小数分频器、锁相环、芯片及微展频控制方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1465029A (zh) * | 2001-06-15 | 2003-12-31 | 阿纳洛格装置公司 | 一个可变模分数计算器,以及一个结合了该可变模分数计算器的可变频率合成器 |
CN1960186A (zh) * | 2005-10-31 | 2007-05-09 | 联发科技股份有限公司 | 非整数分频频率合成器及其相关方法 |
CN201004621Y (zh) * | 2007-02-12 | 2008-01-09 | 北京朗波芯微技术有限公司 | 小数分频锁相环电路装置 |
CN101399551A (zh) * | 2007-09-25 | 2009-04-01 | 联发科技股份有限公司 | 多级噪声整型调制器及频率合成器 |
CN101465645A (zh) * | 2007-12-19 | 2009-06-24 | 中国科学院微电子研究所 | 一种小数/整数分频器 |
WO2010056840A1 (en) * | 2008-11-14 | 2010-05-20 | Analog Devices, Inc. | Frequency translation using sigma-delta modulator controlled frequency divide |
CN102959869A (zh) * | 2011-06-08 | 2013-03-06 | 旭化成微电子株式会社 | 分数-n频率合成器的变模调制器 |
CN103001631A (zh) * | 2011-09-16 | 2013-03-27 | 英飞凌科技奥地利有限公司 | 小数n锁相环路 |
US20140015700A1 (en) * | 2011-03-18 | 2014-01-16 | Fujitsu Limited | Mash sigma-delta modulator and da converter circuit |
CN204425319U (zh) * | 2015-03-26 | 2015-06-24 | 成都爱洁隆信息技术有限公司 | 带dac补偿与电荷泵线性化技术的小数分频频率综合器 |
CN105577178A (zh) * | 2015-12-11 | 2016-05-11 | 中国航空工业集团公司西安航空计算技术研究所 | 一种宽带低相位噪声Sigma-Delta锁相环 |
-
2017
- 2017-02-23 CN CN201710100199.9A patent/CN106899291A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1465029A (zh) * | 2001-06-15 | 2003-12-31 | 阿纳洛格装置公司 | 一个可变模分数计算器,以及一个结合了该可变模分数计算器的可变频率合成器 |
CN1960186A (zh) * | 2005-10-31 | 2007-05-09 | 联发科技股份有限公司 | 非整数分频频率合成器及其相关方法 |
CN201004621Y (zh) * | 2007-02-12 | 2008-01-09 | 北京朗波芯微技术有限公司 | 小数分频锁相环电路装置 |
CN101399551A (zh) * | 2007-09-25 | 2009-04-01 | 联发科技股份有限公司 | 多级噪声整型调制器及频率合成器 |
CN101465645A (zh) * | 2007-12-19 | 2009-06-24 | 中国科学院微电子研究所 | 一种小数/整数分频器 |
WO2010056840A1 (en) * | 2008-11-14 | 2010-05-20 | Analog Devices, Inc. | Frequency translation using sigma-delta modulator controlled frequency divide |
US20140015700A1 (en) * | 2011-03-18 | 2014-01-16 | Fujitsu Limited | Mash sigma-delta modulator and da converter circuit |
CN102959869A (zh) * | 2011-06-08 | 2013-03-06 | 旭化成微电子株式会社 | 分数-n频率合成器的变模调制器 |
CN103001631A (zh) * | 2011-09-16 | 2013-03-27 | 英飞凌科技奥地利有限公司 | 小数n锁相环路 |
CN204425319U (zh) * | 2015-03-26 | 2015-06-24 | 成都爱洁隆信息技术有限公司 | 带dac补偿与电荷泵线性化技术的小数分频频率综合器 |
CN105577178A (zh) * | 2015-12-11 | 2016-05-11 | 中国航空工业集团公司西安航空计算技术研究所 | 一种宽带低相位噪声Sigma-Delta锁相环 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108566200A (zh) * | 2018-04-27 | 2018-09-21 | 上海顺久电子科技有限公司 | 一种分频器控制器电路、锁相环及芯片 |
CN111934681A (zh) * | 2020-08-02 | 2020-11-13 | 珠海市一微半导体有限公司 | 一种微展频小数分频器、锁相环、芯片及微展频控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106209093B (zh) | 一种全数字小数分频锁相环结构 | |
CN103795410B (zh) | 一种基于双锁相环的宽带捷变频频率源 | |
CN101262225B (zh) | 锁相环频率合成器 | |
US7848266B2 (en) | Frequency synthesizers for wireless communication systems | |
CN103647553B (zh) | 一种宽带超低相位噪声的可直流调频参考源电路 | |
CN101510777A (zh) | 相位同步电路和接收器 | |
US20080100387A1 (en) | Multiple frequency generator for quadrature amplitude modulated communications | |
CN104320137B (zh) | 一种锁相环频率合成器 | |
US20190280698A1 (en) | Phase-locked loop with filtered quantization noise | |
CN105406864B (zh) | 一种宽带高速跳频频率合成器及其工作方法 | |
CN204131498U (zh) | 一种锁相环频率合成器 | |
CN108028659A (zh) | 混合式频率合成器及方法 | |
CN106899291A (zh) | 一种基于mash结构的超高频rfid***的频率综合器 | |
CN103684445A (zh) | 多相位高分辨率锁相环 | |
CN108988857A (zh) | 一种基于光电振荡器的宽带低相噪频率合成器及方法 | |
CN202231696U (zh) | 低杂散捷变频频率合成器 | |
JP2003534700A (ja) | 回転周波数合成器 | |
Neurauter et al. | GSM 900/DCS 1800 fractional-N modulator with two-point-modulation | |
CN102006065B (zh) | 一种用于减少σδ调制器量化噪声的分数锁相环结构 | |
CN205320060U (zh) | 一种宽带高速跳频频率合成器 | |
CN104467827A (zh) | 一种分数分频频率合成器杂散抑制方法 | |
CN101854151A (zh) | 一种跨导-电容滤波器的频率调谐方法与*** | |
CN208445546U (zh) | 一种基于光电振荡器的宽带低相噪频率合成器 | |
CN101849359B (zh) | 锁相环 | |
CN207732750U (zh) | 一种可降低小数分频频率综合器中高频噪声影响的调制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170627 |