CN106876456A - 低关断损耗双栅soi‑ligbt器件结构 - Google Patents
低关断损耗双栅soi‑ligbt器件结构 Download PDFInfo
- Publication number
- CN106876456A CN106876456A CN201710110599.8A CN201710110599A CN106876456A CN 106876456 A CN106876456 A CN 106876456A CN 201710110599 A CN201710110599 A CN 201710110599A CN 106876456 A CN106876456 A CN 106876456A
- Authority
- CN
- China
- Prior art keywords
- type
- buried layer
- type buried
- power loss
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000008859 change Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000011218 segmentation Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 4
- 206010019133 Hangover Diseases 0.000 abstract description 3
- 230000000630 rising effect Effects 0.000 abstract description 3
- 230000009467 reduction Effects 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种低关断损耗双栅SOI‑LIGBT器件结构，包括从下至上依次设置的P型衬底、埋氧层二氧化硅、N型漂移区、P型阱区、N‑buffer层、氧化层；P型阱区内部上方设有两个N型源端以及P型接触区；N‑buffer层内部上方设有N型阳极区；在N型漂移区的内部设有N型埋层、和/或P型埋层；本发明使器件结构的导通电阻得到降低；在关断过程中使得VA上升的速率在P型埋层未被耗尽之前更缓慢，在P型层耗尽完全时VA剧增；在耗尽区靠近P型埋层的边界时，给在漂移区储存的空穴提供了一个良好的泄放通道，导致储存的空穴载流子排除速度加快，拖尾时间降低；基于这两个效应，本发明结构的关断损耗得到大幅度的降低。
Description
技术领域
本发明属于半导体技术领域，具体的说涉及一种低关断损耗双栅SOI-LIGBT器件结构。
背景技术
高压功率器件是电力电子技术的基础与核心，其具有耐高压、导通电流密度大的特点。提高功率器件的耐压能力，降低功率器件关断损耗是设计器件的关键。IGBT器件(绝缘栅双极型晶体管器件)作为一类重要的功率半导体器件，在电力电子领域应用广泛。但是，IGBT器件由于P-body区与N-漂移区交界处空穴注入效率较低，载流子浓度分布很低，导致器件的饱和压降升高，在关断时，N-漂移区内储存了大量的少数载流子，导致器件关断电流拖尾现象严重，关断损耗大。通常改善关断损耗的方式有两种，一种是降低载流子寿命，另一种是在阳极附近增加Buffer场阻层。第一种方式对工艺要求非常高，而第二种虽然工艺上难度不大，但降低关断损耗的效果不够理想。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于解决问题，提供一种低关断损耗双栅SOI-LIGBT器件结构。
为实现上述发明目的，本发明技术方案如下：
一种低关断损耗双栅SOI-LIGBT器件结构，包括从下至上依次设置的P型衬底、埋氧层二氧化硅、N型漂移区、设置于N型漂移区内部一端的P型阱区、设置于N型漂移区内部另一端的N-buffer层、N型漂移区上方的氧化层；所述P型阱区内部上方设有两个N型源端、以及两个N型源端之间的P型接触区；所述N-buffer层内部上方设有N型阳极区；所述N型源端、P型接触区以及N型阳极区上方分别设有金属层；所述N型源端和P型阱区间的沟道上方是栅氧层，栅氧层上方是多晶硅；在N型漂移区的内部设有N型埋层、和/或P型埋层，P型埋层位于N型埋层下方，且所述N型埋层、P型埋层均没有与P型阱区和N-buffer区直接连接。
作为优选方式，在N型漂移区的内部设有至少2个N型埋层、至少2个P型埋层，N型埋层和P型埋层交替设置，形成多通道结构；交替设置能降低导通电阻，并引入了多个载流子泄放通道因而能减少关断损耗。
作为优选方式，P型埋层、N型埋层与P型阱区的距离为d，d取值大于零，距离d和P型埋层的长度LPB之和小于漂移区长度Ld。
作为优选方式，相邻的N型埋层和P型埋层上下相接，每个N型埋层和P型埋层左端到P型阱区的距离相等，每个N型埋层和P型埋层右端到N-buffer层的距离相等。距离相等时PN结的界面均匀，加压时使得电场分布更优化，从而器件的耐压性能更好。
作为优选方式，N型埋层和P型埋层同时换成相反类型材料。
作为优选方式，只设有一个N型埋层和一个P型埋层。
作为优选方式，P型埋层为分段的埋层。
本发明的有益效果为：与常规的槽栅SOI-LIGBT器件相比，本发明拥有双栅结构，在相同条件下有更大的电流能力，由于N型埋层的引入，器件结构的导通电阻得到降低；由于P型埋层的引入，在关断过程中产生大电容效应，使得VA上升的速率在P型埋层未被耗尽之前更缓慢，在P型层耗尽完全时VA剧增；在耗尽区靠近P型埋层的边界时，由于P型埋层的引入，给在漂移区储存的空穴提供了一个良好的泄放通道，导致储存的空穴载流子排除速度加快，拖尾时间降低；所以基于这两个效应，本发明结构的关断损耗得到大幅度的降低。
附图说明
图1为传统的槽栅SOI LIGBT器件结构剖面图。
图2为实施例2的器件结构剖面图。
图3为实施例1的器件结构剖面图。
图4为实施例3的器件结构剖面图。
图5为实施例1和传统结构的关断特性对比图。
图6为实施例1和传统结构的Eoff-Von关系对比图。
图7为实施例4的器件结构剖面图。
其中，1为N型阳极区，2为N-buffer层，3为N型漂移区，4为P型阱区，5为N型源端，6为P型接触区，7为多晶硅，8为埋氧层二氧化硅，9为P型衬底，10为氧化层，11为N型埋层，21为P型埋层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图3所示，一种低关断损耗双栅SOI-LIGBT器件结构，包括从下至上依次设置的P型衬底9、埋氧层二氧化硅8、N型漂移区3、设置于N型漂移区3内部一端的P型阱区4、设置于N型漂移区3内部另一端的N-buffer层2、N型漂移区3上方的氧化层10；所述P型阱区4内部上方设有两个N型源端5、以及两个N型源端5之间的P型接触区6；所述N-buffer层2内部上方设有N型阳极区1；所述N型源端5、P型接触区6以及N型阳极区1上方分别设有金属层；所述N型源端5和P型阱区4间的沟道上方是栅氧层，栅氧层上方是多晶硅7；在N型漂移区3的内部设有一个N型埋层11，N型埋层11下方设有一个P型埋层21，且所述N型埋层11、P型埋层21均没有与P型阱区4和N-buffer区2直接连接。
P型埋层21、N型埋层11与P型阱区4的距离为d，d取值大于零，距离d和P型埋层21的长度LPB之和小于漂移区长度Ld。
相邻的N型埋层11和P型埋层21上下相接，每个N型埋层11和P型埋层21左端到P型阱区4的距离相等，每个N型埋层11和P型埋层21右端到N-buffer层2的距离相等。距离相等时PN结的界面均匀，加压时使得电场分布更优化，从而器件的耐压性能更好。
N型埋层11和P型埋层21可同时换成相反类型材料。
具体地，埋氧层二氧化硅8的厚度tox为3μm，硅层厚度也即N型漂移区3的厚度ts为4微米，N型漂移区3的长度Ld为22μm，掺杂浓度Nd为1.2e16cm-3，栅氧厚度为20nm，P型阱区4的掺杂浓度Npwell为2e17cm-3，N-buffer层2的掺杂浓度为8e17cm-3，P型埋层21距离硅层表面DNT1.2μm，与P型阱区4间隔d为0.6μm，其长度LPB为21μm，厚度TPB为2μm。
本实施例的工作原理为：开态时，由于两个栅产生的两个导电通道，使得电流能力增强；由于P型埋层21的引入，在关断过程中产生大电容效应，使得VA上升的速率在P型埋层未被耗尽之前更缓慢，在P型层耗尽完全时VA剧增至外加电压VDD；在耗尽区靠近P型埋层21的边界时，由于P型埋层的引入，给在漂移区储存的空穴提供了一个良好的泄放通道，导致储存的空穴载流子排除速度非常快，拖尾时间大大降低；采用电感负载L为2μH，通过实施例的仿真结果对比，如图6所示，在电流密度为100A/cm2，开启电压同为1.05V情况下，本发明的关断损耗较传统结构降低了近80％。
实施例2
如图2所示，本实施例和实施例1的区别在于：在N型漂移区3的内部设有至少2个N型埋层11、至少2个P型埋层21，N型埋层11和P型埋层21交替设置。交替设置能降低导通电阻，并引入了多个载流子泄放通道因而能减少关断损耗。
相邻的N型埋层11和P型埋层21上下相接，每个N型埋层11和P型埋层21左端到P型阱区4的距离相等，每个N型埋层11和P型埋层21右端到N-buffer层2的距离相等。距离相等时PN结的界面均匀，加压时使得电场分布更优化，从而器件的耐压性能更好。
实施例3
如图4所示，本实施例和实施例1的区别在于：在N型漂移区3的内部只有一个P型埋层21，没有N型埋层11。也可以只有一个N型埋层11，没有P型埋层21。
实施例4
如图7所示，本实施例和实施例1的区别在于：在N型漂移区3的内部只有一个P型埋层21，没有N型埋层11。且P型埋层21为分段的埋层。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (7)
1.一种低关断损耗双栅SOI-LIGBT器件结构，包括从下至上依次设置的P型衬底(9)、埋氧层二氧化硅(8)、N型漂移区(3)、设置于N型漂移区(3)内部一端的P型阱区(4)、设置于N型漂移区(3)内部另一端的N-buffer层(2)、N型漂移区(3)上方的氧化层(10)；所述P型阱区(4)内部上方设有两个N型源端(5)、以及两个N型源端(5)之间的P型接触区(6)；所述N-buffer层(2)内部上方设有N型阳极区(1)；所述N型源端(5)、P型接触区(6)以及N型阳极区(1)上方分别设有金属层；所述N型源端(5)和P型阱区(4)间的沟道上方是栅氧层，栅氧层上方是多晶硅(7)；其特征在于：在N型漂移区(3)的内部设有N型埋层(11)、和/或P型埋层(21)，P型埋层(21)位于N型埋层(11)下方，且所述N型埋层(11)、P型埋层(21)均没有与P型阱区(4)和N-buffer区(2)直接连接。
2.根据权利要求1所述的一种低关断损耗双栅SOI-LIGBT器件结构，其特征在于：在N型漂移区(3)的内部设有至少2个N型埋层(11)、至少2个P型埋层(21)，N型埋层(11)和P型埋层(21)交替设置。
3.根据权利要求1所述的一种低关断损耗双栅SOI-LIGBT器件结构，其特征在于：P型埋层(21)、N型埋层(11)与P型阱区(4)的距离为d，d取值大于零，距离d和P型埋层(21)的长度LPB之和小于漂移区长度Ld。
4.根据权利要求1所述的一种低关断损耗双栅SOI-LIGBT器件结构，其特征在于：相邻的N型埋层(11)和P型埋层(21)上下相接，每个N型埋层(11)和P型埋层(21)左端到P型阱区(4)的距离相等，每个N型埋层(11)和P型埋层(21)右端到N-buffer层(2)的距离相等。
5.根据权利要求1所述的一种低关断损耗双栅SOI-LIGBT器件结构，其特征在于：N型埋层(11)和P型埋层(21)同时换成相反类型材料。
6.根据权利要求1所述的一种低关断损耗双栅SOI-LIGBT器件结构，其特征在于：只设有一个N型埋层(11)和一个P型埋层(21)。
7.根据权利要求1所述的一种低关断损耗双栅SOI-LIGBT器件结构，其特征在于：P型埋层(21)为分段的埋层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710110599.8A CN106876456A (zh) | 2017-02-28 | 2017-02-28 | 低关断损耗双栅soi‑ligbt器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710110599.8A CN106876456A (zh) | 2017-02-28 | 2017-02-28 | 低关断损耗双栅soi‑ligbt器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106876456A true CN106876456A (zh) | 2017-06-20 |
Family
ID=59169063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710110599.8A Pending CN106876456A (zh) | 2017-02-28 | 2017-02-28 | 低关断损耗双栅soi‑ligbt器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876456A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190121A (zh) * | 2019-05-29 | 2019-08-30 | 电子科技大学 | 具有瞬时剂量率辐射加固结构的横向soi高压器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6599782B1 (en) * | 2000-01-20 | 2003-07-29 | Sanyo Electric Co., Ltd. | Semiconductor device and method of fabricating thereof |
| US20060186469A1 (en) * | 2005-01-18 | 2006-08-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN101819998A (zh) * | 2010-04-29 | 2010-09-01 | 哈尔滨工程大学 | 具有应变硅结构的高压低功耗soi ldmos 晶体管 |
| CN102800688A (zh) * | 2011-05-27 | 2012-11-28 | 旺宏电子股份有限公司 | 半导体结构及其操作方法 |
| CN105161538A (zh) * | 2015-08-07 | 2015-12-16 | 电子科技大学 | 横向高压器件及其制造方法 |
-
2017
- 2017-02-28 CN CN201710110599.8A patent/CN106876456A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6599782B1 (en) * | 2000-01-20 | 2003-07-29 | Sanyo Electric Co., Ltd. | Semiconductor device and method of fabricating thereof |
| US20060186469A1 (en) * | 2005-01-18 | 2006-08-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN101819998A (zh) * | 2010-04-29 | 2010-09-01 | 哈尔滨工程大学 | 具有应变硅结构的高压低功耗soi ldmos 晶体管 |
| CN102800688A (zh) * | 2011-05-27 | 2012-11-28 | 旺宏电子股份有限公司 | 半导体结构及其操作方法 |
| CN105161538A (zh) * | 2015-08-07 | 2015-12-16 | 电子科技大学 | 横向高压器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| YITAO HE，ETAL: "Ultralow Turn-OFF Loss SOI LIGBT With p-Buried Layer During Inductive Load Switching", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190121A (zh) * | 2019-05-29 | 2019-08-30 | 电子科技大学 | 具有瞬时剂量率辐射加固结构的横向soi高压器件 |
| CN110190121B (zh) * | 2019-05-29 | 2023-04-25 | 电子科技大学 | 具有瞬时剂量率辐射加固结构的横向soi高压器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9000479B2 (en) | Semiconductor device | |
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN103474466B (zh) | 一种高压器件及其制造方法 | |
| CN106876455A (zh) | 一种低关断损耗双槽栅soi‑ligbt器件结构 | |
| CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| US20050116284A1 (en) | Semiconductor devices | |
| CN113451400A (zh) | 沟槽栅逆导型igbt器件 | |
| CN107482058A (zh) | 一种具有载流子存储层的薄soi ligbt器件 | |
| CN106847883A (zh) | 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法 | |
| CN106920842A (zh) | 一种具有载流子存储层的槽型soi ligbt | |
| CN109087952A (zh) | 具有低比导通电阻的分离栅vdmos器件及制造方法 | |
| CN105993076A (zh) | 一种双向mos型器件及其制造方法 | |
| CN108735808A (zh) | 半导体开关元件及其制造方法 | |
| CN102386220A (zh) | 一种具有背注增强结构的igbt及其制造方法 | |
| CN108336133B (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN110459609B (zh) | 一种短路阳极薄层高压功率器件 | |
| CN106876456A (zh) | 低关断损耗双栅soi‑ligbt器件结构 | |
| CN108258041B (zh) | 一种具有载流子存储层的三栅薄soi ligbt | |
| CN111477681A (zh) | 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法 | |
| CN108447904B (zh) | 一种横向igbt的制造方法 | |
| CN106847884A (zh) | 低关断损耗的soi‑ligbt器件结构 | |
| US9306045B2 (en) | Semiconductor power device | |
| CN207199628U (zh) | 一种具有载流子存储层的薄soi ligbt器件 | |
| CN106847885A (zh) | 一种低关断损耗槽栅soi‑ligbt器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170620 |
|
| RJ01 | Rejection of invention patent application after publication |