CN106875963B - 一种三维存储器读出电路及读出方法 - Google Patents

一种三维存储器读出电路及读出方法 Download PDF

Info

Publication number
CN106875963B
CN106875963B CN201710092925.7A CN201710092925A CN106875963B CN 106875963 B CN106875963 B CN 106875963B CN 201710092925 A CN201710092925 A CN 201710092925A CN 106875963 B CN106875963 B CN 106875963B
Authority
CN
China
Prior art keywords
reading
current
storage unit
bit line
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710092925.7A
Other languages
English (en)
Other versions
CN106875963A (zh
Inventor
雷宇
陈后鹏
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201710092925.7A priority Critical patent/CN106875963B/zh
Priority to US15/739,723 priority patent/US11568931B2/en
Priority to PCT/CN2017/081816 priority patent/WO2018152952A1/zh
Publication of CN106875963A publication Critical patent/CN106875963A/zh
Application granted granted Critical
Publication of CN106875963B publication Critical patent/CN106875963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种三维存储器读出电路及读出方法，包括：读参考电路，产生一个可以快速区分读低阻态单元电流和读高阻态单元电流的读参考电流；以及灵敏放大器。读参考电路包括参考单元、位线匹配模块、字线匹配模块和传输门寄生参数匹配模块。本发明针对三维存储器在平面和垂直方向的寄生效应和漏电，在读参考电流中引入对位线寄生参数、漏电和传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，消除了伪读取现象，减小了读出时间；且适用范围广、读出正确率高。

Description

一种三维存储器读出电路及读出方法
技术领域
本发明涉及集成电路技术领域，特别是涉及一种三维存储器读出电路及读出方法。
背景技术
集成电路存储器被广泛应用于工业界和消费类电子产品，根据存储器能否掉电存储，又可被划分为易失存储器和非易失存储器。非易失存储器，包括闪存(flash memory)、磁存储器(magnetoresistive random-access memory，MRAM)、阻变存储器(resistancerandom-access memory，RRAM)、相变存储器(phase change memory，PCM)等。相变存储器是基于奥弗辛斯基在20世纪60年代末提出的奥弗辛斯基电子效应的存储器，其工作原理是利用加工到纳米尺寸的相变材料在低阻态(晶态)与高阻态(非晶态)时不同的电阻状态来实现数据的存储。磁存储器和阻变存储器同样使用材料或器件在低阻态(low resistancestate，LRS)与高阻态(high resistance state，HRS)时不同的电阻状态来实现数据的存储。
三维存储器，通过将存储单元三维地布置在衬底之上，相比于二维存储器，可以提高存储密度。其中，一种交叉堆叠(cross point)的三维存储结构被广泛应用于各非易失存储器。该结构中，字线和位线呈90度夹角，并层层堆叠，存储单元存在于各个交点。图1为交叉堆叠结构三维非易失存储器示意图。在交叉堆叠结构三维非易失存储器中，存储单元可由存储器件和选通管(Selector)组成。
三维存储器不同于二维存储器，在二维存储器中寄生器件主要在平面方向，而在三维存储器中寄生器件同时存在于垂直方向和平面方向，三维存储器中寄生参数的个数和复杂性远远大于二维存储器；同时，三维存储器采用了新型的选通器件，需要增加不选位线和不选字线，三维存储器的偏置方法和二维存储器完全不一样，复杂性更高；此外，由于三维存储器独特的偏置方式会带来漏电流。
非易失存储器中，数据的读出可通过测量电阻的大小来实现：通过钳位电路给存储单元施加一定电压，读取流过存储单元的相应电流，再与一个参考电流相比较，即可判断存储单元的状态。读电流会受到阵列中的寄生器件影响，导致读取时间变长。在以往的三维存储器和二维存储器设计中，参考电流往往采用恒定值。如图2所示，三维存储器进行读取操作时，灵敏放大器需要同时对阵列中垂直方向寄生器件、平面方向寄生器件和灵敏放大器中的寄生电容充电，之后电流才会稳定下来，而现有技术中的参考电流始终保持在介于读高阻态电流稳定值和读低阻态电流稳定值之间，在给寄生电容充电的这段时间就会产生伪读取现象，大大的制约了三维存储器的速度特性。
影响三维存储器读出速度与正确率的因素包括但不限于以下几点：
一、位线寄生参数。位线寄生参数包括与被选中位线连接的存储单元的寄生电容，与阵列中连接于同一根位线的字线个数有关。
二、传输门寄生参数。传输门寄生参数包括传输门的寄生电阻和寄生电容，与存储阵列中连接于同一根全局位线的本地位线个数和连接于同一根本地位线的位线个数有关。
三、灵敏放大器中电流镜的寄生参数。灵敏放大器中电流镜的寄生参数包括电流镜的寄生电容，与连接于同一个读参考电路的灵敏放大器个数有关。
四、漏电。当存储单元两端电压为0，存储单元不选通；当存储单元两端电压为V，存储单元选通，V为存储单元进行读写操作时的位线电压；当存储单元两端电压为V/2时，存储单元半选通，此时选通管处于关断状态，但会有漏电流。漏电包括被选中位线上存储单元的漏电和被选中字线上存储单元的漏电。漏电的大小主要跟选通管的电学性能有关。若半选通存储单元的漏电较小(如<1pA)，可以忽略漏电的影响；若半选通存储单元的漏电较大(如>5pA)，漏电会导致误读取并影响读取速度。
因此，如何改善上述读出时间过长，以及如何提高三维存储器的速度特性，实已成为本领域技术人员亟待解决的技术课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器读出电路及读出方法，用于解决现有技术中三维存储器读出电路读出时间过长的问题。
为实现上述目的及其他相关目的，本发明提供一种三维存储器读出电路，所述三维存储器读出电路至少包括：
三维存储单元阵列，包括至少一个三维存储单元子阵列以及与所述三维存储单元子阵列对应的多个灵敏放大器，所述三维存储单元阵列中各位线分别通过传输门与对应的灵敏放大器连接；所述灵敏放大器连接所述读参考电路及对应的存储单元，将读参考电流与被选中的存储单元中读出的电流相比较，以产生被选中的存储单元的读出电压信号；
读参考电路，用于产生读参考电压或读参考电流，包括：参考单元、位线匹配模块、传输门寄生参数匹配模块以及第一钳位管；
其中，所述参考单元连接于参考字线与参考位线之间，用于提供参考电阻值；
所述位线匹配模块连接于所述参考位线与不选字线之间，用于提供位线寄生参数和漏电，以匹配所述三维存储单元阵列中的位线寄生参数和位线上存储单元的漏电；
所述传输门寄生参数匹配模块连接于所述参考位线与所述第一钳位管的源端之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列中的传输门寄生参数；
所述第一钳位管根据所述参考电阻值、所述位线匹配模块提供的位线寄生参数和漏电及所述传输门寄生参数匹配模块提供的传输门寄生参数，得到读参考电流。
优选地，所述三维存储器读出电路还包括：连接于所述参考字线与不选位线之间的字线匹配模块，用于提供字线上的漏电以匹配所述三维存储单元阵列中字线上存储单元的漏电；所述第一钳位管根据所述参考电阻值、所述位线匹配模块提供的位线寄生参数和漏电、所述字线匹配模块提供的漏电及所述传输门寄生参数匹配模块提供的传输门寄生参数，得到读参考电流。
更优选地，所述字线匹配模块包括(a-1)个并联的存储单元，其中a为所述三维存储单元阵列中连接于同一根字线的位线个数。
优选地，所述参考单元包括参考电阻和选通管，其中，所述选通管的一端接所述参考字线、一端连接所述参考电阻的一端；所述参考电阻的另一端连接所述参考位线。
更优选地，所述参考电阻的阻值设在低阻态电阻最高值和高阻态电阻最低值之间。
更优选地，所述选通管与存储单元中的选通管为同一类型。
优选地，所述位线匹配模块包括(n-1)个并联的存储单元，其中n为所述三维存储单元阵列中连接于同一根位线的字线个数。
优选地，所述传输门寄生参数匹配模块包括第一传输门、第二传输门、本地传输门寄生参数匹配单元及全局传输门寄生参数匹配单元；所述第一传输门及所述第二传输门串联于所述参考位线及所述第一钳位管的源端之间，所述第一传输门与所述第二传输门之间的连线作为本地参考位线，所述第二传输门与所述第一钳位管之间的连线作为全局参考位线；所述本地传输门寄生参数匹配单元连接于所述本地参考位线和不选位线之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列中的本地传输门寄生参数；所述全局传输门寄生参数匹配单元连接于所述全局参考位线与地之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列中的全局传输门寄生参数。
更优选地，所述本地传输门寄生参数匹配单元包括(m-1)个并联的第三传输门，其中m为所述三维存储单元阵列中连接于同一根本地位线的位线个数；各第三传输门的结构、尺寸与所述读参考电路中的第一传输门和所述三维存储单元阵列中的各本地传输门相同；各第三传输门的一端连接所述本地参考位线、另一端接所述不选位线、控制端接地
更优选地，所述全局传输门寄生参数匹配单元包括(c-1)个并联的第四传输门，其中c为所述三维存储单元阵列中连接于同一根全局位线的本地位线个数；各第四传输门的结构、尺寸与所述读参考电路中的第二传输门和所述三维存储单元阵列中的各全局传输门相同；各第四传输门的一端连接所述全局参考位线、另一端接地、控制端接地。
优选地，所述读参考电路还包括：电压转换模块，用于将所述读参考电流转化为读参考电压；包括第一PMOS管，所述第一PMOS管的源端连接电源电压、栅端与漏端连接并作为所述读参考电压的输出端、漏端还连接于第一钳位管的漏端。
优选地，所述读参考电路还包括：连接于所述参考位线的输入端的位线驱动模块，用于驱动所述参考位线；所述位线驱动模块包括第一NMOS管，所述第一NMOS管的源端连接不选位线信号、栅端连接使能信号的反信号、漏端连接所述参考位线。
优选地，所述读参考电路还包括：连接于所述参考字线的输入端的字线驱动模块，用于驱动所述参考字线；所述字线驱动模块包括第二NMOS管及第二PMOS管，所述第二NMOS管的源端接地、栅端连接使能信号、漏端连接所述参考字线；所述第二PMOS管的源端连接所述不选字线、栅端连接所述使能信号、漏端连接所述参考字线。
优选地，所述灵敏放大器包括源端与所述存储单元连接的第二钳位管，与所述第二钳位管的漏端连接的电流镜，与所述读参考电压连接的电流转换模块，以及比较模块；所述第二钳位管的栅端连接钳位电压；所述电流镜提取被选中的存储单元中的读电流；所述电流转换模块将所述读参考电压转化为读参考电流；所述比较模块与所述电流镜及所述电流转换模块连接，将被选中的存储单元中的读电流与所述读参考电流比较，以比较结果表示被选中的存储单元中存储的信号。
更优选地，所述灵敏放大器还包括电流镜寄生参数匹配模块，用于抵消各灵敏放大器中的电流镜寄生效应；包括栅端和源端接地的第三NMOS管及2(b-1)个并联第三PMOS管，各第三PMOS管的源端连接电源电压、漏端连接所述第三NMOS管的漏端、栅端连接所述电流镜的输入端，各第三PMOS管的尺寸与所述电流镜中各晶体管的尺寸相同，其中b为所述三维存储单元阵列中连接于同一个读参考电路的灵敏放大器的个数。
优选地，所述不选字线连接不选字线电压源，其电压使存储单元不被选中。
更优选地，所述不选位线连接不选位线电压源，其电压使存储单元不被选中。
为实现上述目的及其他相关目的，本发明提供一种如上述三维存储器读出电路的读出方法，所述三维存储器读出方法至少包括：
选中一根字线和一根位线，将三维存储单元阵列中的一个存储单元连接至灵敏放大器，所述灵敏放大器读取所述存储单元的读电流；
在所述一根字线、所述一根位线和所述灵敏放大器开始工作的同一时刻，读参考电路开始工作，产生一动态的读参考电流，所述读参考电流的瞬态值处于读低阻态电流和读高阻态电流之间；
所述灵敏放大器将被选中的所述存储单元的读电流和所述读参考电流进行比较，以产生被选中的所述存储单元的读出电压信号。
优选地，在所述读参考电流中引入位线寄生参数和位线上的漏电，以抵消读取存储单元时产生的阵列位线寄生效应和位线上存储单元的漏电，消除伪读取现象，减小信号读出时间，减少误读取。
优选地，在所述读参考电流中引入字线上的漏电，以抵消读取存储单元时字线上存储单元的漏电，消除伪读取现象，减小信号读出时间。
优选地，在所述读参考电流中引入传输门寄生参数，以抵消读取存储单元时产生的阵列传输门寄生效应，消除伪读取现象，减小信号读出时间。
优选地，在被选中的存储单元的读电流中引入电流镜寄生参数，以实现被选中的所述存储单元的读电流的镜像参数和所述参考电流的镜像参数的匹配，消除伪读取现象，减小信号读出时间。
优选地，当被选中的存储单元的读电流大于所述参考电流时，所述存储单元呈低阻态；当被选中的存储单元的读电流小于所述参考电流时，所述存储单元呈高阻态。
如上所述，本发明的三维存储器读出电路及读出方法，具有以下有益效果：
1、本发明的三维存储器读出电路及读出方法中，在读取信号发出后，读参考电路才开始工作，在读参考电流中引入对位线寄生参数的匹配、对传输门寄生参数的匹配、对位线和字线漏电的匹配，在读电流中引入对电流镜寄生参数的匹配，使得读参考电流的瞬态曲线处在读高阻态电流和读低阻态电流之间，最大程度的消除了伪读取现象，减小了读出时间。
2、本发明的三维存储器读出电路及读出方法中，读参考电流和读电流有相同的漏电流，减少了误读取。
3、本发明的三维存储器读出电路及读出方法对于规模从1Mb到1Tb的三维存储器都能大幅减小读出时间，适用范围广。
附图说明
图1显示为交叉堆叠结构三维非易失存储器示意图。
图2显示为现有技术中的伪读取现象影响读取时间的原理示意图。
图3显示为本发明的三维存储单元阵列的示意图。
图4显示为本发明读参考电路的一种实施方式。
图5显示为本发明的灵敏放大器的工作原理示意图。
图6显示为本发明的读参考电路的另一种实施方式。
图7显示为本发明的三维存储器读电路中读电流与读参考电流的对比示意图。
图8显示为本发明的三维存储器读出电路应用于64Mbit相变存储器芯片时，在读取低阻态时的仿真结果。
图9显示为本发明的三维存储器读出电路应用于64Mbit相变存储器芯片时，在读取高阻态时的仿真结果。
元件标号说明
1 三维存储单元阵列
11 三维存储单元子阵列
111 存储单元
1111 第一存储器件
1112 第一选通管
12 灵敏放大器
121 第二钳位管
122 电流镜寄生参数匹配模块
2 读参考电路
21 参考单元
211 第二选通管
22 位线驱动模块
23 字线驱动模块
24 位线匹配模块
241 第一位线匹配单元
242 第二位线匹配单元
25 传输门寄生参数匹配模块
251 本地传输门寄生参数匹配单元
252 全局传输门寄生参数匹配单元
26 第一钳位管
27 电压转换模块
28 字线匹配模块
S1～S2 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3～图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图3～图5所示，本发明提供一种三维存储器读出电路，所述三维存储器读出电路包括三维存储单元阵列1及读参考电路2。
如图3所示，所述三维存储单元阵列1包括至少一个三维存储单元子阵列11以及与所述三维存储单元子阵列对应的多个灵敏放大器12，所述三维存储单元阵列1中各位线分别通过传输门与对应的灵敏放大器12连接；所述灵敏放大器12连接所述读参考电路2及对应的存储单元，将读参考电流与被选中的存储单元中读出的电流相比较，以产生被选中的存储单元的读出电压信号。
具体地，如图3所示，在本实施例中，所述三维存储单元阵列1包括三个三维存储单元子阵列11，在实际设计中可根据需要进行设定，不以本实施例为限。所述三维存储单元阵列1中，上层存储单元和下层存储单元均使用同一根位线，全局位线GBL与灵敏放大器一一对应，所述灵敏放大器12的数量设定为b个，且这b个灵敏放大器连接于同一个读参考电路以接收读参考电压或读参考电流。在本实施例中，所述三维存储单元子阵列11中连接于同一根位线的字线或存储单元的个数设定为n，所述三维存储单元子阵列11中连接于同一根字线的位线或存储单元的个数设定为a；所述三维存储单元子阵列11中连接于同一根本地位线LBL的位线BL个数设定为m，各位线BL分别通过本地传输门与本地位线LBL连接；所述三维存储单元子阵列11中连接于同一根全局位线GBL的本地位线LBL个数设定为c，各本地位线LBL分别通过全局传输门与全局位线GBL连接，即连接于同一所述灵敏放大器12的位线BL的个数设定为mc。具体数值可根据实际需要做设定，在此不一一限定。
更具体地，如图3所示，所述存储单元子阵列11包括多个存储单元111，其中，(n*m)个存储单元111组成阵列连接于同一本地位线；行控制信号为字线信号WLUP_1～WLUP_n/2和WLDN_1～WLDN_n/2(分别控制上层和下层的存储单元111)；列传输信号为位线信号BL1～BLm，同一时间仅有一根字线WL和一根位线BL导通，以本地位线LBL连接一个存储单元111。位线BL通过本地传输门LTG与本地位线LBL相连，本地位线LBL通过全局传输门GTG与全局位线GBL相连。所述存储单元111包括第一存储器件1111和第一选通管1112。存储器件可为OMS效应器件，选通管可为OTS效应器件，不以本实施例为限。在本实施例中，以第一行第一列的下层存储单元为例，所述第一存储器件1111一端依次连接第一本地传输门LTG1和第一全局传输门GTG1后与第一灵敏放大器相连、另一端接所述第一选通管1112的一端，所述第一选通管1112的另一端接第一字线WLDN_1。
如图4所示，所述读参考电路2连接所述灵敏放大器12，用于产生读参考电压Vref或读参考电流Iref，在本实施例中，以读参考电压Vref为例。所述读参考电路2包括：参考单元21、位线驱动模块22、字线驱动模块23、位线匹配模块24、传输门寄生参数匹配模块25、第一钳位管26以及电压转换模块27。
具体地，如图4所示，所述参考单元21连接于参考字线WL’与参考位线BL’之间，用于提供参考电阻值。所述参考单元21包括参考电阻Rref和第二选通管211，其中，所述第二选通管211一端通过所述参考字线WL’连接所述字线驱动模块25的输出端、另一端连接所述参考电阻Rref的一端，所述参考电阻Rref的另一端连接所述参考位线BL’。所述参考电阻Rref的阻值设在低阻态电阻最高值和高阻态电阻最低值之间。所述第二选通管211与所述存储单元111中的第一选通管1112为同一类型。
具体地，如图4所示，所述位线驱动模块22连接于所述参考位线BL’，用于驱动所述参考位线BL’。所述位线驱动模块22包括第一NMOS管NM1，所述第一NMOS管NM1的源端连接不选位线信号DESBL、栅端连接使能信号EN的反信号(在本实施例中，通过所述使能信号EN连接反相器得到反信号)、漏端连接所述参考位线BL’。所述第一NMOS管NM1作为位线不选择驱动；当所述使能信号EN不起效(低电平)时，所述第一NMOS管NM1导通，所述参考位线BL’通过所述不选位线DESBL连接不选位线电压源，所述参考位线BL’不被选中；当所述使能信号EN起效(高电平)时，所述第一NMOS管NM1不通。在本实施例中，存储器进行读操作时，本地位线电压为VBL，不选位线电压源的电压为VBL/2。
具体地，如图4所示，所述字线驱动模块23连接于所述参考字线WL’的输入端，用于驱动所述参考字线WL’。所述字线驱动模块23包括第二NMOS管NM2及第二PMOS管PM2，所述第二NMOS管NM2的源端接地(0V)、栅端连接使能信号EN、漏端连接所述参考字线WL’；所述第二PMOS管PM2的源端连接所述不选字线DESWL、栅端连接所述使能信号EN、漏端连接所述参考字线WL’。所述第二NMOS管NM2及所述第二PMOS管PM2分别作为字线选择驱动和字线不选择驱动；当所述使能信号EN不起效(低电平)时，所述第二PMOS管PM2导通，所述参考字线WL’通过所述不选字线DESWL连接不选字线电压源，所述参考单元21不被选中；当所述使能信号EN起效(高电平)时，所述第二NMOS管NM2导通，所述参考字线WL’连接低电平(0V)，所述参考单元21被选中。在本实施例中，存储器进行读操作时，本地字线电压为VBL，不选字线电压源的电压为VBL/2。
具体地，如图4所示，所述位线匹配模块24连接于所述参考位线BL’与所述不选字线DESWL之间，用于提供位线寄生参数和漏电，以匹配所述三维存储单元阵列1中的位线寄生参数和位线上存储单元的漏电。
更具体地，所述位线匹配模块24包括(n-1)个并联的存储单元，其中n为所述三维存储单元阵列1中连接于同一根位线的字线个数。如图4所示，所述位线匹配模块24可分为第一位线匹配单元241及第二位线匹配单元242，其中，所述第一位线匹配单元241包括(n/2-1)个存储单元，用于匹配下层存储单元的位线寄生参数和其在第一位线BL1上的漏电；所述第二位线匹配单元242包括(n/2)个存储单元，用于匹配上层存储单元的位线寄生参数和其在第一位线BL1上的漏电(对应于本实施例中选中的存储单元为第一行第一列的下层存储单元)。n为所述三维存储单元阵列1中连接于同一根位线BL的字线WL个数。当读取某一存储单元时，其所在列中其余(n-1)个存储单元处于关断状态，所述第一存储器件1111和所述第一选通管1112的寄生电容对读电流Iread产生影响，通过设置所述第一位线匹配单元241和第二位线匹配单元242可以在读参考电流Iref中引入与所述三维存储单元阵列1匹配的寄生充电电流，以此得到的读参考电流Iref的变化趋势与所述读电流Iread一致，进而消除伪读取现象，减小信号读出时间。
具体地，如图4所示，所述传输门寄生参数匹配模块25连接于所述参考位线BL’与所述第一钳位管26的源端之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列1中的传输门寄生参数。所述传输门寄生参数匹配模块25包括第一传输门LTG0、第二传输门GTG0、本地传输门寄生参数匹配单元251及全局传输门寄生参数匹配单元252。
更具体地，所述第一传输门LTG0及所述第二传输门GTG0串联于所述参考位线BL’及所述第一钳位管26的源端之间，所述第一传输门LTG0为本地传输门、所述第二传输门GTG0为全局传输门，所述第一传输门LTG0与所述第二传输门GTG0之间的连线作为本地参考位线LBL’，所述第二传输门GTG0与所述第一钳位管26之间的连线作为全局参考位线GBL’。
更具体地，所述本地传输门寄生参数匹配单元251连接于所述本地参考位线LBL’和所述不选位线DESBL之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列1中的本地传输门寄生参数。所述本地传输门寄生参数匹配单元251包括(m-1)个并联的第三传输门LTG，其中m为所述三维存储单元阵列1中连接于同一根本地位线LBL的位线个数；各第三传输门LTG的结构、尺寸与所述第一传输门LTG0和所述三维存储单元阵列1中的各本地传输门相同；各第三传输门LTG的一端连接所述本地参考位线LBL’、另一端接所述不选位线DESBL、控制端接地，始终处于不导通的状态。所述本地传输门寄生参数匹配单元251用于匹配本地传输门寄生参数，当读取存储单元时，与其连接的本地传输门开启，其余(m-1)个本地传输门处于关断状态，传输门上的寄生电容和寄生电阻对读电流Iread产生影响，通过设置所述本地传输门寄生参数匹配单元251可以在所述读电流Iread中进一步引入与所述三维存储单元阵列1匹配的本地传输门寄生电流，以此得到的读参考电流Iref的变化趋势与所述读电流Iread一致，进而消除伪读取现象，减小信号读出时间。
更具体地，所述全局传输门寄生参数匹配单元252连接于所述全局参考位线GBL’与地之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列1中的全局传输门寄生参数。所述全局传输门寄生参数匹配单元252包括(c-1)个并联的第四传输门GTG，其中c为所述三维存储单元阵列1中连接于同一根全局位线GBL的本地位线个数；各第四传输门GTG的结构、尺寸与所述第二传输门GTG0和所述三维存储单元阵列1中的各全局传输门相同；各第四传输门GTG的一端连接所述全局参考位线GBL’、另一端接地、控制端接地，始终处于不导通的状态。所述全局传输门寄生参数匹配单元252用于匹配全局传输门寄生参数，当读取存储单元时，与其连接的全局传输门开启，其余(c-1)个全局传输门处于关断状态，传输门上的寄生电容和寄生电阻对读电流Iread产生影响，通过设置所述全局传输门寄生参数匹配单元252可以在所述读电流Iread中进一步引入与所述三维存储单元阵列1匹配的全局传输门寄生电流，以此得到的读参考电流Iref的变化趋势与所述读电流Iread一致，进而消除伪读取现象，减小信号读出时间。
如图4所示，所述第一钳位管26根据所述参考电阻值、所述第一位线匹配单元241和第二位线匹配单元242提供的位线寄生参数和漏电及所述本地传输门寄生参数匹配单元251和全局传输门寄生参数匹配单元252提供的传输门寄生参数，得到读参考电流Iref。
具体地，如图4所示，所述第一钳位管26的源端连接所述全局参考位线GBL’、栅端连接钳位电压Vclamp、漏端连接所述电压转换模块27。
如图4所示，所述电压转换模块27连接于所述第一钳位管26的漏端，用于将所述读参考电流Iref转化为读参考电压Vref。
具体地，如图4所示，所述电压转换模块27包括第一PMOS管PM1，所述第一PMOS管PM1的源端连接电源电压VDD、栅端与漏端连接并作为所述读参考电压Vref的输出端、漏端还连接于第一钳位管26的漏端。所述电压转换模块27的结构不限，任意具有电流转电压功能的电路均适用，不限于本实施例。
如图3所示，所述灵敏放大器12与所述三维存储单元子阵列11对应，在本实施例中，mc根位线连接同一灵敏放大器，所述灵敏放大器12通过传输门分别与所述三维存储单元子阵列11中的位线连接，并且与所述读参考电路2连接，接收所述读参考电流Iref或所述读参考电压Vref(在本实施例中，接收读参考电压Vref)。所述灵敏放大器12将所述读参考电压Vref还原为读参考电流Iref，并将所述读参考电流Iref与所述三维存储单元阵列1中被选中的存储单元111中的读电流Iread相比较，以产生被选中的存储单元111的读出电压信号。
具体地，如图5所示，所述灵敏放大器12包括源端与所述存储单元111连接的第二钳位管121，与所述第二钳位管121的漏端连接的电流镜，电流镜寄生参数匹配模块122，与所述读参考电压Vref连接的电流转换模块，比较模块以及SR锁存器。
更具体地，所述第二钳位管121的栅端连接所述钳位电压Vclamp，在所述钳位电压Vclamp的控制下产生被选中的存储单元111中的读电流Iread。所述电流镜提取被选中的存储单元111中的读电流Iread，包括第四PMOS管PM4、第五PMOS管PM5。所述电流镜寄生参数匹配模块122包括栅端和源端接地的第三NMOS管NM3及2(b-1)个并联第三PMOS管PM3，各第三PMOS管PM3的源端连接电源电压VDD、漏端连接所述第三NMOS管NM3的漏端、栅端连接所述电流镜的输入端，各第三PMOS管PM3的尺寸与第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8及所述读参考电路2中的第一PMOS管PM1的尺寸相同，其中b为所述三维存储单元阵列1中连接于同一个读参考电路的灵敏放大器个数。所述电流镜寄生参数匹配模块122用于匹配电流镜寄生参数，所述读参考电压Vref同时与b个灵敏放大器连接，势必会在所述读参考电压Vref中引入其余(b-1)个灵敏放大器中转换所述读参考电流Iref的电流镜寄生参数，在本实施例中，通过第六PMOS管PM6、第八PMOS管PM8实现所述读参考电流Iref的镜像，因此第三PMOS管PM3的数量设定为2(b-1)，此时，在读电流端，有(2b+1)个PMOS管；在参考电流端，同样有(2b+1)个PMOS管，两边的电流镜个数和电流镜寄生参数实现了平衡。不同电路结构中第三PMOS管PM3的数量也不相同，可根据具体电路结果做设定，不以本实施例为限。通过设置所述电流镜寄生参数匹配模块122可以在所述读电流Iref中引入与各灵敏放大器中电流镜匹配的电流镜寄生电流，以此使得读参考电流Iref的变化趋势与所述读电流Iread一致，进而消除伪读取现象，减小信号读出时间。所述电流转换模块将所述读参考电压Vref还原为读参考电流Iref，包括第六PMOS管PM6。所述比较模块与所述电流镜及所述电流转换模块连接，将被选中的存储单元111中的读电流Iread与所述读参考电流Iref比较，以比较结果表示被选中的存储单元111中存储的信号，包括第七PMOS管PM7、第八PMOS管P8、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6以及第七NMOS管NM7。第四PMOS管PM4的漏端连接第二钳位管121，与第五PMOS管PM5、第七PMOS管PM7组成电流镜，将被选中的存储单元111的读电流Iread镜像到第五PMOS管PM5、第七PMOS管PM7的漏端。第四NMOS管NM4的漏端连接第五PMOS管PM5的漏端，与第七NMOS管NM7组成电流镜。所述读参考电路2中的第一PMOS管PM1与第六PMOS管PM6、第八PMOS管PM8组成电流镜，将所述读参考电流Iref镜像到第六PMOS管PM6、第八PMOS管PM8的漏端。第五NMOS管NM5的漏端连接于第六PMOS管PM6的漏端，与第六NMOS管NM6组成电流镜。第六NMOS管NM6的漏端与第七PMOS管PM7的漏端相连，作为所述比较模块的第一输出端。第七NMOS管NM17的漏端与第八PMOS管PM8的漏端相连，作为所述比较模块的第二输出端。所述比较模块的第一输出端和第二输出端为差分输出。所述SR锁存器的R端连接所述比较模块的第一输出端，所述SR锁存器的S端连接所述比较模块的第二输出端，根据所述比较模块的输出信号得到被选中的存储单元111的读电压。
实施例二
如图6所示，本实施例提供一种三维存储器读出电路，所述三维存储器读出电路的结构与实施例一类似，不同之处在于，所述三维存储器读出电路还包括：连接于所述参考字线Wl’与不选位线DESBL之间的字线匹配模块，用于提供字线上的漏电以匹配所述三维存储单元阵列1中字线上存储单元的漏电。
具体地，如图6所示，所述字线匹配模块28包括(a-1)个并联的存储单元，其中a为所述三维存储单元阵列1中连接于同一根字线的位线个数。
相应地，所述第一钳位管26根据所述参考电阻值、所述位线匹配模块24提供的位线寄生参数和漏电、所述字线匹配模块28提供的漏电及所述传输门寄生参数匹配模块25提供的传输门寄生参数，得到读参考电流Iref。
其他模块的结构及作用于实施例一相同，在此不一一赘述。
如图3～图9所示，本发明还提供一种三维存储器读出方法，所述三维存储器读出方法至少包括：
步骤S1：选中一根字线和一根位线，将三维存储单元阵列中的一个存储单元连接至灵敏放大器，所述灵敏放大器读取所述存储单元的读电流；在所述一根字线、所述一根位线和所述灵敏放大器开始工作的同一时刻，读参考电路开始工作，产生一动态的读参考电流，所述读参考电流的瞬态值处于读低阻态单元电流和读高阻态单元电流之间。
具体地，如图3所示，在本实施例中，以第1行第1列的下层存储单元为例，将第一字线WLDN_1置于低电平，其余字线置为不选字线电压，同时开启第一本地传输门LTG1和第一GTG1，此时，与第一位线BL1连接的电流信号被输出至所述灵敏放大器12，与第一位线BL1连接的信号包括被选中的第1行第1列的下层存储单元中的电流、半选通的存储单元的寄生电容和寄生电阻产生的电流、半选通的存储单元的漏电流以及未导通的各传输门上的寄生电容和寄生电阻产生的电流，且所述灵敏放大器12接收到的读电流Iread会随着寄生电容的充电过程慢慢增大，再慢慢减小，如图7所示。
具体地，如图4及图6所示，在第一字线WLDN_1置为低电平，第一本地传输门LTG1和第一全局传输门GTG1开启，所述灵敏放大器12开始工作的同时，所述使能信号EN起效，并在所述第一钳位管26的源端产生所述读参考电流Iref，所述读参考电流Iref包括所述参考单元21中参考电阻上的电流、所述位线匹配模块24提供的存储单元的寄生电容产生的电流和存储单元的漏电、所述字线匹配模块28提供的存储单元的漏电及所述本地传输门寄生参数匹配单元251和全局传输门寄生参数匹配单元252提供的寄生电容和寄生电阻产生的电流，同理，所述读参考电流Iref会随着寄生电容的充电过程慢慢增大，再慢慢减小，且变化趋势与所述读电流Iread一致，进而消除了伪读取现象，减小了信号的读出时间。在所述读参考电流Iref中引入位线寄生参数和漏电，以抵消读取存储单元时产生的阵列位线寄生效应和漏电；在所述读参考电流Iref中引入字线上的漏电，以抵消读取存储单元时字线上的漏电；在所述读参考电流Iref中引入传输门寄生参数，以抵消读取存储单元时产生的阵列传输门寄生效应。如图7所示，所述读参考电流Iref为动态值，其瞬态值处于读低阻态单元电流和读高阻态单元电流之间。
步骤S2：获取被选中的存储单元的读电流，并将被选中的存储单元的读电流和所述读参考电流进行比较，以产生被选中的存储单元的读出电压信号。
具体地，如图6所示，所述第二钳位管121受所述钳位电压Vclamp的控制产生所述存储单元111的读电流Iread，并通过电流镜传输到所述第七NMOS管NM7的栅端，同时，所述电流镜寄生参数匹配模块122在所述读电流Iread中引入电流镜寄生参数，以实现被选中的存储单元的读电流的镜像参数和所述参考电流的镜像参数的匹配，使得所述读参考电流Iref的变化趋势与所述读电流Iread一致，进而消除伪读取现象，减小信号读出时间，如图7所示。所述读参考电压Vref被还原为所述读参考电流Iref，并传输到所述第六NMOS管NM6的栅端。当所述存储单元111是一个低阻态存储单元时，Iread>Iref；第四NMOS管NM4的漏端电流会上升；第四NMOS管NM4的连线方式使它可以等效为一个二极管，所以第四NMOS管NM4的栅电压会上升，第七NMOS管NM7栅电压同样会上升，而第六NMOS管NM6栅电压会下降；此时所述比较模块的第二输出端的输出电压V2会下降到0V左右，而所述比较模块的第一输出端的输出电压V1会上升到接近于电源电压VDD。当所述存储单元111是一个高阻态存储单元时，Iread<Iref；第四NMOS管NM4的漏端电流会下降；第四NMOS管NM4的连线方式使它可以等效为一个二极管，所以第四NMOS管NM4的栅电压会下降，第七NMOS管NM7栅电压同样会下降，而第六NMOS管NM6栅电压会上升；此时所述比较模块的第二输出端的输出电压V2会上升到接近于电源电压VDD，而所述比较模块的第一输出端的输出电压V1会上升到接近于0V。所述比较模块的输出电压V1和V2输出到SR锁存器中，得到输出信号DO，当被选中的存储单元的读电流Iread大于所述参考电流Iref时，所述SR锁存器输出高电平；当被选中的存储单元的读电流Iread小于所述参考电流Iref时，所述SR锁存器输出低电平。
如图7所示，本发明的读参考电流在电流上升阶段就已处在读低阻态单元电流和读高阻态单元电流之间，相比图2伪读取时间大大减小。
如图8～图9所示，为本发明的三维存储器读出电路应用于相变存储器时的仿真结果。该芯片采用40nm工艺，容量为64Mbit，采用交叉堆叠的三维存储结构。芯片有两层存储单元，两层字线，一层位线，n＝1024,a＝1024,m＝16,c＝16,b＝16。其中，EN信号为使能信号，随着EN信号电压的升高，灵敏放大器开始读取。在读取低阻(低阻态)时，读取时间为39.67ns；在读取高阻(高阻态)时，读取时间小于0.5ns。本发明的三维存储器读出电路的随机读取时间为39.67ns。与之对比，采用传统读出方法的64Mbit三维存储器芯片读出时间在185.3ns左右。
如上所述，本发明的三维存储器读出电路及读出方法，具有以下有益效果：
1、本发明的三维存储器读出电路及读出方法中，在读取信号发出后，读参考电路才开始工作，在读参考电流中引入对位线寄生参数的匹配、对传输门寄生参数的匹配、对漏电的匹配，在读电流中引入对电流镜寄生参数的匹配，使得读参考电流的瞬态曲线处在读高阻态电流和读低阻态电流之间，最大程度的消除了伪读取现象，减小了读出时间。
2、本发明的三维存储器读出电路及读出方法中，读参考电流和读电流有相同的漏电流，减少了误读取。
3、本发明的三维存储器读出电路及读出方法对于规模从1Mb到1Tb的三维存储器都能大幅减小读出时间，适用范围广。
综上所述，本发明提供一种三维存储器读出电路及读出方法，包括：读参考电路，产生一个可以快速区分读低阻态单元电流和读高阻态单元电流的读参考电流；以及灵敏放大器。读参考电路包括参考单元、位线匹配模块、字线匹配模块和传输门寄生参数匹配模块。本发明针对三维存储器在平面和垂直方向的寄生效应和漏电，在读参考电流中引入对位线寄生参数、漏电和传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，消除了伪读取现象，减小了读出时间；且信号传递速度快、适用范围广、读出正确率高。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (23)

1.一种三维存储器读出电路，其特征在于，所述三维存储器读出电路至少包括：
三维存储单元阵列，包括至少一个三维存储单元子阵列以及与所述三维存储单元子阵列对应的多个灵敏放大器，所述三维存储单元阵列中各位线分别通过传输门与对应的灵敏放大器连接；所述灵敏放大器连接读参考电路及对应的存储单元，将读参考电流与被选中的存储单元中读出的电流相比较，以产生被选中的存储单元的读出电压信号；
读参考电路，用于产生读参考电压或读参考电流，包括：参考单元、位线驱动模块、字线驱动模块、位线匹配模块、传输门寄生参数匹配模块以及第一钳位管；
其中，所述参考单元连接于参考字线与参考位线之间，用于提供参考电阻值；
所述位线驱动模块连接于所述参考位线的输入端，用于驱动所述参考位线，当不选中所述参考单元时，所述参考位线连接不选位线；
所述字线驱动模块连接于所述参考字线的输入端，用于驱动所述参考字线，当不选中所述参考单元时，所述参考字线连接不选字线；
所述位线匹配模块连接于所述参考位线与所述不选字线之间，用于提供位线寄生参数和漏电，以匹配所述三维存储单元阵列中的位线寄生参数和位线上存储单元的漏电；
所述传输门寄生参数匹配模块连接于所述参考位线与所述第一钳位管的源端之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列中的传输门寄生参数；
所述第一钳位管根据所述参考电阻值、所述位线匹配模块提供的位线寄生参数和漏电及所述传输门寄生参数匹配模块提供的传输门寄生参数，得到读参考电流。
2.根据权利要求1所述的三维存储器读出电路，其特征在于：所述三维存储器读出电路还包括：连接于所述参考字线与不选位线之间的字线匹配模块，用于提供字线上的漏电以匹配所述三维存储单元阵列中字线上存储单元的漏电；所述第一钳位管根据所述参考电阻值、所述位线匹配模块提供的位线寄生参数和漏电、所述字线匹配模块提供的漏电及所述传输门寄生参数匹配模块提供的传输门寄生参数，得到读参考电流。
3.根据权利要求2所述的三维存储器读出电路，其特征在于：所述字线匹配模块包括(a-1)个并联的存储单元，其中a为所述三维存储单元阵列中连接于同一根字线的位线个数。
4.根据权利要求1所述的三维存储器读出电路，其特征在于：所述参考单元包括参考电阻和选通管，其中，所述选通管的一端接所述参考字线、一端连接所述参考电阻的一端；所述参考电阻的另一端连接所述参考位线。
5.根据权利要求4所述的三维存储器读出电路，其特征在于：所述参考电阻的阻值设在低阻态电阻最高值和高阻态电阻最低值之间。
6.根据权利要求4所述的三维存储器读出电路，其特征在于：所述选通管与存储单元中的选通管为同一类型。
7.根据权利要求1所述的三维存储器读出电路，其特征在于：所述位线匹配模块包括(n-1)个并联的存储单元，其中n为所述三维存储单元阵列中连接于同一根位线的字线个数。
8.根据权利要求1所述的三维存储器读出电路，其特征在于：所述传输门寄生参数匹配模块包括第一传输门、第二传输门、本地传输门寄生参数匹配单元及全局传输门寄生参数匹配单元；所述第一传输门及所述第二传输门串联于所述参考位线及所述第一钳位管的源端之间，所述第一传输门与所述第二传输门之间的连线作为本地参考位线，所述第二传输门与所述第一钳位管之间的连线作为全局参考位线；所述本地传输门寄生参数匹配单元连接于所述本地参考位线和不选位线之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列中的本地传输门寄生参数；所述全局传输门寄生参数匹配单元连接于所述全局参考位线与地之间，用于提供传输门寄生参数以匹配所述三维存储单元阵列中的全局传输门寄生参数。
9.根据权利要求8所述的三维存储器读出电路，其特征在于：所述本地传输门寄生参数匹配单元包括(m-1)个并联的第三传输门，其中m为所述三维存储单元阵列中连接于同一根本地位线的位线个数；各第三传输门的结构、尺寸与所述读参考电路中的第一传输门和所述三维存储单元阵列中的各本地传输门相同；各第三传输门的一端连接所述本地参考位线、另一端接所述不选位线、控制端接地。
10.根据权利要求8所述的三维存储器读出电路，其特征在于：所述全局传输门寄生参数匹配单元包括(c-1)个并联的第四传输门，其中c为所述三维存储单元阵列中连接于同一根全局位线的本地位线个数；各第四传输门的结构、尺寸与所述读参考电路中的第二传输门和所述三维存储单元阵列中的各全局传输门相同；各第四传输门的一端连接所述全局参考位线、另一端接地、控制端接地。
11.根据权利要求1所述的三维存储器读出电路，其特征在于：所述读参考电路还包括：电压转换模块，用于将所述读参考电流转化为读参考电压；包括第一PMOS管，所述第一PMOS管的源端连接电源电压、栅端与漏端连接并作为所述读参考电压的输出端、漏端还连接于第一钳位管的漏端。
12.根据权利要求1所述的三维存储器读出电路，其特征在于：所述位线驱动模块包括第一NMOS管，所述第一NMOS管的源端连接不选位线信号、栅端连接使能信号的反信号、漏端连接所述参考位线。
13.根据权利要求1所述的三维存储器读出电路，其特征在于：所述字线驱动模块包括第二NMOS管及第二PMOS管，所述第二NMOS管的源端接地、栅端连接使能信号、漏端连接所述参考字线；所述第二PMOS管的源端连接所述不选字线、栅端连接所述使能信号、漏端连接所述参考字线。
14.根据权利要求1所述的三维存储器读出电路，其特征在于：所述灵敏放大器包括源端与所述存储单元连接的第二钳位管，与所述第二钳位管的漏端连接的电流镜，与所述读参考电压连接的电流转换模块，以及比较模块；所述第二钳位管的栅端连接钳位电压；所述电流镜提取被选中的存储单元中的读电流；所述电流转换模块将所述读参考电压转化为读参考电流；所述比较模块与所述电流镜及所述电流转换模块连接，将被选中的存储单元中的读电流与所述读参考电流比较，以比较结果表示被选中的存储单元中存储的信号。
15.根据权利要求14所述的三维存储器读出电路，其特征在于：所述灵敏放大器还包括电流镜寄生参数匹配模块，用于抵消各灵敏放大器中的电流镜寄生效应；包括栅端和源端接地的第三NMOS管及2(b-1)个并联第三PMOS管，各第三PMOS管的源端连接电源电压、漏端连接所述第三NMOS管的漏端、栅端连接所述电流镜的输入端，各第三PMOS管的尺寸与所述电流镜中各晶体管的尺寸相同，其中b为所述三维存储单元阵列中连接于同一个读参考电路的灵敏放大器的个数。
16.根据权利要求1～15任意一项所述的三维存储器读出电路，其特征在于：所述不选字线连接不选字线电压源，其电压使存储单元不被选中。
17.根据权利要求1～15任意一项所述的三维存储器读出电路，其特征在于：所述不选位线连接不选位线电压源，其电压使存储单元不被选中。
18.一种如权利要求1～17任意一项所述的三维存储器读出电路的读出方法，其特征在于，所述三维存储器读出电路的读出方法至少包括：
选中一根字线和一根位线，将三维存储单元阵列中的一个存储单元连接至灵敏放大器，所述灵敏放大器读取所述存储单元的读电流；
在所述一根字线、所述一根位线和所述灵敏放大器开始工作的同一时刻，读参考电路开始工作，产生一动态的读参考电流，所述读参考电流的瞬态值处于读低阻态电流和读高阻态电流之间；
所述灵敏放大器将被选中的所述存储单元的读电流和所述读参考电流进行比较，以产生被选中的所述存储单元的读出电压信号。
19.根据权利要求18所述的三维存储器读出电路的读出方法，其特征在于：在所述读参考电流中引入位线寄生参数和位线上的漏电，以抵消读取存储单元时产生的阵列位线寄生效应和位线上存储单元的漏电，消除伪读取现象，减小信号读出时间，减少误读取。
20.根据权利要求18所述的三维存储器读出电路的读出方法，其特征在于：在所述读参考电流中引入字线上的漏电，以抵消读取存储单元时字线上存储单元的漏电，消除伪读取现象，减小信号读出时间。
21.根据权利要求18所述的三维存储器读出电路的读出方法，其特征在于：在所述读参考电流中引入传输门寄生参数，以抵消读取存储单元时产生的阵列传输门寄生效应，消除伪读取现象，减小信号读出时间。
22.根据权利要求18所述的三维存储器读出电路的读出方法，其特征在于：在被选中的存储单元的读电流中引入电流镜寄生参数，以实现被选中的所述存储单元的读电流的镜像参数和所述参考电流的镜像参数的匹配，消除伪读取现象，减小信号读出时间。
23.根据权利要求18所述的三维存储器读出电路的读出方法，其特征在于：当被选中的存储单元的读电流大于所述参考电流时，所述存储单元呈低阻态；当被选中的存储单元的读电流小于所述参考电流时，所述存储单元呈高阻态。
CN201710092925.7A 2017-02-21 2017-02-21 一种三维存储器读出电路及读出方法 Active CN106875963B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710092925.7A CN106875963B (zh) 2017-02-21 2017-02-21 一种三维存储器读出电路及读出方法
US15/739,723 US11568931B2 (en) 2017-02-21 2017-04-25 Read-out circuit and read-out method for three-dimensional memory
PCT/CN2017/081816 WO2018152952A1 (zh) 2017-02-21 2017-04-25 一种三维存储器读出电路及读出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710092925.7A CN106875963B (zh) 2017-02-21 2017-02-21 一种三维存储器读出电路及读出方法

Publications (2)

Publication Number Publication Date
CN106875963A CN106875963A (zh) 2017-06-20
CN106875963B true CN106875963B (zh) 2019-05-14

Family

ID=59167258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710092925.7A Active CN106875963B (zh) 2017-02-21 2017-02-21 一种三维存储器读出电路及读出方法

Country Status (3)

Country Link
US (1) US11568931B2 (zh)
CN (1) CN106875963B (zh)
WO (1) WO2018152952A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107622780B (zh) * 2017-09-27 2020-03-24 中国科学院上海微***与信息技术研究所 三维垂直型存储器读出电路及其读出方法
CN110648706B (zh) * 2019-09-02 2021-03-23 中国科学院微电子研究所 三维阻变存储器及其读出电路
CN110890122B (zh) * 2019-11-12 2023-05-05 中国科学院上海微***与信息技术研究所 一种1s1r单元读控制电路
CN113160861B (zh) * 2020-01-07 2024-06-04 中芯国际集成电路制造(上海)有限公司 Mram单元读取电路及读取方法、stt-mram
CN113127378B (zh) * 2020-07-16 2024-04-26 长江存储科技有限责任公司 数据读取方法、装置及数据存储设备
US11887655B2 (en) 2020-08-13 2024-01-30 Anhui University Sense amplifier, memory, and method for controlling sense amplifier by configuring structures using switches
CN111933194B (zh) * 2020-09-01 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11862285B2 (en) 2020-09-01 2024-01-02 Anhui University Sense amplifier, memory and control method of sense amplifier
US11929111B2 (en) 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier
JP2022049383A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 メモリデバイス
CN112967740A (zh) * 2021-02-02 2021-06-15 中国科学院上海微***与信息技术研究所 非易失存储器超高速读出电路及读出方法
CN115240736A (zh) * 2021-04-23 2022-10-25 中国科学院微电子研究所 一种阻变存储器的数据读出电路和阻变存储电路
CN113437964B (zh) * 2021-06-10 2022-09-16 安徽大学 一种由rram构成的可阻态区分且可重构的运算电路
WO2023025311A1 (zh) * 2021-08-27 2023-03-02 西安紫光国芯半导体有限公司 一种sfgt存储阵列、存储芯片和读取数据的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748536A (en) * 1995-05-27 1998-05-05 Samsung Electronics Co., Ltd. Data read circuit for a nonvolatile semiconductor memory
CN105070735A (zh) * 2015-07-10 2015-11-18 清华大学 三维阻变存储器件及其操作方法
CN106205684A (zh) * 2016-06-28 2016-12-07 中国科学院上海微***与信息技术研究所 一种相变存储器读出电路及读出方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920022301A (ko) * 1991-05-28 1992-12-19 김광호 반도체 기억장치
CN102820056B (zh) * 2011-06-07 2015-05-20 中国科学院上海微***与信息技术研究所 相变存储器的数据读出电路
US9036408B1 (en) * 2012-08-28 2015-05-19 Being Advanced Memory Corporation Phase change memory with bit line matching
CN104685572B (zh) * 2012-10-30 2017-05-10 松下知识产权经营株式会社 非易失性半导体存储装置
GB2529861A (en) * 2014-09-04 2016-03-09 Ibm Current-mode sense amplifier
KR20160050534A (ko) * 2014-10-30 2016-05-11 에스케이하이닉스 주식회사 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법
CN104347113B (zh) * 2014-11-21 2017-10-27 中国科学院上海微***与信息技术研究所 一种相变存储器的读出电路及读出方法
JP2018156701A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 不揮発性半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748536A (en) * 1995-05-27 1998-05-05 Samsung Electronics Co., Ltd. Data read circuit for a nonvolatile semiconductor memory
CN105070735A (zh) * 2015-07-10 2015-11-18 清华大学 三维阻变存储器件及其操作方法
CN106205684A (zh) * 2016-06-28 2016-12-07 中国科学院上海微***与信息技术研究所 一种相变存储器读出电路及读出方法

Also Published As

Publication number Publication date
WO2018152952A1 (zh) 2018-08-30
CN106875963A (zh) 2017-06-20
US11568931B2 (en) 2023-01-31
US20200126615A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
CN106875963B (zh) 一种三维存储器读出电路及读出方法
CN106356090B (zh) 相变存储器读出电路及其数据读取方法
CN104347113B (zh) 一种相变存储器的读出电路及读出方法
CN106205684B (zh) 一种相变存储器读出电路及读出方法
CN105070735B (zh) 三维阻变存储器件及其操作方法
Li et al. An overview of non-volatile memory technology and the implication for tools and architectures
CN106486152A (zh) 升压电压发生器及电压发生器
CN106898371A (zh) 三维存储器读出电路及其字线与位线电压配置方法
CN102473456B (zh) 非易失性存储器的层级式交点阵列
CN102820056A (zh) 相变存储器的数据读出电路
CN105989889A (zh) 具有积分电容器的感测放大器以及操作方法
CN101013597A (zh) 一种电阻随机存储器及其存储操作方法
CN106373611A (zh) 一种存储与计算阵列结构及其操作方法
CN104160450B (zh) 非易失性半导体存储装置
Ou et al. Array architecture for a nonvolatile 3-dimensional cross-point resistance-change memory
CN105931665A (zh) 一种相变存储器读出电路及方法
CN110289028A (zh) 用于读出放大器的控制信号发生器和包括其的存储器设备
CN103971725B (zh) 基于电阻的随机存取存储器
CN104318955B (zh) 基于二极管选通的相变存储器的数据读出电路及读出方法
CN101425333B (zh) 一种高密度电阻转换存储器及其存储操作方法
CN106601290B (zh) 具有温度跟随特性的相变存储器读电路
CN104882157A (zh) 一种磁随机存储***及其读取操作方法
CN107622780A (zh) 三维垂直型存储器读出电路及其读出方法
CN101419836B (zh) 一种相变随机存储器
Vourkas et al. Memristive crossbar-based nonvolatile memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant