CN106875913A - 移位寄存器单元及其驱动方法、栅极驱动电路 - Google Patents

Abstract

本公开涉及一种移位寄存器单元及其驱动方法、栅极驱动电路。该移位寄存器单元包括：输入模块，用于响应输入信号以将第一电源信号传输至上拉节点；上拉模块，用于响应第一参考信号以将第一参考信号传输至下拉节点，以及响应上拉节点的电压信号以将第二参考信号传输至下拉节点；下拉模块，用于响应下拉节点的电压信号以将第二参考信号分别传输至上拉节点和信号输出端；复位模块，用于响应复位信号以将第二电源信号传输至上拉节点；输出模块，用于响应上拉节点的电压信号以将时钟信号传输至信号输出端；补偿模块，用于响应信号输出端的输出信号以将补偿信号施加至信号输出端。本公开可减小移位寄存器单元的信号延迟，从而改善栅极驱动效果。

Description

移位寄存器单元及其驱动方法、栅极驱动电路

技术领域

本公开涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路。

背景技术

随着光学技术和半导体技术的发展，以液晶显示器(Liquid Crystal Display，LCD)为代表的平板显示器具有轻薄、能耗低、反应速度快、色纯度佳、以及对比度高等特点，在显示领域占据了主导地位。近些年来显示装置呈现出了高集成度以及低成本的发展趋势。以阵列基板行驱动(Gate Driver on Array，GOA)技术为代表，利用GOA技术将栅极驱动电路集成于阵列基板的周边区域，可在实现窄边框设计的同时，有效的提升模组工艺产量、提升产品良率、以及节约成本。

GOA电路的输出信号是实现正常显示的关键因素。理想状态下，GOA电路的输出信号应该为方波信号，即输出波形的上升沿时间Tr(输出信号从10％增加到90％的时间)和输出波形的下降沿时间Tf(输出信号从90％下降到10％的时间)均为0。基于GOA电路的级联结构可知，除第一级GOA单元的输入信号为一起始信号外，其它各级GOA单元的输入信号均来自上级GOA单元的输出信号。参考图1所示的输出信号波形图可知，由于输入信号在逐级向下传递的过程中会流经很长的走线和很多的TFT，而RC延迟不可避免的会导致输入信号的逐渐衰减，因此越是靠近GOA电路的末端，信号延迟越为严重，输出信号的波形延迟也就越大，其在图中表现为上升沿坡度越来越缓、上升沿时间Tr越来越大。基于此，在信号周期一定的情况下，由于输出信号达到峰值电压的90％时才会对像素充电，因此信号延迟便会直接导致像素充电时间的减少以及像素充电的不充分，从而造成显示图像的异常。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种移位寄存器单元及其驱动方法、栅极驱动电路，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种移位寄存器单元，包括：

输入模块，连接信号输入端、第一电源信号端、以及上拉节点，用于响应输入信号以将第一电源信号传输至所述上拉节点；

上拉模块，连接第一参考信号端、所述上拉节点、下拉节点、以及第二参考信号端，用于响应第一参考信号以将所述第一参考信号传输至所述下拉节点，以及响应所述上拉节点的电压信号以将第二参考信号传输至所述下拉节点；

下拉模块，连接所述下拉节点、所述第二参考信号端、所述上拉节点、以及信号输出端，用于响应所述下拉节点的电压信号以将所述第二参考信号分别传输至所述上拉节点和所述信号输出端；

复位模块，连接复位信号端、第二电源信号端、以及所述上拉节点，用于响应复位信号以将第二电源信号传输至所述上拉节点；

输出模块，连接所述上拉节点、时钟信号端、以及所述信号输出端，用于响应所述上拉节点的电压信号以将时钟信号传输至所述信号输出端；

补偿模块，连接补偿信号端和所述信号输出端，用于响应所述信号输出端的输出信号以将补偿信号施加至所述信号输出端。

本公开的一种示例性实施例中，所述输入模块包括：

第一开关元件，其控制端连接所述信号输入端、第一端连接所述第一电源信号端、第二端连接所述上拉节点；

所述复位模块包括：

第二开关元件，其控制端连接所述复位信号端、第一端连接所述第二电源信号端、第二端连接所述上拉节点；

所述输出模块包括：

第三开关元件，其控制端连接所述上拉节点、第一端连接所述时钟信号端、第二端连接所述信号输出端；以及，

存储电容，连接在所述上拉节点和所述信号输出端之间。

本公开的一种示例性实施例中，所述补偿模块包括：

第四开关元件，其控制端连接所述信号输出端、第一端连接所述补偿信号端、第二端连接所述信号输出端。

本公开的一种示例性实施例中，所述上拉模块包括：

第五开关元件，其控制端和第一端连接所述第一参考信号端、第二端连接下拉控制节点；

第六开关元件，其控制端连接所述下拉控制节点、第一端连接所述第一参考信号端、第二端连接所述下拉节点；

第七开关元件，其控制端连接所述上拉节点、第一端连接所述第二参考信号端、第二端连接所述下拉控制节点；

第八开关元件，其控制端连接所述上拉节点、第一端连接所述第二参考信号端、第二端连接所述下拉节点。

本公开的一种示例性实施例中，所述下拉模块包括：

第九开关元件，其控制端连接所述下拉节点、第一端连接所述第二参考信号端、第二端连接所述上拉节点；

第十开关元件，其控制端连接所述下拉节点、第一端连接所述第二参考信号端、第二端连接所述信号输出端。

本公开的一种示例性实施例中，所有所述开关元件均为P型晶体管或者均为N型晶体管。

本公开的一种示例性实施例中，所述第一电源信号和所述第一参考信号均为直流高电平信号，所述第二电源信号和所述第二参考信号均为直流低电平信号。

根据本公开的一个方面，提供一种栅极驱动电路，包括多个级联的上述的移位寄存器单元；其中，

第M-1级移位寄存器单元的信号输出端连接第M级移位寄存器单元的信号输入端；

第M+1级移位寄存器单元的信号输出端连接第M级移位寄存器单元的复位信号端。

本公开的一种示例性实施例中，所述栅极驱动电路的扫描方向与所述补偿信号的补偿方向相反。

根据本公开的一个方面，提供一种移位寄存器单元的驱动方法，包括：

在充电阶段，输入模块在输入信号的控制下将第一电源信号传输至上拉节点，上拉模块在所述上拉节点的电压信号的控制下将第二参考信号传输至下拉节点；

在输出/补偿阶段，输出模块在所述上拉节点的电压信号的控制下将时钟信号传输至信号输出端，补偿模块在所述信号输出端的电压信号的控制下将补偿信号传输至所述信号输出端，所述信号输出端输出栅极扫描信号；

在复位阶段，复位模块在复位信号的控制下将第二电源信号传输至所述上拉节点，所述上拉模块在第一参考信号的控制下将所述第一参考信号传输至所述下拉节点，下拉模块在所述下拉节点的电压信号的控制下将所述第二参考信号分别传输至所述上拉节点和所述信号输出端。

本公开示例性实施方式所提供的移位寄存器单元及其驱动方法、栅极驱动电路，在传统移位寄存器单元的基础上增加了一补偿模块，且该补偿模块设置在信号输出端。这样一来，当移位寄存器单元处于信号输出阶段时，补偿信号即可直接施加在信号输出端以对输出信号进行同步补偿。该补偿信号的施加，一方面可以减小输出信号的上升时间，使得输出信号的延迟降低，从而保证像素的充电时间，另一方面可以提高输出信号的电压峰值，减小输出信号的衰减，从而保证像素的充分充电。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示意性示出现有技术中输出信号的波形图；

图2示意性示出本公开示例性实施例中移位寄存器单元的电路结构图；

图3示意性示出本公开示例性实施例中移位寄存器单元的时序信号图；

图4示意性示出本公开示例性实施例中栅极驱动电路的级联结构图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

本示例实施方式提出了一种移位寄存器单元，用于提供栅极驱动信号；如图2所示，所述移位寄存器单元可以包括：

输入模块10，连接信号输入端Input、第一电源信号端VDD、以及上拉节点PU，用于响应输入信号以将第一电源信号传输至上拉节点PU；

上拉模块20，连接第一参考信号端VGH、上拉节点PU、下拉节点PD、以及第二参考信号端VGL，用于响应第一参考信号以将第一参考信号传输至下拉节点PD，以及响应上拉节点PU的电压信号以将第二参考信号传输至下拉节点PD；

下拉模块30，连接下拉节点PD、第二参考信号端VGL、上拉节点PU、以及信号输出端Output，用于响应下拉节点PD的电压信号以将第二参考信号分别传输至上拉节点PU和信号输出端Output；

复位模块40，连接复位信号端Reset、第二电源信号端VSS、以及上拉节点PU，用于响应复位信号以将第二电源信号传输至上拉节点PU；

输出模块50，连接上拉节点PU、时钟信号端CLK、以及信号输出端Output，用于响应上拉节点PU的电压信号以将时钟信号传输至信号输出端Output；

补偿模块60，连接补偿信号端VC和信号输出端Output，用于响应信号输出端Output的输出信号以将补偿信号施加至信号输出端Output。

需要说明的是：所述输入信号为信号输入端Input的电压信号，所述第一电源信号为第一电源信号端VDD的电压信号，所述复位信号为复位信号端Reset的电压信号，所述第二电源信号为第二电源信号端VSS的电压信号，所述时钟信号为时钟信号端CLK的电压信号，所述补偿信号为补偿信号端VC的电压信号，所述第一参考信号为第一参考信号端VGH的电压信号，所述第二参考信号为第二参考信号端VGL的电压信号。

本公开示例性实施方式所提供的移位寄存器单元，在传统移位寄存器单元的基础上增加了一补偿模块60，且该补偿模块60设置在信号输出端Output。这样一来，当移位寄存器单元处于信号输出阶段时，补偿信号即可直接施加在信号输出端Output以对输出信号进行同步补偿。一方面，该补偿信号的施加可以减小输出信号的上升时间，使得输出信号的延迟降低，从而保证像素的充电时间，同时还可以提高输出信号的峰值电压，减小输出信号的衰减，从而保证像素的充分充电；另一方面，由于补偿模块60受控于信号输出端Output的输出信号，因此在移位寄存器单元的输出关闭时便会停止补偿，从而避免像素过充或者电流泄漏的现象。

本示例实施方式中，所述第一电源信号端VDD的第一电源信号和所述第一参考信号端VGH的第一参考信号可以均为直流高电平信号，而所述第二电源信号端VSS的第二电源信号和所述第二参考信号端VGL的第二参考信号可以均为直流低电平信号。

其中，所述第一电源信号用于对上拉节点PU充电，所述第二电源信号用于对上拉节点PU放电，所述第一参考信号用于为上拉模块20提供高电平信号，所述第二参考信号用于为上拉模块20和下拉模块30提供低电平信号。

需要说明的是：所述第一电源信号和所述第一参考信号可以连接至同一高电平信号端或者连接至不同的高电平信号端，所述第二电源信号和所述第二参考信号可以连接至同一低电平信号端或者连接至不同的低电平信号端，只要能够保证各个功能模块的效果即可，本示例实施方式对于各个电源信号端以及参考信号端的连接方式不做具体限定。

下面将结合图2对本示例实施方式中的移位寄存器单元的结构进行详细的说明。

所述输入模块10可以包括：

第一开关元件M1，其控制端连接信号输入端Input、第一端连接第一电源信号端VDD、第二端连接上拉节点PU。

所述复位模块40可以包括：

第二开关元件M2，其控制端连接复位信号端Reset、第一端连接第二电源信号端VSS、第二端连接上拉节点PU。

所述输出模块50可以包括：

第三开关元件M3，其控制端连接上拉节点PU、第一端连接时钟信号端CLK、第二端连接信号输出端Output；以及，

存储电容C，其连接在上拉节点PU和信号输出端Output之间。

所述补偿模块60可以包括：

第四开关元件M4，其控制端连接信号输出端Output、第一端连接补偿信号端VC、第二端连接信号输出端Output。

所述上拉模块20可以包括：

第五开关元件M5，其控制端和第一端连接第一参考信号端VGH、第二端连接下拉控制节点PD-CN；

第六开关元件M6，其控制端连接下拉控制节点PD-CN、第一端连接第一参考信号端VGH、第二端连接下拉节点PD；

第七开关元件M7，其控制端连接上拉节点PU、第一端连接第二参考信号端VGL、第二端连接下拉控制节点PD-CN；

第八开关元件M8，其控制端连接上拉节点PU、第一端连接第二参考信号端VGL、第二端连接下拉节点PD。

所述下拉模块30可以包括：

第九开关元件M9，其控制端连接下拉节点PD、第一端连接第二参考信号端VGL、第二端连接上拉节点PU；

第十开关元件M10，其控制端连接下拉节点PD、第一端连接第二参考信号端VGL、第二端连接信号输出端Output。

本示例实施方式中，所有所述开关元件可以均为P型晶体管或者均为N型晶体管。具体而言，所有开关元件均可以采用MOS(Metal Oxide Semiconductor，金属-氧化物-半导体场效应晶体管)场效应晶体管，其具体可以均采用P型MOS管或者均采用N型MOS管。需要说明的是：针对不同的晶体管类型，各个信号端的电平信号需要相应的调整变化。

下面以所有开关元件均为NMOS为例，结合图2和图3对本实施例的移位寄存器单元的工作过程进行具体的说明。其中，第一电源信号和第一参考信号为高电平信号，第二电源信号和第二参考信号为低电平信号。

充电阶段：输入信号为高电平，第一开关元件M1导通以将第一电源信号传输至上拉节点PU并对存储电容C充电，则上拉节点PU为高电平；与此同时，在第一参考信号的作用下，第五开关元件M5导通以将第一参考信号传输至下拉控制节点PD-CN，进而使得第六开关元件M6导通以将第一参考信号传输至下拉节点PD；但在上拉节点PU的高电平作用下，第七开关元件M7和第八开关元件M8导通以将第二参考信号分别传输至下拉控制节点PD-CN和下拉节点PD，从而拉低下拉控制节点PD-CN和下拉节点PD的电平。

输出/补偿阶段：时钟信号为高电平，在存储电容C的作用下上拉节点PU保持高电平，第三开关元件M3导通并通过存储电容C的自举作用使得上拉节点PU具有更高的电位，则第三开关元件M3充分导通以将时钟信号传输至信号输出端Output；补偿信号为高电平，在信号输出端Output的高电平作用下，第四开关元件M4导通以将补偿信号传输至信号输出端Output对输出信号进行补偿，从而实现本级移位寄存器单元的信号输出。

复位阶段：复位信号为高电平，第二开关元件M2导通以通过第二电源信号对存储电容C放电，且随着放电的进行，上拉节点PU的电压降低，则第七开关元件M7和第八开关元件M8关闭；在第一参考信号的作用下，第五开关元件M5导通以将第一参考信号传输至下拉控制节点PD-CN，进而使得第六开关元件M6导通以将第一参考信号传输至下拉节点PD，从而拉高下拉节点PD的电平；在下拉节点PD的高电平作用下，第九开关元件M9和第十开关元件M10导通以将第二参考信号分别传输至上拉节点PU和信号输出端Output，从而实现上拉节点PU和信号输出端Output的复位。

基于上述的工作过程可知，在移位寄存器单元的信号输出阶段，通过在信号输出端Output施加补偿信号以实现对输出信号的同步补偿，即可减小输出信号的延迟和衰减。参考图1所示，该补偿信号的作用相当于在输出波形的上升沿时间Tr开始的时候在信号输出端Output施加补偿信号，以使实际输出的电压信号能够快速地从峰值电压Vmax的10％增加到90％，大大缩短上升沿时间Tr，从而保证了像素的充电时间。

需要说明的是：所述补偿信号用于对信号输出端Output的输出信号进行补偿，其电压值应设置为大于或者等于峰值电压的90％，且保证不会击穿第四晶体管。

本示例实施方式中还提供了一种栅极驱动电路，如图4所示，所述栅极驱动电路可以包括多个级联的上述移位寄存器单元；其中，第M-1级移位寄存器单元的信号输出端Output连接第M级移位寄存器单元的信号输入端Input；第M+1级移位寄存器单元的信号输出端Output连接第M级移位寄存器单元的复位信号端Reset。

需要说明的是：所述栅极驱动电路的扫描方式可以采用正向扫描或者方向扫描，本实施例对此不作具体限定。

在此基础上，考虑到在栅极驱动电路的级联结构中，靠近前端的输出信号衰减较小，靠近末端的输出信号衰减较大，因此本示例实施方式优选所述栅极驱动电路的扫描方向与所述补偿信号的补偿方向相反。即，当栅极驱动电路采用正向扫描时，所述补偿信号的方向为自下而上；当栅极驱动电路采用反向扫描时，所述补偿信号的方向为自上而下。

基于这种补偿方式，在栅极驱动电路的前端，输出信号的衰减较小、补偿信号的衰减较大，而在栅极驱动电路的末端，输出信号的衰减较大、补偿信号的衰减较小，这样即可平衡所述栅极驱动电路的各级输出信号，改善栅极驱动能力，从而保证显示效果。

需要说明的是：所述栅极驱动电路中的各模块单元的具体细节已经在对应的移位寄存器单元中进行了详细的描述，因此这里不再赘述。

本示例实施方式还提出了一种显示面板，包括显示区域和周边区域。所述显示面板的周边区域可以设置上述的栅极驱动电路。所述显示面板的显示区域可以包括横纵交错的多条栅线和多条数据线，以及由相邻所述栅线和相邻所述数据线限定的多个像素单元：其中，所述栅线用于传输所述栅极驱动电路提供的扫描信号，所述数据线用于传输源极驱动电路提供的数据信号。

本示例实施方式利用GOA技术将栅极驱动电路集成于显示面板的周边，从而在实现窄边框面板设计的同时，还可有效降低显示面板的制造成本、提升显示模组的工艺产量。

本示例实施方式中，所述显示面板具体可以为LCD显示面板、OLED显示面板、PLED(Polymer Light-Emitting Diode，高分子发光二极管)显示面板、PDP(Plasma DisplayPanel，等离子显示面板)等，这里对于显示面板的适用不做具体的限制。

本示例实施方式还提供一种显示装置，包括上述的显示面板。其中，所述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本公开实施方式的方法。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种移位寄存器单元，其特征在于，包括：

输入模块，连接信号输入端、第一电源信号端、以及上拉节点，用于响应输入信号以将第一电源信号传输至所述上拉节点；

上拉模块，连接第一参考信号端、所述上拉节点、下拉节点、以及第二参考信号端，用于响应第一参考信号以将所述第一参考信号传输至所述下拉节点，以及响应所述上拉节点的电压信号以将第二参考信号传输至所述下拉节点；

下拉模块，连接所述下拉节点、所述第二参考信号端、所述上拉节点、以及信号输出端，用于响应所述下拉节点的电压信号以将所述第二参考信号分别传输至所述上拉节点和所述信号输出端；

复位模块，连接复位信号端、第二电源信号端、以及所述上拉节点，用于响应复位信号以将第二电源信号传输至所述上拉节点；

输出模块，连接所述上拉节点、时钟信号端、以及所述信号输出端，用于响应所述上拉节点的电压信号以将时钟信号传输至所述信号输出端；

补偿模块，连接补偿信号端和所述信号输出端，用于响应所述信号输出端的输出信号以将补偿信号施加至所述信号输出端。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括：

第一开关元件，其控制端连接所述信号输入端、第一端连接所述第一电源信号端、第二端连接所述上拉节点；

所述复位模块包括：

第二开关元件，其控制端连接所述复位信号端、第一端连接所述第二电源信号端、第二端连接所述上拉节点；

所述输出模块包括：

第三开关元件，其控制端连接所述上拉节点、第一端连接所述时钟信号端、第二端连接所述信号输出端；以及，

存储电容，连接在所述上拉节点和所述信号输出端之间。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述补偿模块包括：

第四开关元件，其控制端连接所述信号输出端、第一端连接所述补偿信号端、第二端连接所述信号输出端。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括：

第五开关元件，其控制端和第一端连接所述第一参考信号端、第二端连接下拉控制节点；

第六开关元件，其控制端连接所述下拉控制节点、第一端连接所述第一参考信号端、第二端连接所述下拉节点；

第七开关元件，其控制端连接所述上拉节点、第一端连接所述第二参考信号端、第二端连接所述下拉控制节点；

第八开关元件，其控制端连接所述上拉节点、第一端连接所述第二参考信号端、第二端连接所述下拉节点。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括：

第九开关元件，其控制端连接所述下拉节点、第一端连接所述第二参考信号端、第二端连接所述上拉节点；

第十开关元件，其控制端连接所述下拉节点、第一端连接所述第二参考信号端、第二端连接所述信号输出端。

6.根据权利要求2-5任一项所述的移位寄存器单元，其特征在于，所有所述开关元件均为P型晶体管或者均为N型晶体管。

7.根据权利要求1-5任一项所述的移位寄存器单元，其特征在于，所述第一电源信号和所述第一参考信号均为直流高电平信号，所述第二电源信号和所述第二参考信号均为直流低电平信号。

8.一种栅极驱动电路，其特征在于，包括多个级联的权利要求1-7任一项所述的移位寄存器单元；其中，

第M-1级移位寄存器单元的信号输出端连接第M级移位寄存器单元的信号输入端；

第M+1级移位寄存器单元的信号输出端连接第M级移位寄存器单元的复位信号端。

9.根据权利要求8所述的栅极驱动电路，其特征在于，所述栅极驱动电路的扫描方向与所述补偿信号的补偿方向相反。

10.一种移位寄存器单元的驱动方法，其特征在于，包括：

在充电阶段，输入模块在输入信号的控制下将第一电源信号传输至上拉节点，上拉模块在所述上拉节点的电压信号的控制下将第二参考信号传输至下拉节点；

在输出/补偿阶段，输出模块在所述上拉节点的电压信号的控制下将时钟信号传输至信号输出端，补偿模块在所述信号输出端的电压信号的控制下将补偿信号传输至所述信号输出端，所述信号输出端输出栅极扫描信号；

在复位阶段，复位模块在复位信号的控制下将第二电源信号传输至所述上拉节点，所述上拉模块在第一参考信号的控制下将所述第一参考信号传输至所述下拉节点，下拉模块在所述下拉节点的电压信号的控制下将所述第二参考信号分别传输至所述上拉节点和所述信号输出端。