CN106856210A - 薄膜晶体管及其制作方法、显示基板及显示装置 - Google Patents

薄膜晶体管及其制作方法、显示基板及显示装置 Download PDF

Info

Publication number
CN106856210A
CN106856210A CN201710083390.7A CN201710083390A CN106856210A CN 106856210 A CN106856210 A CN 106856210A CN 201710083390 A CN201710083390 A CN 201710083390A CN 106856210 A CN106856210 A CN 106856210A
Authority
CN
China
Prior art keywords
conductive pattern
tft
film transistor
thin film
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710083390.7A
Other languages
English (en)
Other versions
CN106856210B (zh
Inventor
包智颖
王世君
白璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710083390.7A priority Critical patent/CN106856210B/zh
Publication of CN106856210A publication Critical patent/CN106856210A/zh
Priority to PCT/CN2017/103381 priority patent/WO2018149139A1/zh
Priority to US15/777,339 priority patent/US20200313004A1/en
Application granted granted Critical
Publication of CN106856210B publication Critical patent/CN106856210B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种薄膜晶体管及其制作方法、显示基板及显示装置，属于显示技术领域。薄膜晶体管，包括形成在衬底上的源电极、漏电极和有源层，所述有源层包括用于与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，所述薄膜晶体管还包括：至少分布在所述有源层的沟道区的第一导电图形，所述第一导电图形与所述沟道区接触。本发明的技术方案能够提高薄膜晶体管的开态电流，从而可以将薄膜晶体管的沟道宽度设计的比较小。

Description

薄膜晶体管及其制作方法、显示基板及显示装置
技术领域
本发明涉及显示技术领域，特别是指一种薄膜晶体管及其制作方法、显示基板及显示装置。
背景技术
现有TFT-LCD(薄膜晶体管液晶显示器)行业中低世代线采用的阵列基板曝光设备精度普遍较低，使得TFT(薄膜晶体管)沟道长度L比较长，无法进一步缩短，由于薄膜晶体管的开态电流与TFT的沟道宽长比W/L成正比，因此，会导致薄膜晶体管的开态电流比较小；随着高端显示产品PPI(像素密度)越来越高，为了满足显示产品的充电率需求，需要提高薄膜晶体管的开态电流，因此需要将薄膜晶体管的沟道宽度设计的比较大，这样就严重影响了显示基板的开口率，同时还会导致显示基板的负载比较大，导致显示装置的功耗显著上升。
发明内容
本发明要解决的技术问题是提供一种薄膜晶体管及其制作方法、显示基板及显示装置，能够提高薄膜晶体管的开态电流，从而可以将薄膜晶体管的沟道宽度设计的比较小。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种薄膜晶体管，包括形成在衬底上的源电极、漏电极和有源层，所述有源层包括用于与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，所述薄膜晶体管还包括：
至少分布在所述有源层的沟道区的第一导电图形，所述第一导电图形与所述沟道区接触。
进一步地，所述薄膜晶体管还包括：
与所述有源层的源电极接触区接触且与所述第一导电图形间隔开的第二导电图形；和/或
与所述有源层的漏电极接触区接触且与所述第一导电图形间隔开的第三导电图形。
进一步地，所述第一导电图形呈阵列排布。
进一步地，每一所述第一导电图形的延伸方向与从所述源电极到所述漏电极的第一方向平行。
进一步地，所述第一导电图形、所述第二导电图形和所述第三导电图形均是金属纳米线。
进一步地，每一所述第一导电图形的长度为Lx，在第一方向上相邻第一导电图形之间的间距为Ly，Ly/Lx的取值为0.3～0.7。
本发明实施例还提供了一种显示基板，包括如上所述的薄膜晶体管。
本发明实施例还提供了一种显示装置，包括如上所述的显示基板。
本发明实施例还提供了一种薄膜晶体管的制作方法，包括在衬底上形成源电极、漏电极和有源层的步骤，所述有源层包括用于与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，所述制作方法还包括：
形成至少分布在所述有源层的沟道区的第一导电图形，所述第一导电图形与所述沟道区接触。
进一步地，形成所述第一导电图形的步骤包括：
在待形成所述第一导电图形的衬底上涂覆光刻胶；
通过压印将模板上的图案转印在光刻胶上，形成光刻胶保留区域和光刻胶未保留区域，光刻胶未保留区域对应所述图案；
沉积导电层，所述导电层包括位于光刻胶保留区域上的第一部分和位于光刻胶未保留区域与所述衬底相接触的第二部分；
对光刻胶进行曝光显影，去除光刻胶保留区域的光刻胶和所述第一部分，保留所述第二部分形成所述第一导电图形。
本发明的实施例具有以下有益效果：
上述方案中，薄膜晶体管包括与有源层的沟道区接触的第一导电图形，第一导电图形一方面可以增加沟道区的电子输运通道，另一方面可以增加沟道区的电子迁移率，从而能够显著缩短薄膜晶体管的沟道长度，大大提升薄膜晶体管的开态电流，使得薄膜晶体管很容易满足高PPI显示产品的充电率要求，因而可以将薄膜晶体管沟道区的宽度设计的比较小，有利于提升显示基板的开口率，降低显示装置的功耗。
附图说明
图1为现有薄膜晶体管沟道区域的示意图；
图2、图3和图5为本发明实施例薄膜晶体管沟道区域的示意图；
图4和图6为本发明实施例导电图形之间的有效间距和导电图形的有效长度的示意图；
图7-图12为本发明实施例形成导电图形和薄膜晶体管的有源层的示意图。
附图标记
1 源电极 2 漏电极 3 有源层 41 第一导电图形
42 第二导电图形 43 第三导电图形
5 衬底 6 光刻胶 7 模板 8 导电层
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
如图1所示，现有薄膜晶体管包括源电极1、漏电极2和有源层3，有源层3包括与源电极1接触的源电极接触区、与漏电极2接触的漏电极接触区以及位于源电极接触区和漏电极接触区之间的沟道区，其中，沟道区的宽长比W/L0越大，则薄膜晶体管的开态电流Ion越大。
现有TFT-LCD行业中低世代线采用的阵列基板曝光设备精度普遍较低，使得TFT沟道长度L0比较长，无法进一步缩短，由于薄膜晶体管的开态电流与TFT的沟道宽长比W/L0成正比，因此，会导致薄膜晶体管的开态电流比较小。
本发明的实施例针对现有技术中薄膜晶体管的开态电流比较小的问题，提供一种薄膜晶体管及其制作方法、显示基板及显示装置，能够提高薄膜晶体管的开态电流，从而可以将薄膜晶体管的沟道宽度设计的比较小。
实施例一
本实施例提供一种薄膜晶体管，如图2所示，包括形成在衬底上的源电极1、漏电极2和有源层3，所述有源层3包括用于与所述源电极1接触的源电极接触区、与所述漏电极2接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，如图2所示，所述薄膜晶体管还包括：
至少分布在所述有源层3的沟道区的第一导电图形41，所述第一导电图形41与所述有源层3的沟道区接触。
由于第一导电图形41是导电的，一方面可以增加沟道区的电子输运通道，另一方面可以增加沟道区的电子迁移率，从而能够显著缩短薄膜晶体管的沟道长度，大大提升薄膜晶体管的开态电流，使得薄膜晶体管很容易满足高PPI显示产品的充电率要求，因而可以将薄膜晶体管沟道区的宽度设计的比较小，有利于提升显示基板的开口率，降低显示装置的功耗。
其中，第一导电图形41可以位于有源层3上，也可以位于有源层3下，只要能够与有源层3的沟道区接触即可，值得注意的是，每一第一导电图形41仅与沟道区的部分区域相接触，这样第一导电图形41不会导通源电极1和漏电极2。
第一导电图形41的形状不做限定，只要能够在从源电极1到漏电极2的第一方向上具有有效长度即可。在有源层3的沟道区可以分布有多个第一导电图形41，也可以分布有一个第一导电图形41。
本实施例中，如图2所示，可以在有源层3的沟道区分布有多个第一导电图形41，多个第一导电图形41呈阵列排布，能够在沟道区增加多条电子输运通道，大大提升薄膜晶体管的开态电流。
第一导电图形41所能够缩短的沟道区的长度与第一导电图形41在第一方向上的有效长度有关，优选地，每一第一导电图形41的延伸方向与从源电极1到漏电极2的第一方向平行，这样每一第一导电图形41所能够缩短的沟道区的长度等于第一导电图形41的长度。
如图4所示，每一第一导电图形41的长度为Lx，在第一方向上相邻第一导电图形41之间的间距为Ly，在沟道区沿第一方向分布有n个第一导电图形41，源电极1和漏电极2之间的垂直距离为L1，则在设置第一导电图形41后，在计算沟道区的宽长比W/L0时，参数L0能够降到L1-n*Lx，可以看出，L0大大降低，因此，沟道区的宽长比得以提升，能够大大提升薄膜晶体管的开态电流，使得薄膜晶体管很容易满足高PPI显示产品的充电率要求，因而还可以将薄膜晶体管沟道区的宽度W设计的比较小，减少薄膜晶体管的尺寸，有利于提升显示基板的开口率，降低显示装置的功耗。
具体地，第一导电图形41可以采用纳米级的金属线，能够有效增加沟道区的电子迁移率，第一导电图形41横截面的直径可以小于100nm，第一导电图形41的长度可以小于1000nm。经过大量的数据验证，在设计第一导电图形41时，可以将Ly/Lx的取值设计为0.3～0.7，采用该种参数时，能够有效增加沟道区的电子迁移率。
实施例二
本实施例提供一种薄膜晶体管，如图3所示，包括形成在衬底上的源电极1、漏电极2和有源层3，所述有源层3包括用于与所述源电极1接触的源电极接触区、与所述漏电极2接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，如图3所示，所述薄膜晶体管还包括：
至少分布在所述有源层3的沟道区的第一导电图形41，所述第一导电图形41与所述有源层3的沟道区接触；
与有源层3的源电极接触区接触且与第一导电图形41间隔开的第二导电图形42；和/或
与有源层3的漏电极接触区接触且与第一导电图形41间隔开的第三导电图形43。
由于第一导电图形41是导电的，这样通过在有源层3所在区域分布第一导电图形41，一方面可以增加沟道区的电子输运通道，另一方面可以增加沟道区的电子迁移率，从而能够显著缩短薄膜晶体管的沟道长度，大大提升薄膜晶体管的开态电流，使得薄膜晶体管很容易满足高PPI显示产品的充电率要求，因而可以将薄膜晶体管沟道区的宽度设计的比较小，有利于提升显示基板的开口率，降低显示装置的功耗。
其中，可以仅设置第二导电图形42或第三导电图形43，也可以同时设置第二导电图形42和第三导电图形43。图3所示的实施例中，是同时设置有第二导电图形42和第三导电图形43。
由于第二导电图形42是导电的，因此，在源电极接触区设置第二导电图形42，使得第二导电图形42可以与源电极接触区形成并联，降低源电极接触区的电阻；由于第三导电图形43是导电的，因此，在漏电极接触区设置第三导电图形43，使得第三导电图形43可以与漏电极接触区形成并联，降低漏电极接触区的电阻。
其中，第一导电图形41、第二导电图形42和第三导电图形43可以都位于有源层3上，也可以都位于有源层3下，也可以部分位于有源层3上，另一部分位于有源层下，只要能够与有源层3接触即可，值得注意的是，第一导电图形41仅与沟道区的部分区域相接触，且与第二导电图形42和第三导电图形43分别间隔设置，这样第一导电图形41、第二导电图形42和第三导电图形43不会导通源电极1和漏电极2。
第一导电图形41、第二导电图形42和第三导电图形43的形状不做限定，只要能够在从源电极1到漏电极2的第一方向上具有有效长度即可。在有源层3的沟道区可以分布有多个第一导电图形41、多个第二导电图形42和多个第三导电图形43，也可以分布有一个第一导电图形41、一个第二导电图形42和一个第三导电图形43。
本实施例中，如图3所示，可以在有源层3的沟道区分布有多个第一导电图形41，多个第二导电图形42和多个第三导电图形43，多个第一导电图形41、多个第二导电图形42和多个第三导电图形43呈阵列排布，能够在沟道区增加多条电子输运通道，大大提升薄膜晶体管的开态电流。
第一导电图形41所能够缩短的沟道区的长度与第一导电图形41在第一方向上的有效长度有关，优选地，每一第一导电图形41的延伸方向与从源电极1到漏电极2的第一方向平行，这样每一第一导电图形41所能够缩短的沟道区的长度等于第一导电图形41的长度。
如图4所示，每一第一导电图形41的长度为Lx，在第一方向上相邻第一导电图形41之间的间距为Ly，在沟道区沿第一方向分布有多个第一导电图形41，在第一方向上多个第一导电图形41之间的间隔数为m，源电极1和漏电极2之间的垂直距离为L1，则在设置第一导电图形41后，在计算沟道区的宽长比W/L0时，参数L0能够从L1降到m*Ly，可以看出，L0大大降低，因此，沟道区的宽长比得以提升，能够大大提升薄膜晶体管的开态电流，使得薄膜晶体管很容易满足高PPI显示产品的充电率要求，因而还可以将薄膜晶体管沟道区的宽度W设计的比较小，减少薄膜晶体管的尺寸，有利于提升显示基板的开口率，降低显示装置的功耗。
经过大量的数据验证，在设计第一导电图形41时，可以将Ly/Lx的取值设计为0.3～0.7，采用该种参数时，能够有效增加沟道区的电子迁移率。
具体地，第一导电图形41、第二导电图形42和第三导电图形43可以采用纳米级的金属线，能够有效增加沟道区的电子迁移率，第一导电图形41、第二导电图形42和第三导电图形43横截面的直径可以小于100nm，第一导电图形41、第二导电图形42和第三导电图形43的长度可以小于1000nm。
实施例三
本实施例提供一种薄膜晶体管，如图5所示，包括形成在衬底上的源电极1、漏电极2和有源层3，有源层3包括用于与源电极1接触的源电极接触区、与漏电极2接触的漏电极接触区以及位于源电极接触区和漏电极接触区之间的沟道区，所述薄膜晶体管还包括：
至少分布在所述有源层3的沟道区的第一导电图形41，所述第一导电图形41与所述有源层3的沟道区接触；
与有源层3的源电极接触区接触且与第一导电图形41间隔开的第二导电图形42；
与有源层3的漏电极接触区接触且与第一导电图形41间隔开的第三导电图形43。
由于第一导电图形41是导电的，这样通过在有源层3所在区域分布第一导电图形41，一方面可以增加沟道区的电子输运通道，另一方面可以增加沟道区的电子迁移率，从而能够显著缩短薄膜晶体管的沟道长度，大大提升薄膜晶体管的开态电流，使得薄膜晶体管很容易满足高PPI显示产品的充电率要求，因而可以将薄膜晶体管沟道区的宽度设计的比较小，有利于提升显示基板的开口率，降低显示装置的功耗。
由于第二导电图形42是导电的，因此，在源电极接触区设置第二导电图形42，使得第二导电图形42可以与源电极接触区形成并联，降低源电极接触区的电阻；由于第三导电图形43是导电的，因此，在漏电极接触区设置第三导电图形43，使得第三导电图形43可以与漏电极接触区形成并联，降低漏电极接触区的电阻。
其中，第一导电图形41、第二导电图形42和第三导电图形43可以都位于有源层3上，也可以都位于有源层3下，也可以部分位于有源层3上，另一部分位于有源层下，只要能够与有源层3接触即可，值得注意的是，第一导电图形41仅与沟道区的部分区域相接触，且与第二导电图形42和第三导电图形43分别间隔设置，这样第一导电图形41、第二导电图形42和第三导电图形43不会导通源电极1和漏电极2。
第一导电图形41、第二导电图形42和第三导电图形43的形状不做限定，只要能够在从源电极1到漏电极2的第一方向上具有有效长度即可。在有源层3的沟道区可以分布有多个第一导电图形41、多个第二导电图形42和多个第三导电图形43，也可以分布有一个第一导电图形41、一个第二导电图形42和一个第三导电图形43。
本实施例中，如图3所示，可以在有源层3的沟道区分布有多个第一导电图形41，多个第二导电图形42和多个第三导电图形43，多个第一导电图形41、多个第二导电图形42和多个第三导电图形43呈阵列排布，能够在沟道区增加多条电子输运通道，大大提升薄膜晶体管的开态电流。
第一导电图形41所能够缩短的沟道区的长度与第一导电图形41在第一方向上的有效长度有关，本实施例中，如图5所示，每一第一导电图形41的延伸方向与从源电极1到漏电极2的第一方向成一定角度，该角度小于90°大于0°，每一第一导电图形41所能够缩短的沟道区的长度等于第一导电图形41在第一方向上投影的长度。
如图6所示，第一导电图形41在第一方向上投影的长度为Lx，在第一方向上相邻第一导电图形41之间的间距为Ly，在沟道区沿第一方向分布有多个第一导电图形41，在第一方向上多个第一导电图形41之间的间隔数为m，源电极1和漏电极2之间的垂直距离为L1，则在设置第一导电图形41后，在计算沟道区的宽长比W/L0时，参数L0能够从L1降到m*Ly，可以看出，L0大大降低，因此，沟道区的宽长比得以提升，能够大大提升薄膜晶体管的开态电流，使得薄膜晶体管很容易满足高PPI显示产品的充电率要求，因而还可以将薄膜晶体管沟道区的宽度W设计的比较小，减少薄膜晶体管的尺寸，有利于提升显示基板的开口率，降低显示装置的功耗。
经过大量的数据验证，在设计第一导电图形41时，可以将Ly/Lx的取值设计为0.3～0.7，采用该种参数时，能够有效增加沟道区的电子迁移率。
具体地，第一导电图形41、第二导电图形42和第三导电图形43可以采用纳米级的金属线，能够有效增加沟道区的电子迁移率，第一导电图形41、第二导电图形42和第三导电图形43横截面的直径可以小于100nm，第一导电图形41、第二导电图形42和第三导电图形43的长度可以小于1000nm。
实施例四
本实施例提供了一种显示基板，包括如上所述的薄膜晶体管。
实施例五
本实施例提供了一种显示装置，包括如上所述的显示基板。所述显示装置可以为：液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
实施例六
本实施例提供了一种上述薄膜晶体管的制作方法，包括在衬底上形成源电极、漏电极和有源层的步骤，所述有源层包括用于与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，所述制作方法还包括：
形成至少分布在所述有源层的沟道区的第一导电图形，所述第一导电图形与所述沟道区接触。
由于第一导电图形是导电的，这样通过在有源层所在区域分布第一导电图形，一方面可以增加沟道区的电子输运通道，另一方面可以增加沟道区的电子迁移率，从而能够显著缩短薄膜晶体管的沟道长度，大大提升薄膜晶体管的开态电流，使得薄膜晶体管很容易满足高PPI显示产品的充电率要求，因而可以将薄膜晶体管沟道区的宽度设计的比较小，有利于提升显示基板的开口率，降低显示装置的功耗。
进一步地，在薄膜晶体管还包括与有源层的源电极接触区接触且与第一导电图形间隔开的第二导电图形时，所述制作方法还包括形成第二导电图形的步骤；在薄膜晶体管还包括与有源层的漏电极接触区接触且与第一导电图形间隔开的第三导电图形时，所述制作方法还包括形成第三导电图形的步骤。
其中，可以采用构图工艺形成第一导电图形、第二导电图形和第三导电图形，也可以采用压印的方式形成第一导电图形、第二导电图形和第三导电图形。
具体地，在采用压印的方式形成第一导电图形时，形成所述第一导电图形的步骤包括：
步骤1、如图7所示，提供一模板7，并在待形成第一导电图形的衬底5上涂覆光刻胶6；
其中，衬底5上可以已经形成有薄膜晶体管的其他组成部分，比如源电极1和漏电极2，也可以未形成薄膜晶体管的其他组成部分。
模板7的图案与待形成的第一导电图形的图案一致。
步骤2、如图8和图9所示，通过压印将模板7上的图案转印在光刻胶6上，形成光刻胶保留区域和光刻胶未保留区域，可以看出，光刻胶未保留区域的图案与模板7的图案一致；
步骤3、如图10所示，在沉积导电层8，导电层8包括位于光刻胶保留区域上的第一部分和位于光刻胶未保留区域与所述衬底相接触的第二部分；
导电层8采用金属制成，当然导电层8还可以采用其他导电材料比如透明导电金属氧化物材料制成，在导电层8采用金属制成时，导电层8具体可以采用Al、Mo、Ti等金属材料。
步骤4、如图11所示，对光刻胶进行曝光显影，去除光刻胶保留区域的光刻胶，光刻胶保留区域的光刻胶上的第一部分也随之从衬底5上脱落，仅保留第二部分形成第一导电图形41。
如果第一导电图形41是制作在有源层3之下，之后如图12所示，可以在形成有第一导电图形41的衬底5上再制作有源层3。如果第一导电图形41是制作在有源层3上，则步骤1中所指的衬底5上已经形成有有源层3。
本实施例形成的薄膜晶体管包括与有源层的沟道区接触的第一导电图形，第一导电图形一方面可以增加沟道区的电子输运通道，另一方面可以增加沟道区的电子迁移率，从而能够显著缩短薄膜晶体管的沟道长度，大大提升薄膜晶体管的开态电流，使得薄膜晶体管很容易满足高PPI显示产品的充电率要求，因而可以将薄膜晶体管沟道区的宽度设计的比较小，有利于提升显示基板的开口率，降低显示装置的功耗。
进一步地，在薄膜晶体管还包括有第二导电图形和/或第三导电图形时，可以在形成第一导电图形的同时形成第二导电图形和/或第三导电图形。如果采用压印的方式形成第一导电图形、第二导电图形和/或第三导电图形，则提供的模板的图案与第一导电图形、第二导电图形和/或第三导电图形的图案一致，即可在形成第一导电图形的同时形成第二导电图形和/或第三导电图形。
在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管，包括形成在衬底上的源电极、漏电极和有源层，所述有源层包括用于与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，其特征在于，所述薄膜晶体管还包括：
至少分布在所述有源层的沟道区的第一导电图形，所述第一导电图形与所述沟道区接触。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
与所述有源层的源电极接触区接触且与所述第一导电图形间隔开的第二导电图形；和/或
与所述有源层的漏电极接触区接触且与所述第一导电图形间隔开的第三导电图形。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一导电图形呈阵列排布。
4.根据权利要求3所述的薄膜晶体管，其特征在于，每一所述第一导电图形的延伸方向与从所述源电极到所述漏电极的第一方向平行。
5.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一导电图形、所述第二导电图形和所述第三导电图形均是金属纳米线。
6.根据权利要求4所述的薄膜晶体管，其特征在于，每一所述第一导电图形的长度为Lx，在第一方向上相邻第一导电图形之间的间距为Ly，Ly/Lx的取值为0.3～0.7。
7.一种显示基板，其特征在于，包括如权利要求1-6中任一项所述的薄膜晶体管。
8.一种显示装置，其特征在于，包括如权利要求7所述的显示基板。
9.一种薄膜晶体管的制作方法，包括在衬底上形成源电极、漏电极和有源层的步骤，所述有源层包括用于与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，其特征在于，所述制作方法还包括：
形成至少分布在所述有源层的沟道区的第一导电图形，所述第一导电图形与所述沟道区接触。
10.根据权利要求9所述的薄膜晶体管的制作方法，其特征在于，形成所述第一导电图形的步骤包括：
在待形成所述第一导电图形的衬底上涂覆光刻胶；
通过压印将模板上的图案转印在光刻胶上，形成光刻胶保留区域和光刻胶未保留区域，光刻胶未保留区域对应所述图案；
沉积导电层，所述导电层包括位于光刻胶保留区域上的第一部分和位于光刻胶未保留区域与所述衬底相接触的第二部分；
对光刻胶进行曝光显影，去除光刻胶保留区域的光刻胶和所述第一部分，保留所述第二部分形成所述第一导电图形。
CN201710083390.7A 2017-02-16 2017-02-16 薄膜晶体管及其制作方法、显示基板及显示装置 Expired - Fee Related CN106856210B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710083390.7A CN106856210B (zh) 2017-02-16 2017-02-16 薄膜晶体管及其制作方法、显示基板及显示装置
PCT/CN2017/103381 WO2018149139A1 (zh) 2017-02-16 2017-09-26 薄膜晶体管及其制作方法、显示基板及显示装置
US15/777,339 US20200313004A1 (en) 2017-02-16 2017-09-26 Thin film transistor and method of forming the same, display substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710083390.7A CN106856210B (zh) 2017-02-16 2017-02-16 薄膜晶体管及其制作方法、显示基板及显示装置

Publications (2)

Publication Number Publication Date
CN106856210A true CN106856210A (zh) 2017-06-16
CN106856210B CN106856210B (zh) 2019-08-02

Family

ID=59125130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710083390.7A Expired - Fee Related CN106856210B (zh) 2017-02-16 2017-02-16 薄膜晶体管及其制作方法、显示基板及显示装置

Country Status (3)

Country Link
US (1) US20200313004A1 (zh)
CN (1) CN106856210B (zh)
WO (1) WO2018149139A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018149139A1 (zh) * 2017-02-16 2018-08-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713060A (zh) * 2004-06-25 2005-12-28 Lg.菲利浦Lcd株式会社 液晶显示器件的薄膜晶体管及其制造方法
CN102569412A (zh) * 2010-12-20 2012-07-11 京东方科技集团股份有限公司 薄膜晶体管器件及其制造方法
CN103383946A (zh) * 2013-07-12 2013-11-06 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN103915347A (zh) * 2013-01-08 2014-07-09 国际商业机器公司 薄膜晶体管及其形成方法
CN106784015A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327531C (zh) * 2003-05-19 2007-07-18 友达光电股份有限公司 低温多晶硅薄膜晶体管的结构
TWI330406B (en) * 2006-12-29 2010-09-11 Au Optronics Corp A method for manufacturing a thin film transistor
CN103489921B (zh) * 2013-09-29 2016-02-17 合肥京东方光电科技有限公司 一种薄膜晶体管及其制造方法、阵列基板及显示装置
CN103762218A (zh) * 2014-01-16 2014-04-30 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN106856210B (zh) * 2017-02-16 2019-08-02 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、显示基板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713060A (zh) * 2004-06-25 2005-12-28 Lg.菲利浦Lcd株式会社 液晶显示器件的薄膜晶体管及其制造方法
CN102569412A (zh) * 2010-12-20 2012-07-11 京东方科技集团股份有限公司 薄膜晶体管器件及其制造方法
CN103915347A (zh) * 2013-01-08 2014-07-09 国际商业机器公司 薄膜晶体管及其形成方法
CN103383946A (zh) * 2013-07-12 2013-11-06 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN106784015A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018149139A1 (zh) * 2017-02-16 2018-08-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板及显示装置

Also Published As

Publication number Publication date
WO2018149139A1 (zh) 2018-08-23
CN106856210B (zh) 2019-08-02
US20200313004A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
US11340741B2 (en) Touch window having a sensing electrode with a variable width of a conductive line
CN103176302B (zh) 液晶显示器件及其制造方法
CN102339184B (zh) 静电电容型触摸屏面板及其制造方法
US20100123845A1 (en) Array substrate and display panel having the same
CN105093636B (zh) 触控显示基板及其制备方法和触控显示面板
CN106024809A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN102566128A (zh) 液晶显示器及其制造方法
CN103814347B (zh) 触控面板以及包含该触控面板的显示装置
CN105453000A (zh) 触摸窗
CN107464776A (zh) 一种显示面板、其制作方法及显示装置
KR20110004781A (ko) 도전판 및 이를 사용하는 터치패널
US20180337202A1 (en) Tft substrate manufacturing method
CN206348571U (zh) 一种阵列基板、显示面板及显示装置
CN103715135A (zh) 一种过孔及其制作方法、阵列基板
CN106856210A (zh) 薄膜晶体管及其制作方法、显示基板及显示装置
CN102508385A (zh) 像素结构、阵列基板及其制作方法
CN104460156A (zh) 显示面板及其制造方法
CN104571751B (zh) 触摸屏面板以及制造触摸屏面板的方法
CN106133847B (zh) 具有纳米结构的图案的透光性导电体及其制造方法
WO2014180052A1 (zh) 彩色滤光片基板及其氧化铟锡薄膜图案结构、制作方法、液晶显示器
CN103972243B (zh) 一种阵列基板及其制作方法、显示装置
CN105629598A (zh) Ffs模式的阵列基板及制作方法
CN105988647A (zh) 一种制程更少的电容触摸屏制造方法
CN103913944A (zh) 半色调掩膜版、阵列基板及其制作方法、显示装置
CN104049397A (zh) 一种面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190802

Termination date: 20210216