CN106843448B - 一种电源管理芯片以及用于电源管理芯片的控制方法 - Google Patents
一种电源管理芯片以及用于电源管理芯片的控制方法 Download PDFInfo
- Publication number
- CN106843448B CN106843448B CN201710056515.7A CN201710056515A CN106843448B CN 106843448 B CN106843448 B CN 106843448B CN 201710056515 A CN201710056515 A CN 201710056515A CN 106843448 B CN106843448 B CN 106843448B
- Authority
- CN
- China
- Prior art keywords
- power
- domain
- instruction
- cpu
- internal counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
本发明公开了一种电源管理芯片,该芯片包括常通电域100和至少一个可断电域200,所述常通电域、可断电域均与总线BUS连接;所述常通电域包括内部计数器101,用于直接控制CPU的通电或者断电,所述电源管理芯片根据中央处理单元CPU处理的业务需求进行划分形成至少一个可断电域,所述可断电域由内部计数器通过电源管理单元来控制其通电或者断电。本发明利用握手电路方式控制整个芯片的可断电域,有效降低了整个芯片的功耗,针对特殊过充等场景,本发明还提供一套外部终端请求和内部计数器方式来控制各可断电域的通电,使得CPU能够及时处理通电的业务需求。
Description
技术领域
本发明涉及互联网技术领域,尤其涉及一种电源管理芯片以及用于电源管理芯片的控制方法。
背景技术
现有技术中,在快充的充电和放电阶段,快充电源管理芯片需要利用CPU指令控制整个芯片的充电、放电过程,那么CPU和电源管理芯片在整个充放电过程中一致处于POWERON状态,这样给整块产品造成不小的功耗损失。现有功耗控制手段主要通过CPU下达指令或者***控制电路直接POWER DOWN整个CPU电路,这种功耗控制手段导致快充在充放电过程中不能及时响应外界需求导致过充、欠充的状况。现有功耗控制手段不将整个CPU电路POWER DOWN的方式如下:第一种方式是将电路分成多个区域,CPU根据需要则关断其中某一部分电路,该部分电路不影响其他电路运行而且不影响芯片业务功能;第二种方式是通过软件方式调整部分电路的访问时机,通过减少CPU访问某几部分硬件电路的工作时间达到降低功耗的目的;第三种方式是通过CPU配置降低电路的工作频率达到降低功耗的目的。但是CPU关断部分电路或者降低工作频率,仅能降低部分功耗,不能最大限度降低功耗,而且CPU关断时候,由于CPU处于Power Down状态,CPU不能及时响应外部中断请求,造成快充芯片的过充或者欠充。
发明内容
鉴于上述问题,提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的电源管理芯片以及用于电源管理芯片的控制方法。
本发明的一个方面,提供了一种电源管理芯片,该芯片包括常通电域和至少一个可断电域,所述常通电域、可断电域均与总线连接;所述常通电域包括内部计数器,用于直接控制CPU的通电或者断电,所述电源管理芯片根据中央处理单元CPU处理的业务需求进行划分形成至少一个可断电域,所述可断电域由内部计数器通过电源管理单元来控制其通电或者断电。
可选的,所述常通电域包括锁相环控制电路、时钟树电路、内部计数器、电源管理单元,所述可断电域由电源管理单元控制,根据断电指令,完成断电、电源隔离、时钟脉冲门关闭和复位无效操作,根据通电指令完成时钟脉冲门打开、复位撤离、电源隔离撤离和通电操作。
可选的,所述电源管理芯片包括三个可断电域,第一可断电域包括中央处理单元、静态随机随取存储器和闪存,所述第二可断电域包括脉冲宽度调制器、模数转换器,所述第三可断电域包括比例-积分-微分控制器。
本发明还提供一种用于上述电源管理芯片的控制方法,该方法包括:
内部计数器在接收到外部中断请求时或者内部计算值已满时,向CPU发送通电指令,所述CPU根据所述通电命令上电,并响应所述外部中断请求。
可选的,该方法包括:
CPU判断业务指令是否已经完成,在完成时所述CPU向内部计数器发送断电指令;
所述内部计数器向所述CPU反馈响应信号;
所述CPU根据所述响应信号断电。
可选的,该方法还包括:
内部计数器在接收到外部中断请求时或者内部计算值已满时,向电源管理单元发送通电指令;
所述电源管理单元解析所述通电指令,根据解析结果向对应的可断电域发送通电信号。
可选的,该方法还包括:
CPU根据充电进程确定断电指令内容;
将所确定的断电指令发送至内部计数器;
内部计数器将所述断电指令发送至电源管理单元,并开始进行相应的计数;
所述电源管理单元解析所述断电指令,根据解析结果向对应的可断电域发送断电信号。
本申请实施例中提供的技术方案,至少具有如下技术效果或优点:
本发明能够解决CPU断电的时候,CPU不能及时响应外部中断请求,防止电源过充或者欠充的情况发生。本发明通过划分出多个可断电域,能够进一步降低芯片功耗,达到更加节能的目的。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1示出了根据本发明一种实施例提出的电源管理芯片的结构框图;
图2示出了根据本发明另一个实施例提出的电源管理芯片的结构框图;
图3示出了根据本发明第三个实施例提出的电源管理芯片的结构框图;
图4示出了本发明提出的用于电源管理芯片控制通断电的流程图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
本发明的一个方面,提供了一种电源管理芯片,如图1所示,该芯片包括常通电域100和至少一个可断电域200,所述常通电域、可断电域均与总线BUS连接;所述常通电域包括内部计数器101,用于直接控制CPU的通电或者断电,所述电源管理芯片根据中央处理单元CPU处理的业务需求进行划分形成至少一个可断电域,所述可断电域由内部计数器通过电源管理单元来控制其通电或者断电。
内部计数器电路基本功能之一是能接收CPU指令进行断电操作,同时内部计数器还能够接收外部中断和内部计数两种方式来控制整个芯片的通电或者断电。本发明具有创新性地利用内部计数器和电源管理单元之间的握手信号来进行可断电域的通电或者断电。
快充芯片power domain的划分,尤其是常通电域与至少一个可断电域,很大程度了减少了不必要通电的区域,从而减少了电源芯片的功耗,同时保证了CPU能够及时响应业务需求。
如图2所示,所述常通电域包括内部计数器101、时钟树电路102、锁相环控制电路103、电源管理单元104,所述可断电域由电源管理单元104控制,根据断电指令,完成断电、电源隔离、时钟脉冲门关闭和复位无效操作,根据通电指令完成时钟脉冲门打开、复位撤离、电源隔离撤离和通电操作。
在集成电路设计中,时钟信号是数据传输的基准,它对于同步数字***的功能、性能和稳定性起着决定性的作用,时钟信号通常是整个芯片中有最大扇出、通过最长距离、以最高速度运行的信号,时钟信号必须要保证在最坏的条件下,关键的时序要求能得到满足,因此引入了时钟树。时钟树(clock tree)是由许多缓冲单元平衡搭建的网状结构,它有一个源点,一般是时钟输入端(clock input port),也可能是design内部某一个单元输出脚,然后就是由一级一级的缓冲单元搭建而成,具体的多少级,根据用户的设置以及所使用的单元而定,目的就是使所用终点的时钟脉冲相位差(clock skew)、***延迟(insertiondelay)以及transtion最小,以满足设计要求。
通过采用时钟树,主时钟信号在芯片一次又一次地进行分支(触发器可以视为在分支末端的“叶子”)。使用这种结构是为了保证所有触发器的时钟信号尽可能一致,如果时钟使用一条长的走线来一个接一个地驱动触发器,那么最接近时钟引脚的触发器接受的信号看上去将比位于链条的最末端所接收的快很多,从而导致偏移。时钟树使用专门的走线,与通用可编程互联相分离,在实际实施例中,可以有多个时钟引脚,而在器件内部可以有多个时钟树。如果在配置时不把时钟引脚直接连入内部的时钟树,也可以先用该引脚驱动一个称为时钟管理器的专用硬件功能块,由时钟管理器产生一定数量的时钟树。
锁相环控制电路是一种反馈控制电路,是一个相位误差控制***,是将参考信号与输出信号之间的相位进行比较,产生相位误差电压来调整输出信号的相位,以达到与参考信号同频的目的。在达到同频的状态下,两个信号之间的稳定相差亦可做的很小。在***受到扰动的情况下,通过反馈控制作用,可使***某个参数达到所需的精度,或按照一定的规律变化。锁相环控制电路主要用于锁定相位,能够实现多种功能,在充放电的过程均需要工作,因此锁相环控制器属于常通电域。
可选的,所述电源管理芯片包括三个可断电域,如图3所示,第一可断电域包括中央处理单元CPU201、静态随机随取存储器SRAM202和闪存FLASH203,所述第二可断电域包括脉冲宽度调制器PWM204、模数转换器ADC205,所述第三可断电域包括比例-积分-微分控制器PID206。
本发明还提供一种用于上述电源管理芯片的控制方法,如图4所示,该方法包括:
内部计数器在接收到外部中断请求时或者内部计算值已满时,向CPU发送通电指令,所述CPU根据所述通电命令上电,并响应所述外部中断请求。
该方法包括:
CPU判断业务指令是否已经完成,在完成时所述CPU向内部计数器发送断电指令;
所述内部计数器向所述CPU反馈响应信号;
所述CPU根据所述响应信号断电。
作为一种实施方式,该方法还包括:
内部计数器在接收到外部中断请求时或者内部计算值已满时,向电源管理单元发送通电指令;
所述电源管理单元解析所述通电指令,根据解析结果向对应的可断电域发送通电信号。
通过这种方式CPU的断电由其本身配置,但保证内部计数器成功开始计数后再断电,能够保证CPU能够及时地被内部计数器唤醒。
作为一种实施方式,该方法还包括:
CPU根据充电进程确定断电指令内容;
将所确定的断电指令发送至内部计数器;
内部计数器将所述断电指令发送至电源管理单元,并开始进行相应的计数;
所述电源管理单元解析所述断电指令,根据解析结果向对应的可断电域发送断电信号。
本发明通过握手电路控制可断电域的通断,有效降低了整个芯片的功耗,针对特殊过充等场景,本发明提供一套外部中断请求和内部计数器方法来控制芯片的可断电域的通电,从而使CPU能及时通电并响应业务需求。
CPU对各个可断电域的断电流程进行配置,配置断电条件(sleep条件),通电条件(wake up条件)以及断电时间。举例来说对第一可断电域配置第一断电条件,第一通电条件,断电时间为1MS;对第二可断电域配置第二断电条件,第二通电条件,以及断电时间2MS,对第三可断电域配置第三断电条件,第三通电条件,断电时间为3MS。待CPU处理完成业务指令,CPU会下达断电指令,PMU根据该断电指令控制各个可断电域完成断电、电源隔离、时钟脉冲门关闭和复位无效操作。
在各个可断电域断电期间,内部计数器计算处理完成通电指令,则PMU控制各个可断电域完成时钟脉冲门打开、复位撤离、电源隔离撤离和通电操作。
在所述内部计数器在CPU处于断电过程中,收到了外部中断请求或者内部计算值满,内部计数器可以直接发起通电指令直接终止断电流程,CPU上电,通过这样的技术手段,能够使得CPU及时响应外部中断请求,避免了芯片发生过充或者欠充状况的发生。
本申请实施例中提供的技术方案,至少具有如下技术效果或优点:
本发明能够解决CPU断电的时候,CPU不能及时响应外部中断请求,防止电源过充或者欠充的情况发生。通过本发明由于划分不断电域,能够进一步降低芯片功耗,达到更加节能的目的。
本领域所属技术人员能够了解本实施例的电子设备的具体实施方式以及其各种变化形式、只要本领域所属技术人员实施本申请实施例中做的电源管理芯片以及应用于电源管理芯片的内容所采用的方法,都属于本申请所欲保护的范围。
在此提供的算法和显示不与任何特定计算机、虚拟***或者其它设备固有相关。各种通用***也可以与基于在此的示教一起使用。根据上面的描述,构造这类***所要求的结构是显而易见的。此外,本发明也不针对任何特定编程语言。应当明白,可以利用各种编程语言实现在此描述的本发明的内容,并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
类似地,应当理解,为了精简本公开并帮助理解各个发明方面中的一个或多个,在上面对本发明的示例性实施例的描述中,本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该公开的方法解释成反映如下意图:即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说,如下面的权利要求书所反映的那样,发明方面在于少于前面公开的单个实施例的所有特征。因此,遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每个权利要求本身都作为本发明的单独实施例。
本领域那些技术人员可以理解,可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件,以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外,可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述,本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外,本领域的技术人员能够理解,尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征,但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如,在下面的权利要求书中,所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
本发明的各个部件实施例可以以硬件实现,或者以在一个或者多个处理器上运行的软件模块实现,或者以它们的组合实现。本领域的技术人员应当理解,可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的网关、代理服务器、***中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如,计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上,或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到,或者在载体信号上提供,或者以任何其他形式提供。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制,并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中,这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
Claims (2)
1.一种电源管理芯片,其特征在于,该芯片包括常通电域和至少一个可断电域,所述常通电域、可断电域均与总线连接;所述常通电域包括内部计数器和电源管理单元,所述内部计数器,用于直接控制CPU的通电或者断电,所述内部计数器在接收到外部中断请求时或者内部计算值已满时,向所述CPU发送通电指令,所述CPU根据通电命令上电,并响应所述外部中断请求,所述电源管理芯片根据中央处理单元CPU处理的业务需求进行划分形成至少一个可断电域,所述可断电域由内部计数器通过电源管理单元来控制其通电或者断电,所述内部计数器在接收到外部中断请求时或者内部计算值已满时,向所述电源管理单元发送通电指令;所述电源管理单元解析所述通电指令,根据解析结果向对应的可断电域发送通电信号;CPU判断业务指令是否已经完成,在完成时所述CPU向内部计数器发送断电指令,所述内部计数器向所述CPU反馈响应信号,所述CPU根据所述响应信号断电;CPU根据充电进程确定断电指令内容,将所确定的断电指令发送至内部计数器,内部计数器将所述断电指令发送至电源管理单元,并开始进行相应的计数,所述电源管理单元解析所述断电指令,根据解析结果向对应的可断电域发送断电信号;
所述常通电域包括锁相环控制电路、时钟树电路、内部计数器、电源管理单元,所述可断电域由电源管理单元控制,根据断电指令,完成断电、电源隔离、时钟脉冲门关闭和复位无效操作,根据通电指令完成时钟脉冲门打开、复位撤离、电源隔离撤离和通电操作;
所述时钟树电路由许多缓冲单元平衡搭建的网状结构,用于实现时钟信号是数据传输;
所述电源管理芯片包括三个可断电域,第一可断电域包括中央处理单元、静态随机随取存储器和闪存,- 第二可断电域包括脉冲宽度调制器、模数转换器,- 第三可断电域包括比例-积分-微分控制器。
2.一种用于权利要求1所述的电源管理芯片的控制方法,其特征在于,该方法包括:
内部计数器在接收到外部中断请求时或者内部计算值已满时,向CPU发送通电指令,所述CPU根据所述通电命令上电,并响应所述外部中断请求;
该方法还包括:
所述电源管理芯片根据中央处理单元CPU处理的业务需求进行划分形成至少一个可断电域,所述可断电域由内部计数器通过电源管理单元来控制其通电或者断电;
所述内部计数器在接收到外部中断请求时或者内部计算值已满时,向电源管理单元发送通电指令;
所述电源管理单元解析所述通电指令,根据解析结果向对应的可断电域发送通电信号;
该方法包括:
CPU判断业务指令是否已经完成,在完成时所述CPU向内部计数器发送断电指令;
所述内部计数器向所述CPU反馈响应信号;
所述CPU根据所述响应信号断电;
该方法还包括:
CPU根据充电进程确定断电指令内容;
将所确定的断电指令发送至内部计数器;
内部计数器将所述断电指令发送至电源管理单元,并开始进行相应的计数;
所述电源管理单元解析所述断电指令,根据解析结果向对应的可断电域发送断电信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710056515.7A CN106843448B (zh) | 2017-01-25 | 2017-01-25 | 一种电源管理芯片以及用于电源管理芯片的控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710056515.7A CN106843448B (zh) | 2017-01-25 | 2017-01-25 | 一种电源管理芯片以及用于电源管理芯片的控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106843448A CN106843448A (zh) | 2017-06-13 |
CN106843448B true CN106843448B (zh) | 2023-04-07 |
Family
ID=59121573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710056515.7A Active CN106843448B (zh) | 2017-01-25 | 2017-01-25 | 一种电源管理芯片以及用于电源管理芯片的控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106843448B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109613850B (zh) * | 2018-10-31 | 2020-07-14 | 无锡小天鹅电器有限公司 | 衣物处理设备、存储介质、电源控制电路及其控制方法 |
US11374486B2 (en) * | 2020-09-29 | 2022-06-28 | Monolithic Power Systems, Inc. | Power supply with flexible control and the method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101581962A (zh) * | 2009-06-19 | 2009-11-18 | 北京红旗胜利科技发展有限责任公司 | 一种降低cpu功耗的方法和一种cpu |
CN101689072A (zh) * | 2007-02-06 | 2010-03-31 | D.S.P.集团有限公司 | 集成的唤醒/正唤起的电源管理*** |
CN102270030A (zh) * | 2010-05-07 | 2011-12-07 | 三星电子株式会社 | 片上***、具有其的设备以及该片上***的电力控制方法 |
CN104539005A (zh) * | 2014-12-09 | 2015-04-22 | 惠州Tcl移动通信有限公司 | 一种移动终端充电控制***及方法 |
-
2017
- 2017-01-25 CN CN201710056515.7A patent/CN106843448B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101689072A (zh) * | 2007-02-06 | 2010-03-31 | D.S.P.集团有限公司 | 集成的唤醒/正唤起的电源管理*** |
CN101581962A (zh) * | 2009-06-19 | 2009-11-18 | 北京红旗胜利科技发展有限责任公司 | 一种降低cpu功耗的方法和一种cpu |
CN102270030A (zh) * | 2010-05-07 | 2011-12-07 | 三星电子株式会社 | 片上***、具有其的设备以及该片上***的电力控制方法 |
CN104539005A (zh) * | 2014-12-09 | 2015-04-22 | 惠州Tcl移动通信有限公司 | 一种移动终端充电控制***及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106843448A (zh) | 2017-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9703313B2 (en) | Peripheral clock management | |
TWI527051B (zh) | 記憶體控制器之調校、電力閘控與動態頻率改變 | |
JP3526920B2 (ja) | コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法 | |
WO2013048807A1 (en) | Operating system synchronization in loosely coupled multiprocessor system-on-chips | |
US12001263B2 (en) | Controlling a processor clock | |
US9780644B1 (en) | Methods and apparatus for always on domain finite state machine shutdown using a clock source from a power managed domain | |
CN107533353B (zh) | 控制设备在正常状态与静止状态之间的转换 | |
WO2001033342A1 (en) | Digital signal processing circuit and method | |
TWI470410B (zh) | 電子系統及其電源管理方法 | |
CN104298645A (zh) | 一种可灵活配置的可编程片上***芯片及其启动配置方法 | |
CN106843448B (zh) | 一种电源管理芯片以及用于电源管理芯片的控制方法 | |
US20190346908A1 (en) | Voltage rail coupling sequencing based on upstream voltage rail coupling status | |
CN106292987B (zh) | 一种处理器掉电时序控制***及方法 | |
US10903838B1 (en) | Integrated circuit clock management during low power operations | |
CN113253824B (zh) | 一种基于risc-v内核的mcu***、供电方法以及终端设备 | |
US10587265B2 (en) | Semiconductor device and semiconductor system | |
EP3183662B1 (en) | Sub-system power management control | |
CN107566296B (zh) | 接口设备和接口方法 | |
US10209734B2 (en) | Semiconductor device, semiconductor system, and method of operating the semiconductor device | |
US10331592B2 (en) | Communication apparatus with direct control and associated methods | |
US8127161B2 (en) | Data processing apparatus | |
WO2013159464A1 (zh) | 一种多核处理器时钟控制装置及控制方法 | |
US20150067363A1 (en) | Clock generator circuit with automatic sleep mode | |
US20170212549A1 (en) | Semiconductor device | |
JP2008041106A (ja) | 半導体集積回路装置、クロック制御方法及びデータ転送制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |