CN107533353B - 控制设备在正常状态与静止状态之间的转换 - Google Patents
控制设备在正常状态与静止状态之间的转换 Download PDFInfo
- Publication number
- CN107533353B CN107533353B CN201680024569.9A CN201680024569A CN107533353B CN 107533353 B CN107533353 B CN 107533353B CN 201680024569 A CN201680024569 A CN 201680024569A CN 107533353 B CN107533353 B CN 107533353B
- Authority
- CN
- China
- Prior art keywords
- state
- devices
- quiescent
- quiescent state
- preference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
Abstract
数据处理装置(2)拥有具有正常状态和静止状态的多个设备(4),在该静止状态中设备准备好被置于节电状态。每个设备(4)提供指示在正常状态或静止状态中操作的偏好的至少一个偏好指示。控制器(12)根据从每个设备(4)接收到的偏好指示,来控制用于将每个设备(4)在正常状态与静止状态之间进行转换的共同状态转换过程。
Description
技术领域
本技术涉及数据处理领域。更具体地,涉及控制设备在正常状态中操作还是在静止状态中操作。
发明内容
数据处理装置可以支持一些设备被切换到节电状态以降低功耗。
至少一些示例提供一种数据处理装置,包括:多个设备;以及控制器,被配置为控制多个设备在正常状态与静止状态之间的转换,在静止状态中设备准备好被置于节电状态;其中每个设备被配置为提供指示在正常状态或静止状态中操作的偏好的至少一个偏好指示;并且控制器被配置为根据从多个设备中的每个设备接收到的至少一个偏好指示,来控制用于将所述多个设备中的每个设备在正常状态与静止状态之间进行转换的共同状态转换过程。
至少一些示例提供一种控制器,包括:控制电路,被配置为控制多个设备在正常状态与静止状态之间的转换,在静止状态中设备准备好被置于节电状态;以及接口,被配置为从多个设备中的每个设备接收指示在正常状态或静止状态中操作的偏好的至少一个偏好指示;其中控制电路被配置为根据从多个设备中的每个设备接收到的至少一个偏好指示,来控制用于将所述多个设备中的每个设备在正常状态与静止状态之间进行转换的共同状态转换过程。
至少一些示例提供一种数据处理装置,包括:用于在正常状态或静止状态中操作的多个设备装置,在静止状态中设备装置准备好被置于节电状态;以及用于控制多个设备装置在正常状态与静止状态之间的转换的控制装置;其中每个设备装置被配置为向控制装置提供指示在正常状态或静止状态中操作的偏好的至少一个偏好指示;并且控制装置被配置为根据从多个设备装置中的每个设备装置接收到的至少一个偏好指示,来控制用于将所述多个设备装置中的每个设备装置在正常状态与静止状态之间进行转换的共同状态转换过程。
至少一些示例提供一种控制器,包括:用于控制多个设备在正常状态与静止状态之间的转换的装置,在静止状态中设备准备好被置于节电状态;以及用于从多个设备中的每个设备接收指示在正常状态或静止状态中操作的偏好的至少一个偏好指示的装置;其中用于控制的装置被配置为根据从多个设备中的每个设备接收到的至少一个偏好指示,来控制用于将所述多个设备中的每个设备在正常状态与静止状态之间进行转换的共同状态转换过程。
至少一些示例提供一种用于控制具有正常状态和静止状态的多个设备的方法,在静止状态中设备准备好被置于节电状态;方法包括:从多个设备中的每个设备接收指示在正常状态或静止状态中操作的偏好的至少一个偏好指示;以及根据从多个设备中的每个设备接收到的至少一个偏好指示,来控制用于将所述多个设备中的每个设备在正常状态与静止状态之间进行转换的共同状态转换过程。
附图说明
结合附图阅读以下实施例的描述,本技术的其它方面、特征和优点将变得显而易见,其中:
图1示意性地示出了包括多个设备和用于控制设备在正常状态和静止状态之间的转换的至少一个控制器的数据处理装置的示例;
图2示出了在设备与控制器之间交换的用于控制正常状态与静止状态之间的转换的信号的示例;
图3示出了接受进入静止状态的请求的设备的示例;
图4示出了拒绝进入静止状态的请求的设备的示例;
图5和图6示出了重置设备的示例;
图7是概述设备与控制器之间的静止控制信道的状态的表格;
图8是示出图7所示的状态之间的转换的示例状态图。
图9和图10示出了基于由设备提供的活动信号来管理静止状态进入或退出的示例;
图11是示出用于将一组设备在正常状态与静止状态之间进行转换的共同状态转换过程的示例的状态图。
图12是示出控制共同状态转换过程的示例的流程图;
图13和14示出了用于控制用于将每个设备在正常状态与静止状态之间进行转换的顺序状态转换过程的定序器的示例;
图15是示出控制顺序静止状态进入的示例的流程图;
图16是示出顺序静止状态进入的示例的信号图;
图17是示出当设备中的一个设备拒绝静止状态进入请求时中止顺序静止状态进入的示例的信号图;
图18是示出顺序静止状态退出过程的示例的流程图;
图19是示出顺序静止状态退出的示例的信号图;以及
图20示意性地示出了转换排序电路的示例。
具体实施方式
现在将描述本技术的一些示例。
数据处理装置可以具有多个设备,其可以各自具有正常状态和静止状态的。静止状态可以是其中设备准备好被置于节电状态(例如,其中移除设备的电源或时钟供应的状态)的状态。在一些***中,每个设备可以向控制器发出至少一个偏好指示,以提供在正常状态或静止状态中工作的偏好的一些指示。与仅考虑整个设备是否空闲的方法相比较(这些方法将倾向于导致更保守地采用静止状态),通过考虑每个设备的偏好指示,在特定组的组件空闲时(即使在相对较短的时间段期间),也可以允许更频繁地使用节电状态。
然而,通常在其中控制器从多个设备接收各个偏好指示的***中,控制器将完全独立于其他设备单独地针对每个设备来控制在正常状态与静止状态之间的转换。例如,控制器可以针对每个设备发出进入或退出正常状态或静止状态的单独的请求。然而,发明人意识到,针对一些设备组,独立于组中的其他设备将各个设备转换到静止状态可能具有很少的功率优势。例如,一组设备可以共享共同时钟供应或电源,因此即使这些设备中的一个设备进入静止状态并且准备好被置于节电状态,如果其他设备仍然处于正常状态,则电源或时钟供应仍然被提供给其他设备,由此几乎没有节电效益。此外,已经进入静止状态的设备可能无法快速响应处理操作或任务的请求,因为它可能首先需要返回到正常状态。因此,在将各个设备转换为静止状态并恢复正常状态时,也可能存在性能开销,这在几乎没有相应的节电效益时可能不合理。
数据处理装置可以被提供有控制器,用于根据从多个设备中的每个设备接收到的至少一个偏好指示,来控制用于将多个设备中的每个设备在正常状态与静止状态之间进行转换的共同状态转换过程。因此,通过根据每个设备的偏好指示针对多个设备在共同过程中控制进入静止状态和/或退出静止状态,可以提高性能,因为在唤醒各个设备时可以有更少的延迟,并且当一个组件空闲而另一个设备仍然活动时设备在正常状态与静止状态之间的抖动较少。
因此,特定设备是处于正常状态还是处于静止状态可以不仅根据从该设备接收到的偏好指示,而且还根据从多个设备(针对该多个设备,状态转换由控制器共同管理)内的其他设备中的每个设备接收到的至少一个偏好指示。
在一个示例中,控制器可以在来自多个设备中的每个设备的至少一个偏好指示指示在静止状态中操作的偏好时,触发用于将多个设备中的每个设备从正常状态转换到静止状态的静止状态进入过程。因此,如果由控制器控制的域内仅有一些设备指示静止状态的偏好并且还有其他设备仍然偏好在正常状态中操作,则静止状态进入过程可以不被触发并且设备可以都保持在正常状态中,使得每个设备在再次需要执行操作时可以更快地做出响应。当所有设备指示静止状态的偏好时,控制器可以开始将设备移动到静止状态。
如果在静止状态进入过程期间一个或多个设备改变其偏好指示以指示正常状态的偏好(例如,设备可能已经接收到执行任务的请求),则静止状态进入过程可以被暂停,因为同样只剩下一些设备处于静止状态中可能没有节电优势。在暂停静止状态进入过程时,控制器可以将已经转换到静止状态的任何设备返回到正常状态,使得如果该设备稍后必须执行任务,则响应中的延迟会降低。
一旦设备都处于静止状态,如果任何一个或多个设备指示在正常状态中操作的偏好,则可以触发静止状态退出过程并且这可以将每个设备转换回正常状态。
因此,总而言之,针对多个设备可以共同地控制在正常状态与静止状态之间的转换,使得除了在设备状态可能在一段时间内不同的静止状态进入过程或静止状态退出过程期间之外,每个设备可以一般地处于正常状态和静止状态中的一个相同状态。
至少一个偏好指示可以采取各种形式。在一些示例中,偏好指示可以仅仅是来自设备的提示,即设备(或与设备相关联的另一设备)可以具有或可以不具有要执行的操作。例如,偏好指示可以包括指示是否存在要执行的活动(例如,要执行的指令,要处理的进入请求等)的活动信号。如果存在要执行的活动,则这可以指示在正常状态中操作的偏好,如果没有要执行的活动,则这可以指示在静止状态中操作的偏好。在一些***中,如果任何设备发出指示存在要执行的活动的活动信号,则可以防止控制器触发或完成静止状态进入。在其他***中,控制器有时可以推翻特定设备的活动指示,并且坚持静止状态进入而不管指示要执行的活动。然而,通常控制器可以遵循由活动信号提供的提示。
在其他示例中,偏好指示可以是明确拒绝进入静止状态的请求。因此,如果控制器请求设备转换到静止状态,则设备可以发出指示该请求被拒绝的至少一个拒绝信号。在某些情况下,拒绝信号可以是接受信号,该接受信号在不被断言时指示拒绝请求。其他***可以分别提供两个单独的接受信号和拒绝信号来发信号通知接受请求和拒绝请求。不管这些信号的具体形式如何,设备可以提供是否已经接受或拒绝进入静止状态的请求的某种指示,并且控制器可以使用该指示来确定设备在正常状态中操作或在静止状态中操作的偏好。
总之,一般来说,偏好指示可以是由设备设置的任何信号或其他信息片段,以提供关于设备是偏好在正常状态中操作还是在静止状态中操作的至少部分提示。在一些情况下,偏好指示可以是在设备与控制器之间传输的硬件信号。在其他示例中,设备可以在控制寄存器中设置代表偏好指示的值,控制器可以读取该值以确定设备的偏好。
装置可以包括具有不同形式的偏好指示的不同设备。例如,第一类型的设备可以提供指示设备是否具有要执行的操作的活动信号,而第二类型的设备可以提供活动信号和拒绝信号两者,拒绝信号指示是否拒绝进入静止状态的请求。控制器可以与这些类型的设备中的任何一种兼容。例如,在转换到静止状态时,在来自每个设备(包括第一类型的设备和第二类型的设备)的至少一个活动信号指示没有设备具有要执行的活动时,控制器可以触发静止状态进入过程。在任何第一类型的设备发出活动信号以指示该设备具有要执行的活动时,或者在任何第二类型的设备发出拒绝信号以指示拒绝进入静止状态的请求时,控制器可以暂停静止状态进入过程。可选地,在任何第二类型的设备发出活动信号以指示该设备具有要执行的活动时,控制器也可以暂停静止状态进入过程。在退出静止状态时,在任何(第一类型或第二类型的)一个或多个设备发出指示设备具有要执行的操作的活动信号时,控制器可以触发静止状态退出过程。以这种方式,控制器可以控制针对第一类型和第二类型的每个设备的共同状态转换过程。
当所有设备都处于静止状态时,控制器可以将设备切换到节电状态。例如,控制器可以将设备与共享电源或共享时钟供应隔离,例如,使用电源门控或时钟门控技术。
静止状态例如可以是其中设备可以安全切换到节电状态的任何状态。静止状态的确切细节可以取决于设备的类型。一些设备在切换到静止状态之前可能需要完成至少一些未完成的处理操作。其他设备可能需要执行用于切换到静止状态的一些准备动作,例如,将脏数据写回存储器以维持数据一致性,或者向另一设备发信号通知设备可能被关闭。因此,不同的设备可以具有用于在正常状态与静止状态之间切换的不同协议。通过共同地控制多个设备进入静止状态和退出静止状态,例如可以避免与这些准备动作相关联的开销,除非在组中的所有设备都可以被静止时能够实现节电效益。
正常状态可以包括除了静止状态(其中设备准备好被置于节电状态)或节电状态(其中设备的功耗降低)之外的设备的任何状态。在一些情况下,正常状态本身可以包括设备的多个不同状态。
并非装置的所有设备都需要使其到静止状态的转换由控制器共同地控制。在一些情况下,可以存在至少一个另外的设备,针对该至少一个另外的设备,正常状态与静止状态之间的转换独立于多个设备被控制。例如,在一些情况下,其中转换被共同地控制的一组设备可以是共享共同电源或时钟供应的多个设备,而其中电源或时钟供应可以被独立地控制的其他设备可以单独地转换到静止状态。在一些情况下,在数据处理装置内可以存在多个控制域,并且相同域内的设备可以使其进入和退出静止状态的转换被共同地管理,而另一域中的设备具有用于转换状态的单独的共同过程。
图1示意性地示出了包括多个设备4(在该示例中示出了七个设备D0至D6)的数据处理装置2的示例。设备可以例如包括处理器、中央处理单元(CPU)、图形处理单元(GPU)、协处理器或用于响应于指令执行处理活动的任何其他单元、***控制器、输入/输出接口、直接存储器访问(DMA)控制器、或***内的其他控制单元、存储设备(例如,缓存或存储器)、用于在两个或多个其他设备之间进行通信的设备(例如,互连或桥接单元)、或数据处理装置的任何其他组件。在一些情况下,设备4中的一些设备可以对应于装置内的共同单元的不同部分。
如图1所示,设备2可以包括多个域6,其中每个域包括一个或多个设备4。相同域6内的设备共享共同电源8和共同时钟供应10。尽管图1将每个域的电源8和时钟供应10示出为单独的块,但是应当理解,在实践中,不同域的电源或时钟供应可以从共同电源或共同时钟信号源导出,并且具有允许针对每个域单独打开或关闭电源或时钟供应的电源门控或时钟门控。当设备的电源和/或时钟供应被关闭或门控时,设备处于节电状态。
每个域6还包括用于控制相应域中的设备4是处于正常状态还是处于静止状态的控制器12。在正常状态中,设备未准备好进入节电状态。在静止状态中,设备准备好被置于节电状态,使得可以安全地去除时钟供应或电源。每个控制器12包括用于控制相应设备的状态转换的控制电路13和用于与设备进行通信的接口14。在一些情况下,控制电路13还可以用作电源控制器,用于控制该域的共享电源8或时钟供应10是活跃的还是断电的。针对每个域,控制器12管理用于将该域中的设备4在正常状态与静止状态之间进行转换的共同状态转换过程。这将在下面更详细地讨论。虽然图1示出了每个域6具有单独的控制器12,但在其他示例中,单个控制单元可以控制不止一个的域。
每个设备具有用于与相应的控制器12进行通信的相应的通信信道15(其可以被称为静态控制信道或“Q信道”)。每个设备4可以通过其Q信道15发送至少一个偏好指示,以发信号通知在正常状态或静止状态中操作的偏好。控制器12可以通过Q信道15发送请求设备进入或退出静止状态的信号,并且设备4可以用指示该请求是被接受还是被拒绝的响应信号进行响应。因此,控制器12使用各自Q信道上的信号来控制相应的设备是处于正常状态还是处于静止状态。一旦相同域中的所有设备都处于静止状态,控制器12然后可以控制共享电源8或时钟供应10被切断或门控,从而从该域6内的设备4移除电力供应。
现在将更详细地描述在每个设备的Q信道15上交换的信号。一些域(如图1所示的域2)可以仅包括单个设备D5,并且针对这些域,控制器12可以独立于任何其他设备的转换来控制该设备在静止状态与正常状态之间的转换。
图2示出了在设备4和控制器12之间在Q信道15上传输的信号。活动信号20(被称为QACTIVE)可以在任何状态下由设备4驱动为HIGH,以指示该设备具有要执行的操作。在QACTIVE被设备4驱动为LOW时,这是提示(而不是保证)设备可能接受静止请求。来自设备的QACTIVE信号可以由多个源信号组成。为了提供唤醒功能,可以包括设备输入信号。最终的QACTIVE信号直接由寄存器或其寄存器的输出使用逻辑OR进行组合的多个寄存器驱动。当设备的其余部分处于节电状态时,一些设备可以具有保持供电或计时的一些电路,用于在设备需要再次操作时(例如,在从另一设备接收到活动请求时)断言QACTIVE信号。针对其他设备,如果设备4自身无法断言QACTIVE HIGH,则在没有根据接口管理的资源的情况下(例如,在设备4处于节电状态时,其本身可能无法断言QACTIVE),可以提供一种***相关方法以便于在设备外部进行唤醒。例如,这可以是来自在控制器12处与设备QACTIVE组合的另一设备的QACTIVE信号20。
握手机制被提供以管理设备静止并且保证安全的状态转换。握手信号包括:
·由控制器12驱动的静止请求信号22(QREQn)。
·确认信号对,包括接收信号24(QACCEPTn)和拒绝信号26(QDENY),其由设备4驱动回控制器12以指示接受或拒绝请求。确认信号被组织成使得每个握手转换只有其中之一变化。这允许接口15跨异步边界安全地实现。QACCEPTn 24用于接受请求。QDENY 26用于拒绝请求。
来自设备4的QACCEPTn 24和QDENY 26信号和来自控制器12的QREQn信号22由寄存器驱动。拒绝机制意味着设备可以维持操作状态,同时具有可以及时完成静止请求的握手的机制。握手信号的极性被组织以提供静止状态,其中接口15上的所有信号都为LOW。这有助于简单的默认隔离规则。
握手信号状态独立于QACTIVE 20的状态。因此,QACTIVE 20上的转换不受QREQn22或QACCEPTn和QDENY输出对24和26上的值的限制。控制器12可以根据握手接口状态保证时钟供应或电源可用性。信号20、22、24和26中的每个信号是异步的。
图3示出了接受的静止请求的握手顺序。它包括根据接口语义管理的可选控制器提供的时钟的活动。图3省略了QACTIVE 20,因为尽管QACTIVE 20可以作为控制器改变握手状态的刺激,但是它与握手无关。所有的握手状态改变都可以由控制器12单独启动。图3所示的转换是:
·在T1处,QREQn 22和QACCEPTn 24都为HIGH。该状态被称为Q_RUN,并且设备4可操作。QDENY 26在Q_RUN中为LOW。
·在T2处,控制器12将QREQn 22驱动为LOW,请求进入静止状态。该状态被称为Q_REQUEST。设备4维持操作。
·在T3处,设备4通过驱动QACCEPTn 24为LOW来响应静止请求。QDENY 26保持LOW。该状态被称为Q_STOPPED。设备不可操作。这是控制器12不保证使用Q信道接口管理的任何时钟供应10或电源8的可用性的唯一状态。因此,如图3所示,在T3与T4之间,到设备4的时钟信号CLK可能被停止。
·在T4处,控制器驱动QREQn 22为HIGH以请求退出静止状态。确认信号24和26都保持LOW。该状态被称为Q EXIT。由接口管理的任何时钟供应或电源在实现相关的延迟之后得到保证。
·在T5处,设备用QACCEPTn 24 HIGH来响应控制器,并且QDENY 26保持LOW。接口返回到状态Q_RUN,如T1。
图4示出了拒绝的静止请求的握手顺序。它包括根据接口语义管理的可选控制器提供的时钟的活动。
·从T1到T2的序列与图3所示的相同。
·在T3处,设备驱动QDENY 26为HIGH,而QACCEPTn 24保持HIGH。该状态被称为Q_DENIED。设备4保持操作,并且控制器保证由接口管理的任何时钟供应或电源。因此,在T3之后,时钟CLK继续被提供。
·在T4处,控制器12驱动QREQn 22为HIGH。这个状态被称为Q_CONTINUE,并且是响应于T3处的静默请求拒绝。设备保持操作。
·在T5处,设备驱动QDENY 26为LOW。接口返回到状态Q_RUN,如如T1。
因此,通过使用拒绝信号26,设备4可以拒绝进入静止状态的请求并且可以保持在正常状态中。
图5和图6示出了用于设备重置的过程的示例,其可以用于将设备重置到已知状态。重置可以由重置信号28触发,该重置信号28可以由控制器12发送。在重置断言时,设备可以驱动QACCEPTn 24和QDENY 26为LOW。QACTIVE 20可以重置为LOW或HIGH。如果设备根据重置需要在退出时执行启动操作,则可以将QACTIVE 20重置为HIGH,否则QACTIVE 20可以重置为LOW。如果满足任何时钟供应或电源保证,控制器可以根据以下重置释放设备:QREQnLOW,接口处于Q_STOPPED状态,或QREQn HIGH,接口处于Q EXIT状态。当接口处于Q STOPPED状态时,控制器只能断言设备重置。这与将所有信号LOW隔离在功率边界处的建议相一致。
图5示出了到具有QREQn LOW的Q STOPPED状态的重置退出序列。在重置去断言后的某个时间,接口进行到Q_RUN,可能是响应于QACTIVE断言。其然后在重新进入静止QSTOPPED状态(在此之后重置被断言)之前将保持活跃一段时间。
图6示出了到具有QREQn HIGH的Q EXIT状态的重置退出序列。一旦重置被释放,接口响应QREQn HIGH信号并且进入Q_RUN。其然后在重新进入静止Q STOPPED状态(在此之后重置被断言)之前将保持活跃一段时间。
图7中的表格概述了接口状态和设备可用性。如果设备没有实现拒绝机制,则QDENY被绑定为LOW或不存在,并且前四个状态表示完整集合。图8是示出根据信号状态和接口状态的可能的握手序列的状态图。
握手信令规则是:
·在QACCEPTn为HIGH并且QDENY为LOW时,QREQn只能从HIGH转换为LOW。
·在以下情形时,QREQn只能从LOW转换到HIGH:
oQACCEPTn和QDENY都是LOW。
oQACCEPTn和QDENY都是HIGH。
·在QREQn为LOW且QDENY为LOW时,QACCEPTn只能从HIGH转换为LOW。
·在QREQn为HIGH且QDENY为LOW时,QACCEPTn只能从LOW转换到HIGH。
·在QREQn为HIGH且QACCEPTn为HIGH时,QDENY只能从HIGH转为LOW。
·在QREQn为LOW且QACCEPTn为HIGH时,QDENY只能从LOW转换到HIGH。
控制器12可以对QREQn的管理作出任何策略决定,而不管QACTIVE上的任何活动。然而,下面描述了提供有用解决方案的一些可能的Q-Channel策略。
断言QACTIVE为HIGH可以被用作控制器退出Q_STOPPED状态的刺激。控制器12通过驱动QREQn为HIGH、退出静止状态来进行响应。
检测QACTIVE为LOW可以由Q_RUN状态中的控制器使用作为启动静止请求的标准。然而,当处于Q_RUN状态时,控制器可以随时将QREQn的状态从HIGH改变为LOW。一旦QREQn被驱动为LOW,控制器就不必考虑QACTIVE的状态,因为QREQn不能被驱动为HIGH直到设备用接受响应或拒绝响应完成握手。
图9示出了由QACTIVE上的设备转换引起的控制器策略。在接口处于Q_STOPPED状态时,QACTIVE上的HIGH电平刺激退出静止状态。在接口处于Q_RUN状态时,QACTIVE上的LOW电平使控制器发出静止请求。
图10示出了其中由设备4引起的退出静止并且由控制器12发起的进入静止的控制器策略。这可能是设备在变为静止之前完成其当前动作并且不接受更多动作的请求。
某些类型的设备可能无法实现如图2所示的Q信道的所有信号。以下部分描述了设备可以支持的允许信号子集:
未使用的接口
如果设备正在操作,则未使用的接口将QREQn输入绑定“HIGH”。***负责通过接口控制以外的方式管理设备的可用性。
省略QDENY
没有要求拒绝静止请求的设备可以忽略QDENY,其中隐式绑定LOW。该子集还提供与没有要求拒绝静止请求的设备的向后兼容性。
省略QACTIVE
在某些应用中,启动或退出设备静止可以不需要来自设备的任何信息。在这种情况下,设备可以省略QACTIVE。控制器必须将QACTIVE绑定为LOW。
仅有QACTIVE的接口
设备可以呈现最小接口,仅包括QACTIVE以指示执行操作的要求,而没有任何相关联的握手。通常,该最小接口可以被用来提供初始唤醒指示。然而,它并没有提供任何方法来保证任何时钟供应或电源的可用性。单独由QACTIVE提供的指示可以与硬件、软件或硬件和软件两者的其他布置相结合以提供工作解决方案。一种布置可以是允许通过仅有QACTIVE的接口附接到控制器的设备唤醒第二设备,该第二设备本身具有到相同控制器的Q信道接口,其被用来保证时钟或电源可用性。
因此,在包括单个设备4的域中,控制器12可以控制该设备进入和退出静止状态,如上所述。
当域6中存在多个设备4时,每个设备可以根据其内部活动独立地接受或拒绝请求。然而如上所述,拒绝功能是可选的,并且不是所有的组件都支持它。在组件不支持拒绝信号的情况下,如果设备具有内部活动,则它将延迟接受请求直到其处于正确的空闲状态。
针对控制包括多个设备4以及共享时钟供应或电源的域6的控制器组件12,一种方法可以是使用上面定义的规则独立地处理每个信道15,并且仅组合域的时钟供应或电源的启用/禁用。然而,域中单独的组件进入静止状态没有节电优势,因为在另一组件仍然处于正常状态时仍然需要提供共同时钟供应或电源。因此,最好在域中的所有组件都表示它们空闲时同时控制所有通道。这对于处理各个Q信道是优选的,因为它只在***中的所有组件都处于空闲状态时才做出静止请求,由此消除了单独的组件的唤醒延迟和在组件空闲但需要唤醒时接口的抖动,因为其他组件仍然是活跃的。
因此,包括多个设备的域中的控制器可以如下管理共同状态转换过程:
·来自域内每个设备4的(一个或多个)QACTIVE 20被组合,使得仅在所有组件空闲时(即,所有(一个或多个)QACTIVE都为LOW)才做出静止进入请求。此外,在做出静止请求之前,滞后可以被单独添加每个QACTIVE,或添加到组合的(一个或多个)QACTIVE。例如,在发出静止进入请求之前,控制器12可以在所有(一个或多个)QACTIVE变为LOW之后等待预定延迟,以减少状态之间的抖动。
·在控制器12向组件4做出静止请求时,即,其中一些Q信道可能具有未完成的请求而一些可能已经接受,来自不具有拒绝功能的任何组件的QACTIVE HIGH发起域内所有Q信道移动返回到运行(正常)状态。这允许在可能已经静止的设备上完成任何相关操作。
·在任何组件使用QDENY 26发出拒绝响应时,这也会在域内所有Q信道上发起静止退出。控制器因此以正确的协议方式将所有Q信道移动返回到运行状态。此时可以做出另一静止请求。
·没有拒绝功能的任何组件(其处于静止请求状态但是仍然是活跃的,因此它将不会接受请求)保持这样直到它可以接受请求。如上所述,这将维持Q信道协议。
图11示出了表示可以由具有多个设备4的域中的控制器12管理的静止状态与正常状态之间的共同状态转换过程的状态图。图11所示的状态基本上对应于图8的状态,但是与图8不同,在图11中,状态转换基于由域6内的每个设备4发出的偏好指示(QACCEPT或QACTIVE/QDENY)。
在q_run状态30中,所有设备都可操作,并且QREQn为HIGH。在来自当前域中的设备4的所有QACTIVE信号20都为LOW时,控制器12断言QREQn 22为LOW,并且设备转换到其中设备仍然可操作但被要求变为静止的q_req状态32。这发起用于将每个设备转换到静止状态的共同状态转换过程。如果任何设备4通过断言QDENY 26为HIGH拒绝请求,或任何QACTIVE信号20变为HIGH,则所有设备4转换到其中设备保持操作并且静止请求被拒绝的q_continue状态34。QREQn 22被置为HIGH以要求已经接受请求的任何设备恢复到正常状态,并且然后每个设备通过使QACCEPTn 24为HIGH并且QDENY 26为LOW来返回到正常状态,使得域返回到q_run状态30。
另一方面,如果在Q_req状态32之后,所有设备接受请求(即,所有QACCEPTn信号24为LOW并且所有QACTIVE信号20为LOW),则设备转换到其中设备都处于静止状态的q_stopped状态36。这是图11中其中可以通过将设备与共享电源8或时钟供应10隔离来将设备安全地置于节电状态的唯一状态36。如果任何设备4断言QACTIVE 20为HIGH以指示它们具有要执行的活动,则恢复时钟供应或电源,并且控制器12使QREQn为HIGH以请求退出静止状态。设备移动到q_exit状态38。一旦每个设备4使QACCEPTn为HIGH以确认它已经回到正常状态,则状态机返回到q_run状态30。
因此,如图11所示,基于各个Q信道15信号,可以根据针对多个设备的共同过程基于由每个设备发送的单独的Q信道15信号来管理静止状态(q_stopped状态36)与正常状态(任何其他状态)之间的转换。虽然图11示出了针对域内的所有设备的共同状态转换过程,但是在状态之间转换时并非所有设备4都可以同时改变状态。如下所述,在一些情况下,可以顺序地控制状态之间的转换,使得一个设备在另一设备之前转换。
图11所示的方法可扩展到任何数量的设备。
图12是示出了针对给定域内的每个设备共同地控制状态转换的示例的流程图。在步骤50处,所有设备都处于正常状态。在步骤52,控制器12确定域6中的每个设备是否已经发出指示静止状态的偏好的偏好指示。偏好指示可以是例如QACTIVE信号或QACCEPT或QDENY信号。如果任何设备4没有指示静止状态的偏好,则设备保持在正常状态50中。一旦域中的所有设备指示静止状态的偏好,则在步骤54处,触发静止状态进入过程。在已经接收到的偏好指示是接受信号QACCEPT时,这可以对应于断言静止状态进入请求,或者可以对应于实际完成静止状态进入。在步骤56处,控制器12确定在静止状态进入过程已经完成之前来自任何设备的偏好指示是否指示正常状态的偏好。如果指示正常状态的偏好,则在步骤58处暂停静止状态进入过程,并且在步骤59处,已经切换到静止状态的任何静止设备被转换回正常状态。例如,这可能对应于使QREQn信号为HIGH以指示不再要求设备进入静止状态。一旦所有设备回到正常状态,方法就返回步骤50。
另一方面,如果在步骤56没有接收到与正常状态相对应的偏好指示,则在步骤60处确定所有设备是否处于静止状态。如果不是,则方法返回到步骤56并继续循环步骤56和60,直到所有设备静止或者在步骤58处过程已经被暂停。
一旦所有设备处于静止状态,在步骤61处,通过门控到这些设备的电源8或时钟供应10,所有设备都切换到节电状态。在步骤62处,控制器12继续监视来自每个设备4的指示,以确定任何设备是否指示正常状态的偏好。例如,这可以是监视来自每个设备的QACTIVE信号。如果没有接收到这样的指示,则设备保持在节电状态。然而,如果设备4指示正常状态的偏好,则方法移动到步骤64,其中电源或时钟供应被恢复并且设备退出节电状态。在步骤66处,控制器12触发域内每个设备的静止状态退出过程(例如,通过断言每个设备的QREQn信号为HIGH)。一旦所有设备已经确认退出静止状态(例如,通过使QACCEPTn信号为HIGH),则设备返回到正常状态,并且方法返回到步骤50。
上面的示例描述了用于将多个设备在正常状态与静止状态之间进行转换的共同过程。在支持基于Q信道的电源与时钟门控的组件之间存在依赖关系的情况下,可能需要进入和退出静止状态的顺序,以避免可能的死锁或丢失信息。
其中这可能是有用的场景的一个示例是,在通过一个或多个网桥与电源或时钟域外的其他组件进行通信的组件或一组组件的静止控制中。在断电或时钟门控之前,域内的(一个或多个)组件和网桥需要进入静止状态。然而,在Q信道静止进入请求和接受之间可能需要与域外的组件进行一些通信。例如,图13示出了通过网桥进行通信的两个不同电源域中的两个组件4的示例。在网桥在组件A之前进入静止状态时,组件A可能发出断开连接请求并且可能无限期地等待断开连接确认,这可能产生死锁。
为了解决这个问题,如图13所示,转换定序器70可以在控制器12与设备4之间被提供。控制Q信道QC在控制器12与定序器70之间被提供,并且设备Q信道QA和QB分别在定序器与组件A和网桥之间被提供。Q信道QC、QA和QB中的每一个可以包括图2所示的信号。
定序器70可以根据预定顺序来控制设备4的静止状态进入,该预定顺序可以是硬连线的,或者由定序器70内的可编程数据定义。例如,在当前示例中,顺序可以是这样,使得组件A在网桥之前被转换到静止状态。因此,静止状态进入过程可以如下进行:
1.控制器12向定序器70发送静止请求。
2.定序器70使用Q信道A向组件A发送静止请求。
3.组件A通过网桥向组件B发送断开连接请求。
4.组件B通过网桥将断开连接确认发送回组件A。
5.组件A接受静止请求。
6.定序器70使用Q信道B向网桥发送静止请求。
7.网桥接受静止请求。
8.定序器70接受来自控制器12的静止请求。
在没有定序器70的情况下,静止请求可以同时在Q信道A和B上同时发送,这可能使得在组件A和B组件完成其通信之前,网桥进入静止状态并且停止任何待处理的事务。这可能产生活锁或死锁的情况。这可以通过提供用于控制顺序静止状态进入的定序器70来避免。
类似地,在退出静止状态时,定序器70可以以相反的顺序来处理网桥和组件A的转换,使得在组件A脱离静止状态时网桥将是活跃的,这样如果需要网桥可用于向组件B发送信号。
图14中示出了其中定序器70可以是有用的另一示例场景。针对使用不能反向施压(即,事务不能被停止直到接收域准备好)的协议进行通信的一组组件4可能存在动态时钟控制。如果消息的发送器和接收器同时退出静止状态,则不能保证接收器在发送器之前处于完全就绪状态。这在消息被发送但被接收器忽略时可能产生消息丢失,因为接收器不处于完全就绪状态(并且没有反向施压机制)。通过使用定序器70,接收器可以保证在发送器之前处于操作状态。
虽然图13和14示出了定序器控制两个Q信道的示例,但更一般地,这可以扩展到任何数量的Q信道。例如,如图20所示,定序器70可以具有针对单个控制Q信道(CTRLQ)QC的控制接口72、和包括针对可配置数量的组件Q信道(DEVQ)Q0、Q1、...、QN-1的接口76的设备接口部分74。CTRLQ接口72连接到控制器12,而DEVQ接口76连接到需要排序的组件4。定序器70具有控制电路78,其控制下面讨论的操作。在一些情况下,定序器70可以将来自每个组件Q信道接口76的QACTIVE指示与逻辑OR运算组合,并且输出结果作为控制Q信道接口72上的QACTIVE信号20,使得控制器12在任何单独的组件已经断言它们的QACTIVE信号20时接收为HIGH的指示。
图13和图14中的示例示出了定序器70与控制器12分开设置。这具有的优点是,控制器可以基本上以与控制器控制单个设备(例如,在图1的域2中)相同的方式管理单个Q信道QC。以这种方式,控制器不需要考虑存在多少设备,因为这可以由定序器70单独管理。因此,在一些实施例中,定序器70可以被认为是管理上面关于图11和12讨论的共同状态转换过程的控制器。
然而,在其他示例中,单个组合的控制单元可以包括控制器12和定序器70,使得它执行域中的设备何时进入/退出静止状态的整体控制以及设备在状态之间转换的顺序的控制。
图15是示出顺序静止状态进入过程的示例的流程图。在步骤100处,定序器从控制器接收静止状态进入的请求。由定序器70控制的设备与某个序列相关联,使得每个设备具有从设备0到设备N-1的序列中的位置,其中N是设备的数量。被认为是设备0、设备1等的设备可以在装置2的制造期间被设置,或者可以被编程。
在步骤102处,静止状态进入过程从i=N-1开始,并且在步骤104处,定序器70向设备i发送静止状态进入请求。在步骤106处,定序器70确定设备i是否接受或拒绝请求(例如,基于该设备的Q信道的QACCEPTn信号)。如果请求被接受,则在步骤108处确定是否i=0(即,序列中的所有设备现在都已经接受了请求),如果是,则在步骤110处,定序器向控制器发送响应,指示已经接受了静止状态进入的请求(例如,定序器可以使控制Q信道QC上的QACCEPTn为LOW)。如果i>0,即,并不是所有的设备都已经接受进入静止状态的请求,则在步骤110处,i被递减,并且方法返回到步骤104,其中另一静止状态进入请求被发送到序列中的下一设备。
如果在步骤106处确定设备已经拒绝请求,则暂停静止状态进入过程。在步骤114处,确定是否i=N-1,即,拒绝请求的设备是请求被发送到第一设备。如果是,则在步骤116处,向控制器发送响应,拒绝静止状态进入的请求(例如,定序器可以使控制Q信道QC上的QDENY信号为HIGH)。如果i<N-1,则这意味着至少有一个设备已经接受了静止状态进入请求,因此执行一些步骤以使该设备恢复到正常状态。在步骤118处,i被递增,并且在步骤120处,静止状态退出请求被发送到设备i(例如,通过使该设备的Q信道的QREQn信号为HIGH)。在步骤122处,从该设备接收响应(例如,设备使QACCEPTn信号为HIGH)。该设备现在恢复到正常状态。如果在另一设备拒绝请求时存在多于一个设备已经转换到静止状态的设备,则方法返回到步骤114并且可以循环步骤114至122若干次。最终,所有设备都回到正常状态,并且在步骤116处,向控制器提供响应以指示静止状态进入的请求已经被拒绝。
图16是示出由定序器70控制的顺序静止状态输入过程的示例的信号图。图16针对其中存在要由定序器控制的三个组件4的示例,示出了控制Q信道QC和组件Q信道Q0、Q1、Q2上的QREQn、QACCEPTn和QDENY信号22、24、26。在这个示例中,静止状态输入的预定顺序是Q2、Q1、Q0。如图16所示,在t1处检测到CTRLQ接口上的静止进入请求时,定序器70使与序列中的第一组件相对应的Q信道Q2上的QREQn信号为LOW。在组件2通过使其QACCEPTn信号24为LOW来接受请求时,后续组件的Q信道Q1的QREQn信号变为LOW,并且组件1对请求的类似地接受触发对组件0的请求。一旦所有设备已经接受静止请求,在t4处定序器70使控制Q信道QC上的QACCEPTn信号24为LOW,以发信号通知来自控制器的初始请求已经被接受。所有设备现在处于静止状态。
另一方面,图17示出了类似的示例,其中一个设备拒绝静止状态进入请求。此时,定序器将先前已经接受静止请求的所有设备以及已经拒绝的组件恢复返回到Q_RUN状态,并且向控制器发出响应,拒绝控制器的来自原始请求。
因此,图17的初始部分与图16相同,其中控制器在t1处请求进入静止状态,在t2处触发对组件2的请求。组件2在t3处接受该请求,并且在t4处触发对组件1的请求。然而,在时间t5处的这个时间,组件1通过使其QDENY信号26为HIGH来拒绝该请求。作为响应,定序器70分别在时间t6、t7处使Q信道Q1和Q2上的QREQn信号为HIGH。在t8处,组件2使其QACCEPTn信号24为HIGH以确认退出静止状态的请求,并且作为响应,在t9处定序器70使控制Q信道QC上的QDENY信号26为HIGH以向控制器发信号通知请求已经被拒绝。作为响应,在t10处控制器12通过使其QREQn信号22为HIGH来清除未处理的静止请求。在t11处,响应于静止请求被清除,定序器70使QDENY信号26为LOW,使得所有信号现在返回到t0处所示的状态。
图18是示出静止状态退出过程的示例的流程图。同样,由定序器70控制的设备以预定顺序被转换,但是这次与静止状态进入相比,序列是相反的顺序,使得设备0在设备1、设备2等之前脱离静止状态。这是因为在第一设备依赖于第二设备的情况下,在退出静止状态时,优选的是在第一设备之前唤醒第二设备,而在进入静态时,优选的是在第二设备之前使第一设备静止,使得第二设备在第一设备可能需要执行进入或退出静止状态的动作时可操作。
在步骤200处,定序器70接收来自控制器的退出静止状态的请求(例如,控制器使控制Q信道上的QREQn信号为HIGH)。在步骤202处,i=0,使得设备0将首先退出静止状态。在步骤204处,定序器70向设备i发送静止状态退出请求。一旦设备已经完成了退出静止状态所需的任何动作,则其发送响应(例如,使其QACCEPTn信号24为HIGH),该响应在步骤206处被定序器接收。在步骤208处,定序器确定是否i=N-1(即,所有设备现在已经确认退出静止状态)。如果是,则在步骤210处,向控制器12发送响应以确认退出静止状态(例如,定序器70使控制Q信道的QACCEPTn信号24为HIGH)。如果并非所有设备都已经退出静止状态序列,则在步骤212处,i递增,并且方法返回到步骤204以发送针对序列中的后续设备的静止状态退出请求。
图19是示出顺序静止状态退出过程的信号图。在t1处在CTRLQ接口上检测到静止退出请求时,定序器依次在每个DEVQ接口上启动静止退出请求,在t2处从DEVQO开始并且进行到DEVQ<N-1>,其中N是DEVQ接口的数量。在连接到DEVQO Q信道的设备已经接受退出请求时,定序器移动到下一个DEVQ Q信道。一旦所有DEVQ接口都接受了静止退出请求,定序器接受CTRLQ Q信道上的请求。
在本申请中,词语“被配置为...”用于表示设备的元件具有能够执行所定义的操作的配置。在这种情况下,“配置”是指硬件或软件的互连的布置或方式。例如,装置可以具有提供所定义的操作的专用硬件,或者可以对处理器或其他处理设备进行编程以执行功能。“被配置为”并不意味着装置元件需要以任何方式进行更改以便提供所定义的操作。
虽然本文参考附图已经详细描述了本发明的说明性实施例,但是应当理解,本发明不限于那些精确的实施例,并且在不偏离由所附权利要求定义的本发明的范围和精神的情况下,本领域的技术人员可以做出各种改变和修改。
Claims (19)
1.一种数据处理装置,包括:
多个设备;以及
控制器,被配置为控制所述多个设备在正常状态与静止状态之间的转换,在所述静止状态中设备准备好被置于节电状态;
其中每个设备被配置为提供指示在所述正常状态或所述静止状态中操作的偏好的至少一个偏好指示;
所述控制器被配置为根据从所述多个设备中的每个设备接收到的所述至少一个偏好指示,来控制用于将所述多个设备中的每个设备在所述正常状态与静止状态之间进行转换的共同状态转换过程,并且
所述控制器被配置为在来自所述多个设备中的一个设备的所述至少一个偏好指示指示在所述正常状态中操作的偏好时,暂停用于将所述多个设备中的每个设备从所述正常状态转换到所述静止状态的静止状态进入过程。
2.根据权利要求1所述的数据处理装置,其中,针对每个设备,所述控制器被配置为根据从所述多个设备中的每个设备接收到的所述至少一个偏好指示,来控制该设备是处于所述正常状态还是处于所述静止状态。
3.根据权利要求1所述的数据处理装置,其中,所述控制器被配置为在来自所述多个设备中的每个设备的所述至少一个偏好指示指示在所述静止状态中操作的偏好时,触发用于将所述多个设备中的每个设备从所述正常状态转换到所述静止状态的静止状态进入过程。
4.根据权利要求1所述的数据处理装置,其中,在暂停所述静止状态进入过程之后,所述控制器被配置为将已经转换到所述静止状态的任何设备返回到所述正常状态。
5.根据权利要求1-4中任一项所述的数据处理装置,其中,所述控制器被配置为在来自所述多个设备中的一个设备的所述至少一个偏好指示指示在所述正常状态中操作的偏好时,触发用于将所述多个设备中的每个设备从所述静止状态转换到所述正常状态的静止状态退出过程。
6.根据权利要求1-4中任一项所述的数据处理装置,其中,所述至少一个偏好指示包括指示是否存在要执行的活动的至少一个活动信号。
7.根据权利要求1-4中任一项所述的数据处理装置,其中,所述至少一个偏好指示包括指示是否拒绝进入所述静止状态的请求的至少一个信号。
8.根据权利要求1-4中任一项所述的数据处理装置,其中:
针对第一类型的设备,所述至少一个偏好指示包括指示是否存在要执行的活动的至少一个活动信号;并且
针对第二类型的设备,所述至少一个偏好指示包括所述至少一个活动信号和指示是否拒绝进入所述静止状态的请求的至少一个拒绝信号。
9.根据权利要求8所述的数据处理装置,其中,所述控制器被配置为在来自所述多个设备中的每个设备的所述至少一个活动信号指示没有设备具有要执行的活动时,触发用于将所述多个设备中的每个设备从所述正常状态转换到所述静止状态的静止状态进入过程。
10.根据权利要求8所述的数据处理装置,其中,所述控制器被配置为在来自所述第一类型的设备的一个设备的所述至少一个活动信号指示设备具有要执行的活动时或在来自所述第二类型的设备的一个设备的所述至少一个拒绝信号指示拒绝进入所述静止状态的所述请求时,暂停用于将所述多个设备中的每个设备从所述正常状态转换到所述静止状态的静止状态进入过程。
11.根据权利要求8所述的数据处理装置,其中,所述控制器被配置为在来自所述多个设备中的一个设备的所述至少一个活动信号指示存在要执行的活动时,触发用于将所述多个设备中的每个设备从所述静止状态转换到所述正常状态的静止状态退出过程。
12.根据权利要求1-4中任一项所述的数据处理装置,其中,所述控制器被配置为在所述多个设备中的所有设备都处于所述静止状态时将所述多个设备切换到所述节电状态。
13.根据权利要求1-4中任一项所述的数据处理装置,包括共享电源,被配置为向所述多个设备供电;
其中在所述节电状态中,所述多个设备与所述共享电源隔离。
14.根据权利要求1-4中任一项所述的数据处理装置,包括共享时钟供应,被配置为向所述多个设备提供时钟信号;
其中在所述节电状态中,所述多个设备与所述共享时钟供应隔离。
15.根据权利要求1-4中任一项所述的数据处理装置,包括至少一个另外的设备,针对该至少一个另外的设备,所述控制器被配置为独立于所述多个设备来控制所述正常状态与所述静止状态之间的转换。
16.一种控制器,包括:
控制电路,被配置为控制多个设备在正常状态与静止状态之间的转换,在所述静止状态中设备准备好被置于节电状态;以及
接口,被配置为从所述多个设备中的每个设备接收指示在所述正常状态或所述静止状态中操作的偏好的至少一个偏好指示;
其中所述控制电路被配置为根据从所述多个设备中的每个设备接收到的所述至少一个偏好指示,来控制用于将所述多个设备中的每个设备在所述正常状态与静止状态之间进行转换的共同状态转换过程;并且
所述控制电路被配置为在来自所述多个设备中的一个设备的所述至少一个偏好指示指示在所述正常状态中操作的偏好时,暂停用于将所述多个设备中的每个设备从所述正常状态转换到所述静止状态的静止状态进入过程。
17.一种数据处理装置,包括:
用于在正常状态或静止状态中操作的多个设备装置,在所述静止状态中设备装置准备好被置于节电状态;以及
用于控制所述多个设备装置在所述正常状态与所述静止状态之间的转换的控制装置;
其中每个设备装置被配置为向所述控制装置提供指示在所述正常状态或所述静止状态中操作的偏好的至少一个偏好指示;
所述控制装置被配置为根据从所述多个设备装置中的每个设备装置接收到的所述至少一个偏好指示,来控制用于将所述多个设备装置中的每个设备装置在所述正常状态与所述静止状态之间进行转换的共同状态转换过程;并且
所述控制装置被配置为在来自所述多个设备中的一个设备的所述至少一个偏好指示指示在所述正常状态中操作的偏好时,暂停用于将所述多个设备中的每个设备从所述正常状态转换到所述静止状态的静止状态进入过程。
18.一种控制器,包括:
用于控制多个设备在正常状态与静止状态之间的转换的装置,在所述静止状态中设备准备好被置于节电状态;以及
用于从所述多个设备中的每个设备接收指示在所述正常状态或所述静止状态中操作的偏好的至少一个偏好指示的装置;
其中用于控制的装置被配置为根据从所述多个设备中的每个设备接收到的所述至少一个偏好指示,来控制用于将所述多个设备中的每个设备在所述正常状态与静止状态之间进行转换的共同状态转换过程;并且
所述用于控制的装置被配置为在来自所述多个设备中的一个设备的所述至少一个偏好指示指示在所述正常状态中操作的偏好时,暂停用于将所述多个设备中的每个设备从所述正常状态转换到所述静止状态的静止状态进入过程。
19.一种用于控制具有正常状态和静止状态的多个设备的方法,在所述静止状态中设备准备好被置于节电状态;
所述方法包括:
从所述多个设备中的每个设备接收指示在所述正常状态或所述静止状态中操作的偏好的至少一个偏好指示;以及
根据从所述多个设备中的每个设备接收到的所述至少一个偏好指示,来控制用于将所述多个设备中的每个设备在所述正常状态与静止状态之间进行转换的共同状态转换过程,
其中所述控制包括在来自所述多个设备中的一个设备的所述至少一个偏好指示指示在所述正常状态中操作的偏好时,暂停用于将所述多个设备中的每个设备从所述正常状态转换到所述静止状态的静止状态进入过程。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1507185.5 | 2015-04-28 | ||
GB1507185.5A GB2537852B (en) | 2015-04-28 | 2015-04-28 | Controlling transitions of devices between normal state and quiescent state |
PCT/GB2016/050711 WO2016174386A1 (en) | 2015-04-28 | 2016-03-16 | Controlling transitions of devices between normal state and quiescent state |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107533353A CN107533353A (zh) | 2018-01-02 |
CN107533353B true CN107533353B (zh) | 2021-04-30 |
Family
ID=53488753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680024569.9A Active CN107533353B (zh) | 2015-04-28 | 2016-03-16 | 控制设备在正常状态与静止状态之间的转换 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10788886B2 (zh) |
CN (1) | CN107533353B (zh) |
GB (1) | GB2537852B (zh) |
WO (1) | WO2016174386A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2566445B8 (en) * | 2017-09-06 | 2020-03-04 | Advanced Risc Mach Ltd | Reset isolation bridge |
US10761592B2 (en) * | 2018-02-23 | 2020-09-01 | Dell Products L.P. | Power subsystem-monitoring-based graphics processing system |
CN109388494A (zh) * | 2018-10-29 | 2019-02-26 | 济南浪潮高新科技投资发展有限公司 | 一种多核心网络控制器动态能耗调节的方法 |
US11216061B2 (en) * | 2019-07-25 | 2022-01-04 | Arm Limited | Methods and apparatus for interfacing between power domains |
US11615022B2 (en) * | 2020-07-30 | 2023-03-28 | Arm Limited | Apparatus and method for handling accesses targeting a memory |
GB2624672A (en) * | 2022-11-25 | 2024-05-29 | Advanced Risc Mach Ltd | Resource usage transition hints |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1302397A (zh) * | 1999-04-28 | 2001-07-04 | 皇家菲利浦电子有限公司 | 从设备的睡眠方式驱动 |
US6711691B1 (en) * | 1999-05-13 | 2004-03-23 | Apple Computer, Inc. | Power management for computer systems |
CN1704867A (zh) * | 2004-06-02 | 2005-12-07 | 英特尔公司 | 电源管理活动的硬件协调 |
CN103279183A (zh) * | 2012-03-19 | 2013-09-04 | 威盛电子股份有限公司 | 在运行状态下藉由减少每个时钟的指令率的省电操作 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6092209A (en) * | 1994-10-04 | 2000-07-18 | Intel Corporation | Method and apparatus for managing power consumption of peripheral devices of personal computers |
US5694617A (en) * | 1995-03-31 | 1997-12-02 | International Business Machines Corporation | System for prioritizing quiesce requests and recovering from a quiescent state in a multiprocessing system with a milli-mode operation |
US6286083B1 (en) * | 1998-07-08 | 2001-09-04 | Compaq Computer Corporation | Computer system with adaptive memory arbitration scheme |
US6691237B1 (en) * | 2000-08-08 | 2004-02-10 | Dell Products, L.P. | Active memory pool management policies |
WO2002027451A2 (en) * | 2000-09-26 | 2002-04-04 | Sun Microsystems, Inc. | Method and apparatus for reducing power consumption |
US7062668B2 (en) * | 2003-04-24 | 2006-06-13 | Dell Products L.P. | Method and system for information handling system component power management sequencing |
US7379418B2 (en) * | 2003-05-12 | 2008-05-27 | International Business Machines Corporation | Method for ensuring system serialization (quiesce) in a multi-processor environment |
US7490255B2 (en) * | 2006-06-30 | 2009-02-10 | Intel Corporation | Power efficient flow control model for USB asynchronous transfers |
US8086213B1 (en) * | 2007-09-07 | 2011-12-27 | Marvell International Ltd. | Circuits, architectures, apparatuses, systems, algorithms, methods, and software for wireless arbiter power saving |
US7962774B2 (en) * | 2007-10-04 | 2011-06-14 | Wisconsin Alumni Research Foundation | Over-provisioned multicore processor |
US20090204837A1 (en) | 2008-02-11 | 2009-08-13 | Udaykumar Raval | Power control system and method |
US8310488B2 (en) * | 2009-04-02 | 2012-11-13 | Sony Computer Intertainment America, Inc. | Dynamic context switching between architecturally distinct graphics processors |
US8291249B2 (en) | 2009-09-25 | 2012-10-16 | Advanced Micro Devices, Inc. | Method and apparatus for transitioning devices between power states based on activity request frequency |
JP5543835B2 (ja) * | 2010-04-23 | 2014-07-09 | パナソニック株式会社 | 機器制御システム |
US8407701B2 (en) * | 2010-06-24 | 2013-03-26 | International Business Machines Corporation | Facilitating quiesce operations within a logically partitioned computer system |
US8824222B2 (en) * | 2010-08-13 | 2014-09-02 | Rambus Inc. | Fast-wake memory |
JP5640844B2 (ja) * | 2011-03-18 | 2014-12-17 | 富士通株式会社 | 仮想計算機制御プログラム、計算機、及び仮想計算機制御方法 |
US8713235B2 (en) | 2011-05-02 | 2014-04-29 | Fairchild Semiconductor Corporation | Low latency interrupt collector |
US8868941B2 (en) * | 2011-09-19 | 2014-10-21 | Sonics, Inc. | Apparatus and methods for an interconnect power manager |
CN103842929B8 (zh) | 2011-09-30 | 2017-05-10 | 英特尔公司 | 在管芯上***结构中管理边带段 |
US9110671B2 (en) * | 2012-12-21 | 2015-08-18 | Advanced Micro Devices, Inc. | Idle phase exit prediction |
US10025608B2 (en) * | 2014-11-17 | 2018-07-17 | International Business Machines Corporation | Quiesce handling in multithreaded environments |
US9710051B2 (en) | 2014-12-31 | 2017-07-18 | Dell Products, L.P. | Methods of power supply unit rotating in an information handling system |
US10185378B2 (en) * | 2016-10-03 | 2019-01-22 | Microsoft Technology Licensing, Llc | Prioritized sequencing of device inrush current |
-
2015
- 2015-04-28 GB GB1507185.5A patent/GB2537852B/en active Active
-
2016
- 2016-03-16 US US15/567,707 patent/US10788886B2/en active Active
- 2016-03-16 CN CN201680024569.9A patent/CN107533353B/zh active Active
- 2016-03-16 WO PCT/GB2016/050711 patent/WO2016174386A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1302397A (zh) * | 1999-04-28 | 2001-07-04 | 皇家菲利浦电子有限公司 | 从设备的睡眠方式驱动 |
US6711691B1 (en) * | 1999-05-13 | 2004-03-23 | Apple Computer, Inc. | Power management for computer systems |
CN1704867A (zh) * | 2004-06-02 | 2005-12-07 | 英特尔公司 | 电源管理活动的硬件协调 |
CN103279183A (zh) * | 2012-03-19 | 2013-09-04 | 威盛电子股份有限公司 | 在运行状态下藉由减少每个时钟的指令率的省电操作 |
Also Published As
Publication number | Publication date |
---|---|
GB201507185D0 (en) | 2015-06-10 |
GB2537852A (en) | 2016-11-02 |
US20180120926A1 (en) | 2018-05-03 |
GB2537852B (en) | 2019-07-17 |
US10788886B2 (en) | 2020-09-29 |
WO2016174386A1 (en) | 2016-11-03 |
CN107533353A (zh) | 2018-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107533353B (zh) | 控制设备在正常状态与静止状态之间的转换 | |
CN107533352B (zh) | 控制在标准状态和静态状态之间的转换 | |
US9703313B2 (en) | Peripheral clock management | |
US6308279B1 (en) | Method and apparatus for power mode transition in a multi-thread processor | |
JP3526920B2 (ja) | コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法 | |
JP4685312B2 (ja) | データ処理システムおよび電力節約方法 | |
US5628019A (en) | System and method for controlling a peripheral bus clock signal during a reduced power mode | |
KR20180134343A (ko) | 개선된 동적 클록 및 전압 스케일링(dcvs) 방식 | |
JP3665030B2 (ja) | バス制御方法及び情報処理装置 | |
CN111052037B (zh) | 复位隔离桥 | |
US10908667B2 (en) | Technique for managing power domains in an integrated circuit | |
CN107566296B (zh) | 接口设备和接口方法 | |
US5974479A (en) | System for executing, canceling, or suspending a DMA transfer based upon internal priority comparison between a DMA transfer and an interrupt request | |
JP2009122922A (ja) | データ処理装置 | |
CN107205013B (zh) | 用于多个通信域的控制接口的组合 | |
WO2023206693A1 (zh) | ***休眠方法及装置、***唤醒方法及装置 | |
KR20080047792A (ko) | 수면 모드를 지원하는 멀티 코어 시스템 온 칩 | |
JPH11328111A (ja) | クロック同期型バス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20180604 Address after: cambridge Applicant after: Advanced Risc Machines Ltd. Applicant after: Anne science and Technology (China) Co., Ltd. Address before: Cambridge County Applicant before: Advanced Risc Machines Ltd. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |