CN106601596A - 一种导线制程阵列蚀刻方法 - Google Patents

一种导线制程阵列蚀刻方法 Download PDF

Info

Publication number
CN106601596A
CN106601596A CN201611257736.2A CN201611257736A CN106601596A CN 106601596 A CN106601596 A CN 106601596A CN 201611257736 A CN201611257736 A CN 201611257736A CN 106601596 A CN106601596 A CN 106601596A
Authority
CN
China
Prior art keywords
copper
molybdenum
multilayer film
etching method
processing procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611257736.2A
Other languages
English (en)
Inventor
陈猷仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chongqing HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN201611257736.2A priority Critical patent/CN106601596A/zh
Publication of CN106601596A publication Critical patent/CN106601596A/zh
Priority to US16/325,747 priority patent/US20190221443A1/en
Priority to PCT/CN2017/083214 priority patent/WO2018120569A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种导线制程阵列蚀刻方法，该方法包括步骤：利用金属蚀刻液对金属多层膜进行蚀刻；进行金属残留的去除；进行半导体层蚀刻。本发明的方案能够避免金属残留的问题，从而解决N+残留的问题，进而提高了产品的良率。

Description

一种导线制程阵列蚀刻方法
技术领域
本发明涉及一种显示技术领域，特别是涉及一种导线制程阵列蚀刻方法。
背景技术
半导体装置及液晶显示装置的微电路是通过在基板上形成的铝、铝合金、铜及铜合金等导电性金属膜或二氧化硅膜、氮化硅薄膜等绝缘膜上，均匀地涂抹光刻胶，然后通过刻有图案的薄膜，进行光照射后成像，使所需的图案光刻胶成像，采用干式蚀刻或湿式蚀刻，在光刻胶下部的金属膜或绝缘膜上显示图案后，剥离去除不需要的光刻胶等一系列的光刻工程而完成的。
其中，源/漏极所使用的金属，特别是铜合金，与以往技术中的铝铬配线相比，阻抗低且没有环境问题。但是，新的金属也存在一些问题，例如，铜存在与玻璃基板及绝缘膜的贴附性较低，易扩散为氧化硅膜等问题，所以通常使用钛、钼等作为下部薄膜金属，形成金属多层膜。
而在采用了金属多层膜以后，播磨晶体管的制造出现了良品率低的问题，这给本领域技术人员带来了麻烦。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种产品良率有保障的一种导线制程阵列蚀刻方法。
为实现上述目的，本发明提供了一种导线制程阵列蚀刻方法，包括步骤：
利用金属蚀刻液对金属多层膜进行蚀刻；
进行金属残留的去除；
进行半导体层蚀刻。
进一步的，在所述进行半导体层蚀刻之前还包括步骤：
进行光阻的去除。
进一步的，所述金属残留为钼残留；
使用通用剥离液同时去除光阻和钼残留。本方案中，金属多层膜包括铜/钼多层膜或铝/钼多层膜，金属蚀刻液在进行蚀刻时，由于对钼的蚀刻效果较差，因而导致铜/铝蚀刻完毕达到CD bias要求时，钼尚未蚀刻完成，有所残留；此时，使用通用剥离液将残留的钼去除并顺便玻璃光阻，这样在N+蚀刻时就不会造成N+残留，保障了产品良率。
进一步的，所述通用剥离液包括高浓度的胺剥离液(AMINE)。通用剥离液的主要成分为高浓度的胺剥离液(AMINE)，能够同时完成钼残留和光阻去除的工作，一举两得。
进一步的，所述光阻采用铜剥离液去除。
进一步的，所述进行半导体层蚀刻的步骤之后还包括步骤：
使用铜剥离液去除光阻。光阻的去除在N+蚀刻之后，避免N+蚀刻或去除钼残留时不小心把金属多层膜其他部位蚀刻掉的情况发生。
进一步的，所述金属多层膜为铜钼多层膜；
所述金属蚀刻液包括铜蚀刻液。其中，该铜蚀刻液主要包括S/D铜酸，其主要作用是时刻铜或铜合金，同时，对钼等下层金属也有蚀刻作用，当然，在条件允许条件下，该铜蚀刻液还可以是基于过氧化氢(H2O2)的混合酸或基于磷酸的混合酸等，而由于此处不是本发明的主要发明点，故而不再赘述。
进一步的，所述铜钼多层膜包括上层为铜、下层为钼的多层膜或中层为铜，上下层分别为钼的多层膜。由于铜存在与玻璃基板及绝缘膜的贴附性较低，易扩散为氧化硅膜等问题，在此处，与半导体层贴附性不好会带来不必要的问题，因而代替以上层为铜、下层为钼的多层膜或中层为铜，上下层分别为钼的多层膜。
进一步的，所述金属多层膜为铜钼多层膜；所述铜钼多层膜包括上层为铜、下层为钼的多层膜或中层为铜，上下层分别为钼的多层膜；
在进行钼残留的去除的同时，还进行了光阻的去除；
光阻和钼残留的去除使用的是高浓度的胺剥离液(AMINE)。
进一步的，在利用金属蚀刻液对金属多层膜进行蚀刻的步骤之前还包括步骤：
在基板上形成栅极；
在包含所述栅极的基板上形成栅绝缘层；
在所述栅绝缘层上形成半导体层；
在所述半导体层上形成源极和漏极；以及
形成与所述漏极连接的像素电极；
其中，由于与本发明发明点无关，故而对于曝光显影的步骤不予展示；其中，所述源极和漏极由所述金属多层膜构成。本方案中，涉及蚀刻工艺之前栅/源/漏极等的制造流程，因，前期流程不是本发明的主要发明点，故而不再赘述。
本发明的有益效果是：本发明由于使用了金属多层膜，在蚀刻图案时，容易出现蚀刻不全的问题，进而导致后续半导体蚀刻时，出现N+残留，而导致产品良率不高，生产成本增加；本发明中，由于在利用金属蚀刻液对金属多层膜进行蚀刻后，确实的针对进行残留进行去除，避免了后续N+残留的问题，提高了产品的良率，降低了生产成本；具体的，金属多层膜可以是铜/钼多层膜、铝/钼多层膜、铜/钛多层膜等，而对应的金属蚀刻液主要是用于铜或铝蚀刻之用的，但对于钼和钛亦有一定的蚀刻效果，但多半会存在下部金属蚀刻较慢的问题，导致下部金属存在残留的问题，而金属残留的问题将导致后续N+蚀刻时，出现N+蚀刻不全，本发明针对这一问题，对发明人选用的金属多层膜，特别是下部金属残留的问题，进行了针对性的去除，保证在进行N+蚀刻时，不会出现N+半导体层上部让有金属残留而出现N+蚀刻不全的问题，保证了产品的良率；其中，N+蚀刻使用的蚀刻液可以选用常用蚀刻液，只要满足N+蚀刻的需求即可。
参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本发明曾用的制造薄膜晶体管基板的工艺流程图；
图2是本发明改进前的导线制程阵列蚀刻方法的流程图；
图3是本发明一种导线制程阵列蚀刻方法的流程图；
图4是本发明另一种导线制程阵列蚀刻方法的流程图；
图5是本发明改进后蚀刻流程的示意图；
图6是本发明再一种导线制程阵列蚀刻方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都应当属于本申请保护的范围。
随着薄膜晶体管液晶显示器逐渐往超大尺寸、高驱动频率、高分辨率等方面发展，薄膜晶体管液晶显示器在制作时，高质量的导线制程技术已经成为必要条件，如何有效地降低面板导线电阻非常重要，因此以较低电阻特性之铜或银金属取代铝金属导线是目前面板业界的热门开发方向。
在发明人未公开的方案中，曾使用含银或含银合金的金属作为栅极金属和源/漏极金属的材料，这一方案确实的较好的解决了面板导线电阻等问题，但是，以含银或银合金的金属作为栅/源/漏极电极的该薄膜晶体管元件至少具有以下缺点，例如与基板或半导体层的粘着性较差、在蚀刻阶段易于与氯化物及硫化物反应而降低电导性与热导性，以及在热回火时易于凝聚而增加电阻率等等，并且在形成栅/源/漏极电极之后，容易因为粘着性较差而使得栅/源/漏极剥落，导致产率降低。
而在本发明所涉及的薄膜晶体管中，由于银或银合金的价格较贵，导致生产成本提高，而最终弃用，最终选用了导电性能较强的铜作为源/漏极金属的主要材料；而由于铜也具备与半导体层粘着性较差的问题，故而在源/漏极金属和半导体层之间加了一层过渡层，该过渡层与源/漏极金属构成了金属多层膜，发明人曾选用含钛、钽、镍、铬、钨、钴、镁、钒或这些金属的合金作为过渡层的材料，最终选用钼作为过渡层的材料，而形成了上部为铜，下部接触N+半导体层处为钼的金属多层膜。
对应的，如图2所示为制造薄膜晶体管基板的工艺流程图，参考该流程图所示内容，发明人曾使用过如下的制造工艺：
S101：在基板上形成栅极；
S102：在基板上形成栅绝缘层以覆盖栅极；
S103：在栅绝缘层上形成半导体层；
S104：对半导体层进行等离子化，以形成具有预定厚度的欧姆接触层；
S105：在栅绝缘层上形成金属层以覆盖欧姆接触层；
S106：对金属层和欧姆接触层进行图案化，以形成源极和漏极并且暴露半导体层的在源极和漏极之间的区域；
S107：在源极、漏极和暴露的半导体层上形成钝化层；
S108：在钝化层中形成用于暴露漏极的接触孔；
S109：在钝化层上形成像素电极，像素电极通过接触孔连接到漏极。
对应的，在下方所示的蚀刻流程为发明人之前使用的蚀刻方案，其中，该蚀刻流程主要是发生在“S106：对金属层和欧姆接触层进行图案化，以形成源极和漏极并且暴露半导层的在源极和漏极之间的区域”的步骤，在该步骤中包含了蚀刻流程，如图2所示，为改进之前的蚀刻流程图。
具体的，蚀刻流程包括过程：
S201:对金属多层膜进行S/D铜酸蚀刻；
S202:对半导体层(N+)进行N+蚀刻；
S203:使用铜剥离液去除光阻。
除此之外，其实还包括各种沉积过程、黄光曝光过程等，由于，该部分不是本发明的发明点，在此不予赘述。
而对于原有的蚀刻流程来说，由于，在对金属多层膜进行S/D铜酸蚀刻的过程中，存在钼残留的问题，这将导致后续的N+蚀刻不全的问题，造成产品良率不高的后果，在此基础上，发明人发现如下改进的蚀刻方法能够解决上述的问题。
其中，半导体层包括N+半导体层，本发明中，主要指栅绝缘层之上，源极和漏极至下的层。
如图3所示的实施例，图3是本发明的一种导线制程阵列蚀刻方法的流程图，参见图3，该一种导线制程阵列蚀刻方法，包括步骤：
S301：利用金属蚀刻液对金属多层膜进行蚀刻；
S302：进行金属残留的去除；
S303：进行半导体层(N+)蚀刻。
其中，半导体层包括N+半导体层，本发明中，主要指栅绝缘层之上，源极和漏极至下的层。
本发明的有益效果是：本发明由于使用了金属多层膜，在蚀刻图案时，容易出现蚀刻不全的问题，进而导致后续半导体蚀刻时，出现N+残留，而导致产品良率不高，生产成本增加；本发明中，由于在利用金属蚀刻液对金属多层膜进行蚀刻后，确实的针对进行残留进行去除，避免了后续N+残留的问题，提高了产品的良率，降低了生产成本；具体的，金属多层膜可以是铜/钼多层膜、铝/钼多层膜、铜/钛多层膜等，而对应的金属蚀刻液主要是用于铜或铝蚀刻之用的，但对于钼和钛亦有一定的蚀刻效果，但多半会存在下部金属蚀刻较慢的问题，导致下部金属存在残留的问题，而金属残留的问题将导致后续N+蚀刻时，出现N+蚀刻不全，本发明针对这一问题，对发明人选用的金属多层膜，特别是下部金属残留的问题，进行了针对性的去除，保证在进行N+蚀刻时，不会出现N+半导体层上部让有金属残留而出现N+蚀刻不全的问题，保证了产品的良率；其中，N+蚀刻使用的蚀刻液可以选用常用蚀刻液，只要满足N+蚀刻的需求即可。
如图4所示的实施例，图4是本发明另一种导线制程阵列蚀刻方法的流程图，参考图4，结合并对比图2和3可知：
在进行半导体层蚀刻之前还包括步骤：
进行光阻的去除。当然，去除光阻和金属金属残留去除的步骤可以同时进行，也可以先后进行，并且可以调换；
具体的，制程流程为：
S401：利用金属蚀刻液对金属多层膜进行蚀刻；
S402：进行金属残留的去除；
S403：进行光阻的去除；
S404：进行半导体层(N+)蚀刻。
图5是本发明改进后蚀刻流程的示意图，其中，如图所示，主要由最底下的基板，基板其上的栅极金属层以及在往上的N+半导体层构成了主要的“岛体“结构，而在“岛体”上则通过各种沉积方式，形成了源/漏极金属层以及光阻层，而光阻开有倒梯形的“火山口”结构，该结构主要是为了方便将“火山口”之间的区域的源/漏极金属层进行蚀刻而设置的，最终将暴露出该处在N+半导体层以上的区域，例如，在本案中就利用金属蚀刻液对构成源/漏极金属层的金属多层膜进行了蚀刻，并在后续步骤中，继续对暴露区域的N半导体层稍作了蚀刻而达到最终的需要结构。
本实施例优选的，参考图5，结合图4和图3可知，本方案中，步骤S402和步骤S403是同时进行的，金属残留为钼残留；
使用通用剥离液同时去除光阻和钼残留。本方案中，金属多层膜包括铜/钼多层膜或铝/钼多层膜，以铜/钼多层膜为例，铜作为源/漏极导线的主要制造材料，而钼作为过渡层材料，具体为，上部为铜/铜合金，而下部与半导体层接触的地方则使用钼/钼合金，这样就能够很好的将导线附着到半导体层上，而且，铜金属电阻较低，能够更好地作为导线工作；而对应的，金属蚀刻液在进行蚀刻时，由于铜在上层，且金属蚀刻液对于钼的蚀刻效果较差，因而导致铜/铝蚀刻完毕达到CD bias要求时，钼尚未蚀刻完成，有所残留；此时，使用通用剥离液将残留的钼去除并顺便玻璃光阻，这样在N+蚀刻时就不会造成N+残留，保障了产品良率，降低生产成本。
本实施例优选的，通用剥离液包括高浓度的胺剥离液(AMINE)。通用剥离液的主要成分为高浓度的胺剥离液(AMINE)，能够同时完成钼残留和光阻去除的工作，一举两得。
本实施例优选的，光阻采用铜剥离液去除。
如图6所示的实施例，在进行半导体层蚀刻的步骤之后还包括步骤：
使用铜剥离液去除光阻。
具体的，制程流程为：
S601:利用金属蚀刻液对金属多层膜进行蚀刻；
S602:进行金属残留的去除；
S603:进行半导体层(N+)蚀刻；
S604:进行光阻的去除。本方案中，相对于图5所示的实施例，没有将金属残留去除和半导体层(N+)去除的步骤进行统合，即没有使用通用的剥离液同时的将光阻和钼残留进行去除，没有一举两得的效果，因而要稍多一个步骤；但本方案亦有自己的优点，首先，由于对金属多层膜的金属残留进行了去除，故而，不用担心N+残留的问题，产品的良率是有保证的；而且，因为将光阻的去除在N+蚀刻之后，避免N+蚀刻或去除钼残留时不小心把金属多层膜其他部位蚀刻掉的情况发生，要知道蚀刻步骤主要是为了将源/漏极之间，半导体层以上的区域进行图案蚀刻，而不是为了将整个金属多层膜进行蚀刻，虽然，同时进行光阻去除和钼残留去除，只要把握好剂量和时间就能够即达到将光阻和钼残留去除，又不至于影响到其他部位的目的，但是在具体生产过程中，难免出现不可控的情况，故而如是进行蚀刻流程；当然，在具体生产时可以根据，生产效率、生产质量和质量把控等因素的影响而选择将光阻去除步骤放在N+蚀刻之前或之后。
本实施例优选的，金属多层膜为铜钼多层膜；
所述金属蚀刻液包括铜蚀刻液。铜钼多层膜，具体的，构成源/漏极导线金属，其中，上部为铜，作为导体主体，保证导电性，且低电阻，而下部设置了钼层作为铜和半导体层的过渡层，以避免铜附着性不强的问题，当然，在铜的上部也是可以再设置一层钼层的，这可以根据需求进行选用；另外，对于金属蚀刻液的选用，其成分适用于铜的蚀刻即可，其中，该铜蚀刻液可以主要包括S/D铜酸，其主要作用是蚀刻铜或铜合金而形成图案，同时，对钼等下层金属也有蚀刻作用，当然，在条件允许条件下，该铜蚀刻液还可以是基于过氧化氢(H2O2)的混合酸或基于磷酸的混合酸等，而由于此处不是本发明的主要发明点，故而不再赘述。
本实施例优选的，铜钼多层膜包括上层为铜、下层为钼的多层膜或中层为铜，上下层分别为钼的多层膜。由于铜存在与玻璃基板及绝缘膜的贴附性较低，易扩散为氧化硅膜等问题，在此处，与半导体层贴附性不好会带来不必要的问题，因而代替以上层为铜、下层为钼的多层膜或中层为铜，上下层分别为钼的多层膜结构，该多层膜结构主要使用在形成的源/漏极导线金属处，当然，由于栅极是形成在基板上的，让栅极包含银、铜或银合金、铜合金时，在基板和栅极金属或栅极金属和半导体层之间也可以适用钼或钼合金作为过渡层，以避免附着性低而可能出现的脱落等问题，从而提高产品的良率。
本实施例优选的，金属多层膜为铜钼多层膜；铜钼多层膜包括上层为铜、下层为钼的多层膜或中层为铜，上下层分别为钼的多层膜；
在进行钼残留的去除的同时，还进行了光阻的去除；
光阻和钼残留的去除使用的是高浓度的胺剥离液(AMINE)。
本实施例优选的，在利用金属蚀刻液对金属多层膜进行蚀刻的步骤之前还包括步骤：
在基板上形成栅极；
在包含栅极的基板上形成栅绝缘层；
在栅绝缘层上形成半导体层；
在半导体层上形成源极和漏极；以及
形成与漏极连接的像素电极；
其中，源极和漏极由金属多层膜构成。其中，由于与本发明发明点无关，故而对于曝光显影的步骤不予展示；其中，金属多层膜以上部为铜，下部为钼的多层膜结构作为优选，当然，铜替以铜合金、银或银合金亦可；而钼也可以替以钼合金，钛，钛合金等；对应不同的金属选择，金属蚀刻液亦不同，但金属蚀刻液主要对构成导线的铜等主成本拥有较好的蚀刻效果，而对钼等金属稍差，当然，也可以差不多一样，因为钼在下方，因而，即使金属蚀刻液的蚀刻效果对铜和钼的效果相差不多，也会出现钼蚀刻不全的问题；本方案中，涉及蚀刻工艺之前栅/源/漏极等的制造流程，此处，展示了整个薄膜晶体管制造的部分与蚀刻流程相关的流程，而因为该部分流程或部分未予展示的前期流程或后期流程不是本发明的主要发明点，故而不再赘述。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种导线制程阵列蚀刻方法，其中，包括步骤：
利用金属蚀刻液对金属多层膜进行蚀刻；
进行金属残留的去除；
进行半导体层蚀刻。
2.如权利要求1所述的导线制程阵列蚀刻方法，其中：
在所述进行半导体层蚀刻之前还包括步骤：
进行光阻的去除。
3.如权利要求2所述的导线制程阵列蚀刻方法，其中：所述金属残留为钼残留；
使用通用剥离液同时去除光阻和钼残留。
4.如权利要求3所述的导线制程阵列蚀刻方法，其中：所述通用剥离液包括高浓度的胺剥离液。
5.如权利要求2所述的导线制程阵列蚀刻方法，其中：所述光阻是采用铜剥离液去除。
6.如权利要求1所述的导线制程阵列蚀刻方法，其中：所述进行半导体层蚀刻的步骤之后还包括步骤：
使用铜剥离液去除光阻。
7.如权利要求1所述的导线制程阵列蚀刻方法，其中：所述金属多层膜为铜钼多层膜；
所述金属蚀刻液包括铜蚀刻液。
8.如权利要求7所述的导线制程阵列蚀刻方法，其中：所述铜钼多层膜包括上层为铜、下层为钼的多层膜或中层为铜，上下层分别为钼的多层膜。
9.如权利要求1所述的导线制程阵列蚀刻方法，其中：所述金属多层膜为铜钼多层膜；所述铜钼多层膜包括上层为铜、下层为钼的多层膜或中层为铜，上下层分别为钼的多层膜；
在进行钼残留的去除的同时，还进行了光阻的去除；
光阻和钼残留的去除使用的是高浓度的胺剥离液(AMINE)。
10.如权利要求1所述的导线制程阵列蚀刻方法，其中：在利用金属蚀刻液对金属多层膜进行蚀刻的步骤之前还包括步骤：
在基板上形成栅极；
在包含所述栅极的基板上形成栅绝缘层；
在所述栅绝缘层上形成半导体层；
在所述半导体层上形成源极和漏极；以及
形成与所述漏极连接的像素电极；
其中，所述源极和漏极由所述金属多层膜构成。
CN201611257736.2A 2016-12-30 2016-12-30 一种导线制程阵列蚀刻方法 Pending CN106601596A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201611257736.2A CN106601596A (zh) 2016-12-30 2016-12-30 一种导线制程阵列蚀刻方法
US16/325,747 US20190221443A1 (en) 2016-12-30 2017-05-05 Conducting wire process array etching method
PCT/CN2017/083214 WO2018120569A1 (zh) 2016-12-30 2017-05-05 一种导线制程阵列蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611257736.2A CN106601596A (zh) 2016-12-30 2016-12-30 一种导线制程阵列蚀刻方法

Publications (1)

Publication Number Publication Date
CN106601596A true CN106601596A (zh) 2017-04-26

Family

ID=58583174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611257736.2A Pending CN106601596A (zh) 2016-12-30 2016-12-30 一种导线制程阵列蚀刻方法

Country Status (3)

Country Link
US (1) US20190221443A1 (zh)
CN (1) CN106601596A (zh)
WO (1) WO2018120569A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018120569A1 (zh) * 2016-12-30 2018-07-05 惠科股份有限公司 一种导线制程阵列蚀刻方法
CN109786258A (zh) * 2019-01-18 2019-05-21 惠科股份有限公司 薄膜晶体管的制备方法及显示装置
CN109860043A (zh) * 2018-12-13 2019-06-07 深圳市华星光电半导体显示技术有限公司 一种阵列基板制备方法
CN110098259A (zh) * 2019-04-10 2019-08-06 深圳市华星光电技术有限公司 非晶硅薄膜晶体管及其制作方法
WO2021208126A1 (zh) * 2020-04-15 2021-10-21 Tcl华星光电技术有限公司 一种铜钼膜层的蚀刻方法、阵列基板
CN113913823A (zh) * 2021-09-14 2022-01-11 赛创电气（铜陵）有限公司 半导体制冷器退膜蚀刻方法
US11756797B2 (en) 2020-04-15 2023-09-12 Tcl China Star Optoelectronics Technology Co., Ltd. Etching method of copper-molybdenum film and array substrate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490282B (zh) * 2020-12-03 2022-07-12 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法
WO2023175794A1 (ja) * 2022-03-16 2023-09-21 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510169A (zh) * 2002-12-12 2004-07-07 Lg.菲利浦Lcd株式会社 用于多层铜和钼的蚀刻溶液及使用该蚀刻溶液的蚀刻方法
US20040166675A1 (en) * 2003-02-26 2004-08-26 Oh-Nam Kwon Manufacturing method of electro line for semiconductor device
CN1881549A (zh) * 2005-06-16 2006-12-20 财团法人工业技术研究院 薄膜晶体管的制作方法
CN101090123A (zh) * 2006-06-16 2007-12-19 台湾薄膜电晶体液晶显示器产业协会 具铜导线结构的薄膜晶体管及其制造方法
CN102956505A (zh) * 2012-11-19 2013-03-06 深圳市华星光电技术有限公司 开关管的制作方法、阵列基板的制作方法
CN105121705A (zh) * 2013-04-23 2015-12-02 三菱瓦斯化学株式会社 包含铜和钼的多层膜的蚀刻中使用的液体组合物、和使用该液体组合物的基板的制造方法、以及通过该制造方法制造的基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6400370B2 (ja) * 2013-07-29 2018-10-03 Hoya株式会社 基板の製造方法、マスクブランク用基板の製造方法、マスクブランクの製造方法、転写用マスクの製造方法、及び基板製造装置
CN106601596A (zh) * 2016-12-30 2017-04-26 惠科股份有限公司 一种导线制程阵列蚀刻方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510169A (zh) * 2002-12-12 2004-07-07 Lg.菲利浦Lcd株式会社 用于多层铜和钼的蚀刻溶液及使用该蚀刻溶液的蚀刻方法
US20040166675A1 (en) * 2003-02-26 2004-08-26 Oh-Nam Kwon Manufacturing method of electro line for semiconductor device
CN1881549A (zh) * 2005-06-16 2006-12-20 财团法人工业技术研究院 薄膜晶体管的制作方法
CN101090123A (zh) * 2006-06-16 2007-12-19 台湾薄膜电晶体液晶显示器产业协会 具铜导线结构的薄膜晶体管及其制造方法
CN102956505A (zh) * 2012-11-19 2013-03-06 深圳市华星光电技术有限公司 开关管的制作方法、阵列基板的制作方法
CN105121705A (zh) * 2013-04-23 2015-12-02 三菱瓦斯化学株式会社 包含铜和钼的多层膜的蚀刻中使用的液体组合物、和使用该液体组合物的基板的制造方法、以及通过该制造方法制造的基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018120569A1 (zh) * 2016-12-30 2018-07-05 惠科股份有限公司 一种导线制程阵列蚀刻方法
CN109860043A (zh) * 2018-12-13 2019-06-07 深圳市华星光电半导体显示技术有限公司 一种阵列基板制备方法
CN109786258A (zh) * 2019-01-18 2019-05-21 惠科股份有限公司 薄膜晶体管的制备方法及显示装置
CN110098259A (zh) * 2019-04-10 2019-08-06 深圳市华星光电技术有限公司 非晶硅薄膜晶体管及其制作方法
WO2021208126A1 (zh) * 2020-04-15 2021-10-21 Tcl华星光电技术有限公司 一种铜钼膜层的蚀刻方法、阵列基板
US11756797B2 (en) 2020-04-15 2023-09-12 Tcl China Star Optoelectronics Technology Co., Ltd. Etching method of copper-molybdenum film and array substrate
CN113913823A (zh) * 2021-09-14 2022-01-11 赛创电气（铜陵）有限公司 半导体制冷器退膜蚀刻方法

Also Published As

Publication number Publication date
WO2018120569A1 (zh) 2018-07-05
US20190221443A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
CN106601596A (zh) 一种导线制程阵列蚀刻方法
US10192904B2 (en) Array substrate and manufacturing method thereof, display device
TWI278710B (en) Thin film transistor array substrate and manufacturing method of the same
CN104576542B (zh) 阵列基板及其制作方法、显示装置
KR101380875B1 (ko) 금속 배선 및 그 형성 방법
US6337520B1 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
TWI495761B (zh) 蝕刻劑成分以及使用其製造金屬圖樣及薄膜電晶體陣列面板之方法
CN104022078B (zh) 一种阵列基板的制备方法
CN103378164A (zh) 阵列基板及其制造方法
US7968389B2 (en) Fabrication methods of thin film transistor substrates
CN108231553A (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
CN104538348A (zh) 过孔和显示基板的制作方法
CN104658974A (zh) 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法
CN109860306A (zh) 一种晶体管、阵列基板、显示面板及其制造方法
CN101419916B (zh) 薄膜晶体管的制造方法
CN100437915C (zh) 金属导线及其制造方法
WO2015086621A1 (en) Source/drain conductors for transistor devices
CN106229294A (zh) 一种tft基板的制作方法
CN110112072A (zh) 阵列基板的制造方法和阵列基板
US8299468B2 (en) Display substrate having reduced defects
CN106997903A (zh) 薄膜晶体管及其制作方法
US8450160B2 (en) Flattening method of a substrate
CN104950539B (zh) 一种显示面板的制作方法
CN110993625B (zh) 阵列基板及其制备方法、显示面板、显示装置
JP2009267296A (ja) 金属配線の製造方法、ｔｆｔの製造方法、及びそれを用いて製造されたｔｆｔ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170426

RJ01 Rejection of invention patent application after publication