CN106558595A - 用于形成半导体图像传感器器件和结构的方法 - Google Patents

用于形成半导体图像传感器器件和结构的方法 Download PDF

Info

Publication number
CN106558595A
CN106558595A CN201610818514.7A CN201610818514A CN106558595A CN 106558595 A CN106558595 A CN 106558595A CN 201610818514 A CN201610818514 A CN 201610818514A CN 106558595 A CN106558595 A CN 106558595A
Authority
CN
China
Prior art keywords
regions
semiconductor
conductive
dielectric
type surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610818514.7A
Other languages
English (en)
Inventor
R·泽罗姆
S·C·弘
D·普里塞
G·M·格里弗纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN106558595A publication Critical patent/CN106558595A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及用于形成半导体图像传感器器件和结构的方法。在一个实施例中，本发明提供了一种形成背侧照明图像传感器的方法，所述方法包括提供具有第一主表面和被配置为接收入射光的第二主表面的半导体材料区域。像素结构被形成于邻接所述第一主表面的所述半导体材料区域内。之后，形成包括金属材料的沟槽结构，所述沟槽结构延伸穿过所述半导体材料区域。所述沟槽结构的第一表面邻接所述半导体材料区域的所述第一主表面以及邻接所述半导体材料区域的所述第二主表面的第二表面。第一接触结构电连接到所述导电沟槽结构的一个表面并且第二接触结构电连接到相背对的第二表面。

Description

用于形成半导体图像传感器器件和结构的方法
技术领域
本发明整体涉及电子器件，并且更具体地讲，涉及半导体器件结构和形成半导体器件的方法。
背景技术
基于半导体的图像传感器器件通常包括像素的栅格，诸如感光二极管或光电二极管、复位晶体管、源极跟随器晶体管和/或转移晶体管，它们被配置为记录光的亮度。典型的像素被配置为积累电荷，以使得光越亮，积累的电荷越大。随后将该电荷转移到另一电路，以使得色彩和亮度可用于所选应用，诸如监控相机、数字相机或摄像机。像素栅格的常见变型形式包括互补金属氧化物半导体(CMOS)和电荷耦合器件(CCD)图像传感器。
存在一类称为背侧照明(BSI)传感器的图像传感器，所述传感器将像素阵列置于半导体衬底的第一侧面上并且透过半导体衬底的相背对的第二侧面提供暴露光。在BSI传感器中，提供的半导体衬底足够薄，以使得从半导体衬底的第二侧面投射的光子或辐射可到达半导体晶圆的第一侧面上的像素阵列。除了其他优点以外，与前侧照明图像传感器相比较，BSI传感器还提供高填充因数和降低的破坏性干扰。
BSI传感器的一个问题是它们难以制造，因为其利用非常复杂且昂贵的晶圆粘结工艺。另外，BSI传感器通常需要深沟槽互连结构，所述结构向工艺流程添加另外的复杂性。在过去，深沟槽互连结构已在制造工艺中的初始步骤期间形成，由于后续的热预算需求，该制造工艺需要使用掺杂多晶硅填充材料。与金属互连件相比较，此类互连材料电阻性更强，并且这种增加的电阻对器件性能有负面影响。另外，先前的制造方法已生成了硅缺陷，包括应力有关的硅缺陷，这已导致暗电流电平的增加。此外，先前的制造方法已显现出较差的衬底表面平面性。
因此，需要半导体图像传感器器件的改善结构和方法，以解决上述问题以及其他问题。另外，对于此类结构和方法而言，如能改善像素与像素的隔离以及改善双面掩模对准能力，将有所裨益。另外，对于此类结构和方法而言，如能在制造集成方面提高成本效益和兼容性，以及对器件性能没有不利影响，也将有所裨益。
附图说明
图1为根据本发明的实施例配置的示例性电子器件的示意图；
图2示出了根据本发明的实施例用于制造图像传感器器件的半导体衬底在制造早期阶段的局部剖视图；
图3和图4示出了根据本发明用于制造图2的半导体衬底的可供选择方法在制造的连续步骤中的半导体衬底的局部剖视图；
图5-图13示出了根据本发明的实施例的图2的半导体衬底在图像传感器器件制造的各种阶段的局部剖视图；
图14和图15示出了根据本发明的可供选择实施例的图13的结构的局部剖视图；
图16示出了根据本发明的图像传感器器件在进一步制造之后的局部剖视图；
图17示出了根据本发明实施例的图像传感器器件在进一步加工之后的局部剖视图；以及
图18示出了根据本发明另一个实施例的图像传感器器件的局部剖视图。
为了图示的简单和清楚，图中的元件不一定按比例绘制，并且不同图中的相同参考标号指示相同元件。此外，为了描述的简单，省略了公知步骤和元件的描述和细节。如本文所用，载流电极意指器件的载送通过器件的电流的元件，诸如MOS晶体管的源极或漏极、双极型晶体管的发射极或集电极或者二极管的阴极或阳极，而控制电极意指器件的控制通过器件的电流的元件，诸如MOS晶体管的栅极或者双极型晶体管的基极。尽管器件在本文中被描述为某些N型区域和某些P型区域，但本领域的普通技术人员理解，导电类型可为相反的并且根据本发明描述也为可能的。因此，本领域的普通技术人员理解，导电类型是指通过其发生传导的机制，诸如通过空穴或电子的传导，并且导电类型并非是指掺杂浓度而是掺杂类型，诸如P型或N型。本领域的技术人员将理解，本文所用的涉及电路操作的词语“期间”、“在…同时”和“当…时”不是意指在引发动作后即刻发生动作的确切词语，而是意指在初始动作所引发的反应之间可能存在一些小但合理的延迟，诸如各种传播延迟。另外，术语“在…同时”意指至少在引发动作的持续时间的某一部分内发生特定动作。词语“大约”或“基本上”的使用意指元件的值具有预期接近陈述值或位置的参数。然而，如本领域所熟知，始终存在妨碍值或位置确切地为陈述值或位置的微小偏差。本领域公认的是，最多至少百分之十(10％)(并且对于半导体掺杂浓度，最多百分之二十(20％))的偏差是与确切如所述的理想目标相差的合理偏差。在权利要求书中和/或附图详述中，用作元件名称的一部分的术语“第一”、“第二”、“第三”等等乃用于区分类似元件之间并且未必用于描述时间、空间、等级或任何其他方式的顺序。应当理解，如此使用的术语在适当的情况下可互换，并且本文所述的实施例能够按照本文所述或所示以外的顺序来操作。为了附图清楚起见，器件结构的掺杂区域示为具有大致直线边缘和精确角度拐角。然而，本领域的技术人员理解，由于掺杂物的扩散和激活，掺杂区域的边缘通常可能不为直线并且拐角可能不为精确角度。另外，应当理解，在本文所述一个层或区域形成于或设置于第二层或另一个区域上的情况下，第一层可直接形成或设置于第二层上或者第一层和第二层之间可存在居间层。另外，如本文所用，使用术语“形成于…上”与“定位于…上”或“设置于…上”具有相同含义，并且并不意味着对任何特定制造工艺具有限制性。此外，术语“主表面”在结合半导体区域、晶圆或衬底使用时意指所述半导体区域、晶圆或衬底与另一材料(诸如电介质、绝缘体、导体或多晶半导体)形成界面的表面。主表面可具有在x、y和z方向上变化的形貌特征。
具体实施方式
除了其他结构特征以外，本发明描述还包括形成背侧照明(BSI)图像传感器器件的方法，该器件具有一个或多个深沟槽互连结构或导电沟槽结构，除了其他结构特征以外，所述结构还具有减小互连电阻并且改善像素与像素隔离的导电金属填充材料。导电沟槽结构(即，后期深沟槽互连结构或后期导电沟槽结构)在图像传感器制造工艺后期形成，除了其他结构特征以外，所述结构还减少缺陷形成。本发明描述的各个方面可以用不同形式体现并且不应理解为限于本文所阐述的示例性实施例。相反，提供本公开的这些示例性实施例的目的是将本公开的各个方面传达给本领域的普通技术人员。
图1为根据本发明描述的实施例配置的示例性电子器件的示意图。电子器件10可为任何类型的用户器件，该器件利用图像传感器(此处体现为图像传感器11)并且通常由控制电路12来控制。例如，电子器件10可包括相机，诸如计算机相机、静态相机或便携式摄像机。电子器件10也可包括典型相机(或其他相机)中的任何其他部件，所述其他部件在图1中未示出，以避免分散对本发明实施例的注意力。
图像传感器11可捕捉与流式图像相对应的图像数据。例如，图像传感器11可包括用于捕捉光的透镜和单元(例如，CCD或CMOS传感器单元)阵列的任意组合。控制电路12可处理图像传感器11所生成的数据，并且可基于该数据进行任何合适的操作。例如，控制电路12可获得图像传感器11所生成的多个色彩像素(如，红色、绿色和/或蓝色像素)。在获得色彩像素之后，控制电路12可任选地以一个或多个维度对色彩像素进行组合以形成一个或多个像素组(如，一个或多个红色、绿色和/或蓝色像素组)。在对多个色彩像素进行组合之后，控制电路12可内插一个或多个像素组以输出像素图像。在一个实施例中，图像传感器11包括根据下文中所述的实施例所制造的BSI图像传感器。
图像传感器11和控制电路12可使用硬件和软件的任何合适组合来实施。在一些实施例中，图像传感器11可基本上全部以硬件(例如，作为芯片上***(SoC))来实施。这样，图像传感器11可具有小型设计，从而尽量减少在电子器件10上占用的面积。此外，图像传感器11可具有被设计为将操作速度最大化的电路部件。控制电路12可包括例如一个或多个处理器、微处理器、ASICS、FPGA或硬件和软件的任何合适组合。
现在转向图2-图17，现在将根据本发明实施例来描述制备图像传感器11、图像传感器器件11、BSI图像传感器器件11或BSI图像传感器结构11的方法。图17示出了图像传感器11在制造后期阶段的局部剖视图。应当理解，图像传感器结构11可能在许多此类结构之中一起集成在半导体材料的相同半导体衬底或主体内。图2示出了根据本发明实施例在制造早期阶段的图像传感器11。
根据图2，提供了具有第一主表面23和相背对的第二主表面24的半导体衬底21或半导体材料的主体21。在一个实施例中，半导体衬底21可包括p型衬底并且可具有在约5欧姆-厘米至约25欧姆-厘米范围内的电阻率。在一个实施例中，对于200毫米衬底，半导体衬底21可具有在约700微米至约800微米范围内的厚度。介电区域26，诸如第一介电区域26，被设置成相邻或靠近主表面23。在一个实施例中，介电区域26与主表面23间隔开并且位于半导体衬底21的上部内。在一个实施例中，介电区域26包括一个或多个介电层或介电区域。在一个实施例中，介电区域26包括通过将氧离子注入穿过半导体衬底21的主表面23所形成的埋入式氧化物区域(BOX)。此类技术通常称为通过氧注入而分离技术或SIMOX技术。在一个实施例中，在形成介电区域26之前可将预注入介电层沉积在主表面23上或上方。在一个实施例中，介电区域26具有在约150埃至约300埃范围内的厚度。在将结合图2和图3描述的可供选择实施例中，介电区域26可具有在约150埃至约3000埃范围内的厚度。
在一个实施例中，半导体材料区域27或半导体区域27，诸如第一半导体区域27，被设置成邻接介电区域26。在一个实施例中，半导体区域27包括邻接主表面23的第一半导体层29，该第一半导体层可为具有在约8欧姆-厘米至约10欧姆-厘米范围内的典型电阻率的p型区域。在一个实施例中，第一半导体层29可具有在约500埃至约1000埃范围内的厚度。半导体区域27还可包括设置在第一半导体层29上或设置为覆于第一半导体层29上的第二半导体层31。在一个实施例中，第二半导体层31可为具有在约60欧姆-厘米至约100欧姆-厘米范围内的典型电阻率的p型区域，并且可具有在约3微米至约100微米范围内的厚度。在一个实施例中，第二半导体层31具有梯度掺杂物分布。例如，在一个实施例中，第二半导体层的上部具有基本上均匀的掺杂物分布(例如，大约80欧姆-厘米)，并且下部在第二半导体层31接近介电区域26时具有大致线性增加的掺杂物分布。据发现，除了别的以外，该分布还产生电场，该电场有助于图像传感器11的载流子漂移和电荷收集。在一个优选的实施例中，第二半导体层31具有在约8至10微米范围内的厚度。该厚度是与之前器件相比是其优点，所述之前器件由于工艺约束而被限于约2微米的厚度。据发现，本发明实施例的增加厚度能更好地捕捉光的全部可见光谱和更长波长，诸如近红外光(NIR)。在一个实施例中，半导体衬底21和半导体区域27包含硅，并且半导体区域27可使用例如硅外延生长工艺或本领域技术人员已知的其他工艺而形成。
半导体区域27包括与介电区域26间隔开的表面271或主表面271，以及邻接介电区域26的表面或主表面272，如通常在图2中所示。根据本发明实施例，主表面271被配置用于形成图像捕捉和图像处理结构(在下文中描述)，并且主表面272被配置为针对图像传感器11接收入射光波以及容纳导电接触，诸如输入/输出焊盘。在一个实施例中，半导体衬底21、介电区域26和半导体区域27被称为起始半导体衬底35。
图3和图4示出了提供或制备起始半导体衬底35的可供选择方法的局部剖视图。在一个实施例中，提供了分别具有第一主表面410和相背对的第二主表面411的第一半导体衬底41或载体衬底41。在一个实施例中，半导体层310被设置在半导体衬底41的主表面410上或被设置为覆于半导体衬底41的主表面410上。在一个实施例中，使用外延生长技术或本领域技术人员已知的其他技术形成半导体层310。在一个实施例中，半导体层310具有与半导体区域27相同的掺杂物分布，并且可具有在约8微米至约15微米范围内的厚度。
在一个实施例中，介电区域261或第一焊盘介电层261被形成在半导体层310上或被形成为覆于半导体层310上。在一个实施例中，介电层261包含氧化物并且具有从约250埃至约500埃的厚度。本发明实施例的一个特征在于，介电层261被配置为在工艺的早期建立与半导体层310的干净介电界面，其中介电层261的部分保留在成品的图像传感器11中。除了别的以外，这还改善了该界面的完整性并且改善了图像传感器11的可靠性。在一个实施例中，可使用一种或多种p型离子注入来形成半导体层29。在一个实施例中，注入的掺杂物可在后续步骤中退火以针对半导体层29激活注入的掺杂物。
接着，介电层262或第二焊盘介电层262被形成在介电层261上或被形成为覆于介电层261上。在一个实施例中，介电层262包含与介电层261不同的材料。在一个实施例中，介电层262可包含氮化硅并且可具有在约250埃至约400埃范围内的厚度。在一个实施例中，低压化学沉积(LPCVD)工艺可用于形成介电层262。介电层263或第三焊盘介电层263随后被形成在介电层262上或覆于介电层262上。在一个实施例中，介电层263包含与介电层262不同的材料。在一个实施例中，介电层263包含沉积氧化物，该沉积氧化物具有在约1,750埃至约2,300埃范围内的厚度。在一个实施例中，可使用LPCVD技术形成介电层263。可使用致密化退火来使沉积的介电材料致密化。根据本发明实施例，介电层261-263可被配置为介电区域26。
图4示出了图3在进一步加工之后的结构。在一个实施例中，使用例如本领域技术人员已知的绝缘体上硅(SOI)晶圆粘结工艺，将第二半导体衬底诸如半导体衬底21附接到介电层263。优选地，半导体衬底21在附接到介电层263的半导体衬底21的表面上具有薄的氧化物层，诸如薄的热氧化物。接着，移除(通常由垂直取向箭头45表示)半导体衬底41的全部或部分(在一些实施例中包括半导体层310的部分)，以留下具有此前所述的所需厚度的半导体区域27的半导体层31。在一个实施例中，可使用研磨和抛光工艺或本领域技术人员已知的类似工艺来移除半导体衬底41。在另一个实施例中，可使用湿法蚀刻或干法蚀刻，以在半导体层31的最终暴露之前，选择性地停止在半导体层31上方的差异掺杂硅界面处。这提供起始半导体衬底35，该衬底被配置用于根据本发明实施例的图像传感器11的制造中的额外处理。可使用其他技术制造起始半导体衬底35，包括但不限于针对薄SOI的晶圆粘结和回蚀刻(BESOI)技术，针对较厚SOI的晶圆粘结和回研磨(BGSOI)，以及超薄SOI(UTSOI)技术，诸如可得自法国贝宁的Soitec公司(Soitec,Bernin,France)及其许可证持有者的SmartCutTMUTSOI工艺。
图5示出了根据一个实施例的图像传感器11在额外处理之后的局部剖视图，所述额外处理在半导体区域27的部分中提供或形成多个掺杂区域51和多个导电结构52，包括多个导电栅极结构53。在一个实施例中，掺杂区域51和导电结构52被配置为像素结构54，该像素结构可以所需的像素阵列图案在整个半导体区域27中重复。在一个实施例中，掺杂区域51可形成于半导体区域27内并且导电结构52可至少部分地形成于半导体区域27上。
通过非限制性例子，掺杂区域51可包括使用本领域技术人员已知的掩膜和掺杂技术形成的n型导电和p型导电的掺杂区域或掺杂层。在一个实施例中，在形成STI区域62之前形成浅沟槽隔离(STI)掺杂区域61(仅示出了一个区域)。在一个实施例中，在与主表面271间隔开的半导体区域27中选择性地形成深p阱掺杂区域64。在一个实施例中，形成p阱掺杂区域66以提供例如针对像素、源极跟随器和/或复位晶体管结构的p阱区域。在一个实施例中，提供邻接p阱区域66的转移栅极阱掺杂区域67。在一个实施例中，提供邻接转移栅极阱掺杂区域67的阈值电压调节掺杂层68，并且在p阱掺杂区域66内提供用于源极跟随器的低阈值掺杂区域69。
在一个实施例中，在主表面271上提供一个或多个栅极介电层71(如，薄和/或厚)并且在栅极介电层71上选择性地提供导电栅极结构53。在一个实施例中，在与主表面271间隔开的半导体区域27的一部分中提供深光电二极管掺杂区域73。在一个实施例中，在主表面271和深光电二极管掺杂区域73之间提供浅光电二极管掺杂区域74。可在p阱掺杂区域66中提供横向掺杂漏极(LDD)区域76，并且提供浮动扩散掺杂区域77，从而使p阱掺杂区域66和转移栅极阱掺杂区域67重叠。
在一个实施例中，在形成间隔物区域81之后，在主表面271和浅光电二极管区域74之间形成光电二极管钉扎掺杂区域82，并且在浮动扩散掺杂区域77内形成浮动扩散接触掺杂区域83。另外，在LDD区域76内形成掺杂区域84。在一个实施例中，在主表面271的部分上形成导电区域86诸如自对准硅化物区域86以提供与各种掺杂区域和导电栅极结构的接触。在一个实施例中，导电区域86可包括钴自对准硅化物结构或本领域技术人员已知的类似结构。在一个实施例中，掺杂区域51和导电结构52被配置为提供光电二极管91、转移栅极92、浮动扩散93和复位栅极94。应当理解，可使用另外的掺杂区域或更少的掺杂区域。根据本发明实施例，已通过所需的最高温度和最长持续时间工艺中的基本上全部或全部对图像传感器11进行了处理。在一个优选的实施例中，到制造中的此刻为止，还未形成在表面271和表面272之间提供接触的任何深沟槽互连结构。
现在转向图6-图17，将描述在图像传感器11的制造中的另外的工艺步骤。图6示出了图像传感器11在另外的处理之后的局部剖视图。在一个实施例中，在半导体区域27的导电结构52和主表面271上或上方形成介电层101、第一介电层101或第一层间电介质(ILD)101。在一个实施例中，介电层101包含一种或多种介电材料。在一个实施例中，介电层101包含高密度等离子体(HDP)沉积氧化物和形成在HDP层上的磷硅酸盐玻璃(PSG)层。在一个实施例中，可使用快速热退火技术将PSG层致密化。接着，使用例如化学机械平坦化(CMP)技术将介电层101的外表面平坦化以提供基本上平坦的外表面。在一个实施例中，在CMP之后介电层101具有在约9,000埃至约12,000埃范围内的厚度。在其他实施例中，介电层101未平坦化。
图7示出了图像传感器11在进一步处理之后的局部剖视图。在一个实施例中，掩膜层104被形成在介电层101上方并且被图案化以在半导体区域27的部分55诸如周边部分55上方提供开口106。在一个实施例中，掩膜层104可为硬掩模和感光掩模的组合。在形成开口106之后，可使用深蚀刻沟槽工艺在半导体区域27中形成沟槽108，该沟槽从主表面271延伸到主表面272并且停止于介电区域26上。在一个实施例中，可使用二氟化氙化学(例如，XeF2)的反应离子蚀刻(RIE)来蚀刻沟槽108。在其中使用更深沟槽的可供选择实施例中，可使用具有氟基化学或氯基化学的深反应离子蚀刻(DRIE)来形成沟槽108。若干技术可供DRIE所用，包括冷冻、高密度等离子体或Bosch DRIE处理。在形成沟槽108之后，可移除掩膜层104。尽管沟槽108示为单个沟槽，但在其他实施例中，沟槽108可为围绕中心半导体(例如，硅)支撑结构的一系列单个非连接沟槽或单个互连螺线型沟槽。在一个实施例中，沟槽108可具有从约2.25微米至约2.65微米的宽度1080。在一个优选的实施例中，宽度1080为约2.5微米。
图8示出了图像传感器11在更进一步处理之后的局部剖视图。在一个实施例中，至少沿沟槽108的侧壁表面形成介电层111、第二介电层111或介电内衬111。在一个实施例中，如通常在图8中所示，沿108的下部表面或底部表面提供介电层111。在一个实施例中，介电层111包含沉积氧化物，该沉积氧化物具有在约1,500埃至约2,600埃范围内的厚度。在一个实施例中，使用LPCVD技术和TEOS源极沉积介电层111。在后续步骤中，邻接包括在沟槽108内的介电层111形成导电材料112。根据一个优选的实施例，导电材料112包括金属材料以提供沟槽108内的较低电阻导电层。在一个优选的实施例中，导电材料112不同于掺杂多晶半导体材料，包括不同于掺杂多晶硅材料。
在一个实施例中，导电材料112包括钨。在一个优选的实施例中，导电材料112包括邻接介电层111的包含钛的第一金属层、邻接第一金属层的包含氮化钛的第二金属层以及包含钨的第三金属层。在一个实施例中，使用例如CMP技术将导电材料平坦化，从而将导电材料112留在沟槽108内。在一个优选的实施例中，导电材料112完全填充沟槽108并且与介电层111或介电层101的上部表面基本共平面。在一个实施例中，沟槽108和导电材料112被配置为提供导电沟槽结构115、深沟槽互连结构115或DTI结构115。因为本发明实施例的方法在用导电材料112形成沟槽108之前形成掺杂区域51和导电结构52，因此方法使得能够将金属材料用于导电材料112，从而改善图像传感器11的性能。另外，因为沟槽108在掺杂区域51和导电结构52之后形成，因此沿沟槽108形成较少缺陷，从而减小图像传感器11中的应力并且进一步改善性能和可靠性。
图9示出了图像传感器11在另外的处理之后的局部剖视图。在一个实施例中，使用接触掩膜和蚀刻步骤在导电结构52的至少一部分上方的介电层111和介电层101中形成开口114或通路114。作为例子，可使用光刻工艺形成掩膜层(未示出)。在形成通路114之后，可移除掩膜层。接着，在通路114内并且在介电层111上方形成导电材料116。可使用平坦化工艺诸如CMP工艺移除导电材料116的一部分并且将另一部分导电材料116留在通路114内。在一个实施例中，导电材料116包括邻接介电层111的包含钛的第一金属层、邻接第一金属层的包含氮化钛的第二金属层以及包含钨的第三金属层。根据本发明实施例，导电材料116和通路114为电连接到多个导电结构52和多个掺杂区域51的多个导电结构117的非限制性例子。
图10示出了图像传感器11在进一步处理之后的局部剖视图。在一个实施例中，导电层121、金属一层121或第一导电层121被形成为覆于介电层111上面或被形成在介电层111上。在一个实施例中，导电层121包括金属层，诸如铝、铝合金、铜、它们的组合或者本领域技术人员已知的类似导电材料。在一个实施例中，下面具有Ti/TiN阻挡层金属并且上面具有TiN抗反射涂层(ARC)的铝/铜/硅(Al/Cu/Si)可用于导电层121。在形成导电层121之后，可使用光刻掩膜和蚀刻技术以所需图案将导电层121图案化。在一个实施例中，将导电层121被图案化以提供与导电结构51和导电沟槽结构115的电连接，如通常例如在图10中所示。在后续的步骤中，介电层122或ILD层122被形成或被设置于介电层111和导电层121上方或之上。在一个实施例中，ILD层122包含沉积氧化物并且可使用例如CMP技术平坦化。在一个实施例中，在CMP之后ILD层122可具有在约5,500埃至约8,500埃范围内的厚度。
图11示出了图像传感器11在更进一步处理之后的局部剖视图。在一个实施例中，额外的导电互连件层126和额外的ILD层127被依次形成为覆于ILD层122上以提供绝缘互连结构128，该绝缘互连结构电互连到导电结构52和掺杂区域51并且进一步电互连到导电沟槽结构115中的导电材料112。在一个实施例中，绝缘互连结构128还可包括ILD层122和导电层121。在一个实施例中，导电互连件126包括与导电通路132或导电沟槽结构132互连的一个或多个导电层131。导电层131可为金属层，诸如铝、铝合金或本领域技术人员已知的其他导电互连材料。ILD层127可为沉积氧化物，并且可使用例如CMP技术平坦化。应当理解，可使用与图11中示出的相比更多或更少的导电互连件126和ILD层127。在一个实施例中，绝缘互连结构128还包括形成在最上的ILD层127上的外部接触134或顶部接触134。在一个实施例中，外部接触134可为金属，诸如包含钛、氮化钛、铝/铜/硅和氮化钛的多层结构。接着，在一个实施例中，可形成覆于最上的ILD层127上的钝化层138。在一个实施例中，钝化层138包括若干介电材料层。在一个实施例中，具有在约10,000埃至约15,000埃范围内的厚度的沉积氧化物来自于最上的ILD层127和外部接触134上。在一个实施例中，可使用高密度等离子体沉积氧化物。接着，可使用CMP工艺将沉积氧化物平坦化。在一个实施例中，在CMP步骤之后可留下大约5,000埃至约7,200埃。在一个实施例中，在平坦化氧化物层上形成氮化硅层。在一个实施例中，氮化硅层可具有在约3,000埃至约5,500埃范围内的厚度。接着，随后将钝化层138图案化以提供到外部接触134的接触开口140。在制造的该阶段，图像传感器11可经受特定晶圆级测试，诸如工艺控制测试或其他参数测试/定征。
图12示出了图像传感器11在另外的处理之后的局部剖视图。在一个实施例中，介电层141被形成在钝化层138上或覆于钝化层上，并且可使用例如CMP技术平坦化。在一个实施例中，第一介电层被沉积在钝化层上并且被平坦化以使用氮化硅层填充开口140(示于图11中)，并且具有停止层。在一个实施例中，第一介电层包含使用TEOS源极沉积的约15,000埃的LPCVD氧化物。在平坦化之后，第二介电层被沉积在钝化层138和第一介电层上方。在一个实施例中，第二介电层可为沉积氧化物，该沉积氧化物包含使用TEOS源极沉积的约15,000埃的LPCVD氧化物。根据本发明实施例，随后在大约230摄氏度至约260摄氏度下将第二介电层退火约2小时。在一个实施例中，如果表面粗糙度大于约5埃，则随后对第二介电层进行最终接触抛光。这提供用于晶圆粘结的增强表面。
在后续步骤中，使用例如晶圆粘结技术将载体晶圆142、半导体衬底142或第二半导体衬底142附接到介电层141。在一个实施例中，半导体衬底142被提供为预先处理为具有预选结构特征，诸如全局对准键和/或背侧划线，以更有利于图像传感器11的最终前端处理步骤。在一个优选的实施例中，半导体衬底142包括附接层144，诸如被配置为粘结到介电层141的氧化物层。在一个实施例中，可使用低温晶圆粘结技术将氧化物层直接粘结到介电层141。例如，介电层141和半导体衬底142上的氧化物层提供两个平坦的、非常干净的衬底，其中亲水性表面通过轻微的机械力接合在一起，随后通过范德华力保持在一起。在室温粘结之后，在高温(例如，大约400摄氏度)下退火将半导体衬底142熔合到半导体衬底21。在其他实施例中，附接层144可为粘合剂层或永久粘合剂层，诸如聚酰亚胺层、硅粘合剂层或在高达约400摄氏度稳定的其他粘合剂材料。在一个实施例中，可在半导体晶圆142附接到介电层141之后对粘合剂层进行热处理。
图13示出了图像传感器11在进一步处理之后的局部剖视图。在一个实施例中，从停止于介电区域26上的结构中移除半导体衬底21。在一个实施例中，可使用研磨和抛光技术或本领域技术人员已知的其他技术移除半导体衬底21。根据本发明实施例，与使用过蚀刻技术的此前工艺相比较，使用介电层26作为用于移除工艺的停止层提供背侧平面性或半导体区域27的平面性方面的改善。另外，此前工艺不使用SOI衬底并确实使用在任何像素结构形成之前形成的多晶硅填充沟槽，该工艺易受不需要的侧壁氧化物移除的影响，这导致在后续处理期间的缺陷生成。
在后续步骤中，掩膜层(未示出)可被设置在介电层26上方，其中开口151覆于导电沟槽结构115的至少一部分上。本发明实施例的一个优点在于导电沟槽结构115提供便利的对准结构1550或对准结构特征1550以用于将掩模对准以形成开口151。之后，可移除介电层26和介电层111(如果存在)的部分以暴露导电材料112的表面1121。在本发明实施例中，表面1121与导电材料112的表面1122相背或相背对，表面1122电连接到绝缘导电结构128。
图14和图15为根据可供选择实施例的半导体区域27的一部分的局部剖视图，其中介电区域26包括第一介电层261、第二介电层262和第三介电层263。根据该实施例，在移除半导体衬底21之后，也可移除第三介电层263和第二介电层262，从而留下邻接半导体区域27的主表面272的适当位置的第一介电层261。在可供选择的实施例中，第二介电层262也可与第一介电层261留在适当位置。在另外的实施例中，第二介电层262和第三介电层263两者可与第一介电层261留在适当位置。之后，可如此前所述形成开口151。
图16示出了图像传感器11在更进一步处理之后的局部剖视图。在一个实施例中，接触层156、导电接触156、导电电极156或第一电极156被形成在介电区域26的一部分上并且被电连接到导电沟槽结构115的导电材料112。在一个实施例中，导电接触156电连接到导电材料112的表面1121。在一个实施例中，导电接触156包括金属，诸如包含钛、氮化钛、铝/铜/硅和氮化钛或本领域技术人员已知的其他合适材料的多层结构。可使用光刻图案化和蚀刻工艺形成导电接触156。根据一个实施例，导电层121、导电互连件126和外部接触134中的一者或多者是电连接到导电沟槽结构115和导电栅极结构53的表面1122的第一接触结构的例子；并且导电接触156是电连接到导电沟槽结构115的表面1121的第二接触结构的例子。在一个实施例中，另一个掩膜层可被形成为覆于介电区域26上并且开口158可被形成在介电区域26内，优选地覆于光电二极管91的至少一部分上。
图17示出了图像传感器11在另外的处理之后的局部剖视图。在一个实施例中，抗反射涂层(ARC)161被设置在开口158内并且覆于介电区域26上。在一个实施例中，ARC层161可包括一个或多个介电材料层。在一个实施例中，ARC层161包括含有氧化物的第一介电层、第一介电层上的含有氮化物的第二介电层以及第二介电层上的含有氧化物的第三介电层。在形成ARC层161之后，开口163被形成为覆于导电接触156上以有利于图像传感器11至下一级组件的电连接，所述下一级组件诸如另一种半导体器件、控制电路、封装结构或本领域技术人员已知的另一个结构。根据本发明实施例，介电区域26(或第一焊盘介电层261)的一部分保留在图像传感器11的最终结构中。
图18示出了根据可供选择实施例的图像传感器110的局部剖视图。图像传感器110与图像传感器11类似并且仅有的差异将在下文中进行描述。在一个实施例中，使用多个导电沟槽结构115提供与导电层121和导电接触156中的一者或多者的电连接。根据本发明实施例，多个导电沟槽115可为多个单独的沟槽，或可为被配置成例如螺线型图案的单个沟槽。在一些实施例中，螺线型图案优选地提供减小的电阻、改善的加工能力和改善的可靠性。
根据上述所有内容，本领域中的技术人员可确定，根据一个实施例，用于形成图像传感器器件(例如，元件11、110)的方法包括提供半导体衬底(例如，元件21)，所述半导体衬底包括第一主表面(例如，元件23)和相背对的第二主表面(例如，元件24)，其中所述半导体衬底还包括邻接第一主表面设置的第一介电区域(例如，元件26、261、262、263)和邻接第一介电区域设置的第一半导体区域(例如，元件27、29、31)。该方法包括在第一半导体区域内形成多个掺杂区域(例如，元件51)以及在第一半导体区域上并且邻接多个掺杂区域的至少部分形成多个导电结构(例如，元件52)，其中多个掺杂区域和多个导电结构被配置为像素结构(例如，元件54)。该方法包括之后形成延伸穿过第一半导体区域到达第一介电区域的沟槽(例如，元件108)以及在沟槽内提供导电材料(例如，元件112)，其中导电材料与第一半导体区域电隔离，并且其中导电材料包括金属，并且其中沟槽和导电材料被配置为导电沟槽结构(例如，元件115)。该方法包括形成覆于第一半导体区域上的绝缘互连结构(例如，元件128)，其中绝缘互连结构电耦接至沟槽中的导电材料。该方法包括移除半导体衬底，并且留下第一介电区域的与第一半导体区域相邻的适当位置的至少一部分。该方法包括形成在第一介电区域上并且电耦接至沟槽中的导电材料的第一电极(例如，元件156)。
本领域的技术人员还应当理解，根据另一个实施例，形成背侧照明图像传感器器件(例如，元件11、110)的方法包括提供半导体衬底(例如，元件21)，所述半导体衬底包括第一主表面(例如，元件23)和相背对的第二主表面(例如，元件24)，其中所述半导体衬底还包括邻接第一主表面设置的第一介电区域(例如，元件26、261、262、263)和邻接第一介电区域设置的第一半导体区域(例如，元件27、29、31)，其中第一半导体区域包括与第一介电区域间隔开的第一表面(例如，元件271)。该方法包括在第一半导体区域内邻接第一表面形成多个掺杂区域(例如，元件51)以及邻接第一表面并且邻接多个掺杂区域的至少部分形成多个导电栅极结构(例如，元件52、53)，其中多个掺杂区域和多个导电栅极包括像素结构(例如，元件54)。该方法包括之后形成延伸穿过第一半导体区域到达第一介电区域的导电沟槽结构(例如，元件115)，其中导电沟槽结构包括与第一半导体区域电隔离的导电材料(例如，元件112)，并且其中导电材料包括金属。该方法包括形成覆于第一介电层上的绝缘互连结构(例如，元件128)，其中绝缘互连结构电耦接至沟槽中的导电材料的第一表面(例如，元件1122)。该方法包括将载体衬底(例如，元件142、144)附接到绝缘互连结构的外表面(例如，元件141)。该方法包括移除半导体衬底，并且留下第一介电区域的与第一半导体区域相邻的适当位置的至少一部分。该方法包括形成邻接第一介电区域并且电耦接至沟槽中的导电材料的第二表面(例如，元件1121)的第一电极(例如，元件156)。
本领域的技术人员还应当理解，根据又一个实施例，形成背侧照明图像传感器的方法包括提供具有第一主表面(例如，元件271)和第二主表面(例如，元件272)的半导体材料区域(例如，元件27)。该方法包括在半导体材料区域内邻接第一主表面形成像素结构(例如，元件54)，该像素结构包括多个掺杂区域(例如，元件51)和多个导电结构(例如，元件52)。该方法包括之后形成从第一主表面延伸到第二主表面的导电沟槽结构(例如，元件115)，其中导电沟槽结构包括金属材料，并且其中导电沟槽结构具有靠近半导体材料区域的第一主表面的第一表面(例如，元件1122)和邻接半导体材料区域的第二主表面的第二表面(例如，元件1121)。该方法包括形成电耦接至导电沟槽结构的第一表面的第一接触结构(例如，元件121、128)。该方法包括形成电耦接至导电沟槽结构的第二表面的第二接触结构(例如，元件156)，其中第二主表面(例如，元件272)被配置为接收入射光。
本领域的技术人员还应当理解，根据又一个实施例，图像传感器结构包括具有第一主表面(例如，元件271)和第二主表面(例如，元件272)的半导体材料区域(例如，元件27)。像素结构(例如，元件54)被设置在半导体材料区域内与第一主表面邻接，其中像素结构包括多个掺杂区域(例如，元件51)。导电沟槽结构(例如，元件115)被设置在从第一主表面延伸到第二主表面的半导体材料区域中，其中导电沟槽结构包括金属材料(例如，元件112)，并且其中导电沟槽结构具有邻接半导体材料区域的第一主表面的第一表面(例如，元件1122)和邻接半导体材料区域的第二主表面的第二表面(例如，元件1121)。第一接触结构(例如，元件121、128)电耦接至导电沟槽结构的第一表面。第二接触结构(例如，元件156)电耦接至导电沟槽结构的第二表面，其中第二主表面被配置为接收入射光。
在该结构的另一个实施例中，载体衬底141被附接到靠近第一主表面的半导体材料区域。
本领域的技术人员还应当理解，根据又一个实施例，暴露第一半导体区域的一部分包括在第一介电区域中提供开口，所述第一介电区域覆于包括光电二极管的多个掺杂区域的一部分上。在另一个实施例中，附接载体衬底包括用粘合剂层附接。在另外的实施例中，提供半导体衬底包括提供第一半导体区域以及提供第二半导体层；所述第一半导体区域包括邻接第一介电区域的第一半导体层；所述第二半导体层邻接第一半导体层，其中第一半导体层具有高于第二半导体层的掺杂物浓度。在又一个实施例中，提供半导体衬底包括提供具有在约7微米至约12微米范围内的厚度的第一半导体区域。在另一个实施例中，形成第一介电区域包括形成覆于第一半导体层上的第一焊盘介电层；形成覆于第一焊盘介电层上的第二焊盘介电层，其中第二焊盘介电层和第一焊盘介电层包括不同材料；以及形成覆于第二焊盘介电层上的第三焊盘介电层，其中第三焊盘介电层和第二焊盘介电层包括不同材料，并且其中第一焊盘介电层的至少一部分保留作为半导体图像传感器器件的一部分。
本领域的技术人员还应当理解，根据又一个实施例，提供半导体衬底包括提供具有第一主表面和相背对的第二主表面的第一半导体衬底；形成覆于第一载体衬底的第一主表面上的第一半导体层；形成邻接第一半导体层的第一介电区域；将第二半导体衬底附接到第一介电区域；以及从第二主表面中移除第一半导体衬底的部分以提供第一半导体区域。在另一个实施例中，提供半导体衬底包括提供具有第一主表面和相背对的第二主表面的第一半导体衬底；提供在第一半导体衬底内邻接第一半导体衬底的第一主表面的第一介电区域；提供邻接第一半导体衬底的第一主表面的第一半导体层；以及提供邻接第一半导体层的第二半导体层，其中第一半导体区域包括第一半导体层和第二半导体层。
本领域的技术人员还应当理解，根据另一个实施例，形成导电沟槽结构包括形成延伸穿过半导体材料区域的沟槽；形成至少内衬沟槽的侧壁表面的介电层；提供邻接第二介电层的导电材料；并且该方法还包括将导电材料平坦化。
根据上述全部内容，显然是已经描述了新型BSI图像传感器结构和形成BSI图像传感器结构的方法。除了其他结构特征以外，包括的还有导电沟槽结构，该结构包括有利于半导体材料区域的两个主表面之间的电连通的金属材料。一个主表面被配置用于接收入射光，并且相背对的材料表面上的像素结构被配置为以存储电荷的形式接收和透射入射光。导电沟槽结构有利于像素结构和其他部件诸如其他半导体器件或控制电路之间的电连通。除了别的以外，导电沟槽结构中的金属材料还减小电阻，从而改善图像传感器器件的性能。另外，该方法生产的图像传感器的缺陷减少，从而降低暗电流效应。另外，导电沟槽结构改善相邻像素之间的隔离，从而减少串扰和其他形式的干扰。
虽然本发明的主题通过特定的优选实施例和示例性实施例而描述，但上述附图及其描述仅示出了本发明主题的典型实施例，因此不应视为是对其范围的限制。显然，对于本领域的技术人员来说，许多替代形式和变型形式将是显而易见的。
如下文中的权利要求所反映，本发明的方面可在于少于上述公开的单个实施例的所有特征。因此，在下文中表述的权利要求书据此明确地并入该附图详述中，其中每项权利要求独立地作为本发明的单独实施例。此外，虽然本文所述的一些实施例包括其他实施例中包括的某些而非其他特征，但不同实施例的特征的组合意在落入本发明的范围内并且意在形成本领域技术人员应当理解的不同实施例。

Claims (10)

1.一种用于形成图像传感器器件的方法，所述方法包括：
提供包括第一主表面和相背对的第二主表面的半导体衬底，其中所述半导体衬底还包括邻接所述第一主表面设置的第一介电区域和邻接所述第一介电区域设置的第一半导体区域；
在所述第一半导体区域内形成多个掺杂区域；
在所述第一半导体区域上并且邻接所述多个掺杂区域的至少部分形成多个导电结构，其中所述多个掺杂区域和所述多个导电结构被配置为像素结构；
之后形成延伸穿过所述第一半导体区域到达所述第一介电区域的沟槽；
在所述沟槽内提供导电材料，其中所述导电材料与所述第一半导体区域电隔离，并且其中所述导电材料包括金属，并且其中所述沟槽和所述导电材料被配置为导电沟槽结构；
形成覆于所述第一半导体区域上的绝缘互连结构，其中所述绝缘互连结构电耦接至所述沟槽中的所述导电材料；
移除所述半导体衬底，并且留下所述第一介电区域的与所述第一半导体区域相邻的位置的至少一部分；以及
形成在所述第一介电区域上并且电耦接到所述沟槽中的所述导电材料的第一电极。
2.根据权利要求1所述的方法，还包括：
在所述第一多个导电结构和所述第一半导体区域上方形成第一介电层，其中形成所述沟槽包括形成延伸穿过所述第一介电层和所述第一半导体区域到达所述第一介电区域的沟槽，并且其中形成所述绝缘互连结构包括：
形成在所述第一介电层内并且电耦接到所述多个导电结构和所述多个掺杂区域的多个导电接触结构；
形成邻接所述第一介电层的第一导电互连结构，其中所述第一导电互连结构电耦接至所述第一沟槽内的所述导电材料和所述多个导电接触结构的至少一部分；
形成覆于所述第一导电互连结构和所述第一介电层上的第二介电层；
形成覆于所述第二介电层上的顶部导电结构，所述顶部导电结构电耦接至所述第一导电互连结构；
形成覆于所述顶部导电结构上的第三介电层；
使用所述导电沟槽结构作为对准结构特征来形成暴露所述顶部导电结构的至少部分的开口；以及
形成覆于所述第三介电层上的第四介电层，其中所述第四介电层包括基本上平坦的外表面。
3.根据权利要求1所述的方法，还包括：
在移除所述半导体衬底之前将载体衬底附接到所述绝缘互连结构的外表面；
移除所述第一介电区域的一部分，从而暴露第一半导体区域的一部分，并且留下所述第一介电区域的邻接所述第一半导体区域的另一部分的位置的另一部分；
提供与所述多个掺杂区域重叠的抗反射涂层；以及
暴露所述第一电极的一部分。
4.根据权利要求1所述的方法，其中：
在所述沟槽内提供所述导电材料包括：
提供至少内衬沟槽的侧壁表面的第二介电层；以及
提供邻接所述第二介电层的所述导电材料，其中所述导电材料包括提供包含钨的所述导电材料；并且
所述方法还包括将所述导电材料平坦化。
5.根据权利要求1所述的方法，其中提供所述半导体衬底包括：
提供具有第一主表面和相背对的第二主表面的第一半导体衬底；
形成覆于所述第一半导体衬底的所述第一主表面上的第一半导体层；
形成邻接所述第一半导体层的所述第一介电区域；
将第二半导体衬底附接到所述第一介电区域；
从所述第二主表面移除所述第一半导体衬底的部分以提供所述第一半导体区域。
6.根据权利要求1所述的方法，其中提供所述半导体衬底包括：
提供具有第一主表面和相背对的第二主表面的第一半导体衬底；
在所述第一半导体衬底内提供与所述第一半导体衬底的所述第一主表面邻接的所述第一介电区域；
提供与所述第一半导体衬底的所述第一主表面邻接的第一半导体层；以及
提供与所述第一半导体层邻接的第二半导体层，其中所述第一半导体区域包括所述第一半导体层和所述第二半导体层。
7.一种用于形成背侧照明图像传感器器件的方法，所述方法包括：
提供包括第一主表面和相背对的第二主表面的半导体衬底，其中所述半导体衬底还包括邻接所述第一主表面设置的第一介电区域和邻接所述第一介电区域设置的第一半导体区域，其中所述第一半导体区域包括与所述第一介电区域间隔开的第一表面；
在所述第一半导体区域内形成与所述第一表面邻接的多个掺杂区域；
形成邻接所述第一表面并且邻接所述多个掺杂区域的至少部分的多个导电栅极结构，其中所述多个掺杂区域和所述多个导电栅极包括像素结构；
之后形成延伸穿过所述第一半导体区域到达所述第一介电区域的导电沟槽结构，其中所述导电沟槽结构包括与所述第一半导体区域电隔离的导电材料，并且其中所述导电材料包括金属；
形成覆于所述第一介电层上的绝缘互连结构，其中所述绝缘互连结构电耦接至所述沟槽中的所述导电材料的第一表面；
将载体衬底附接到所述绝缘互连结构的外表面；
移除所述半导体衬底，并且留下所述第一介电区域的与所述第一半导体区域相邻的位置的至少一部分；以及
形成邻接所述第一介电区域并且电耦接至所述沟槽中的所述导电材料的第二表面的第一电极。
8.根据权利要求7所述的方法，还包括：
在所述第一多个导电栅极结构和所述第一半导体区域的所述第一表面上方形成第一介电层，其中形成所述导电沟槽结构包括：
形成延伸穿过所述第一介电层和所述第一半导体区域到达所述第一介电区域的沟槽；
提供至少内衬所述沟槽的侧壁表面的第二介电层；
提供邻接所述第二介电层的所述导电材料；以及
将所述导电材料平坦化。
9.一种用于形成背侧照明图像传感器的方法，所述方法包括：
提供具有第一主表面和第二主表面的半导体材料区域；
在所述半导体材料区域内邻接所述第一主表面形成像素结构，所述像素结构包括多个掺杂区域和多个导电结构；
之后形成从所述第一主表面延伸到所述第二主表面的导电沟槽结构，其中所述导电沟槽结构包括金属材料，并且其中所述导电沟槽结构具有靠近所述半导体材料区域的所述第一主表面的第一表面和邻接所述半导体材料区域的所述第二主表面的第二表面；
形成电耦接至所述导电沟槽结构的所述第一表面的第一接触结构；
形成电耦接至所述导电沟槽结构的所述第二表面的第二接触结构，其中所述第二主表面被配置为接收入射光。
10.根据权利要求9所述的方法，其中：
提供所述半导体材料区域包括：
提供邻接所述半导体材料区域的所述第二主表面的介电区域；
提供邻接所述介电区域的第一半导体层；以及
提供邻接所述第一半导体层的第二半导体层，其中所述第一半导体层具有比所述第二半导体层高的掺杂物浓度；并且
所述方法还包括：
从与所述多个像素重叠的所述第二主表面的第一部分移除所述介电区域的一部分，并且留下所述介电区域的在所述第二主表面的第二部分上的另一部分；以及
提供至少与所述第二主表面的所述第一部分重叠的抗反射涂层。
CN201610818514.7A 2015-09-29 2016-09-13 用于形成半导体图像传感器器件和结构的方法 Pending CN106558595A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/869,490 US9570494B1 (en) 2015-09-29 2015-09-29 Method for forming a semiconductor image sensor device
US14/869,490 2015-09-29

Publications (1)

Publication Number Publication Date
CN106558595A true CN106558595A (zh) 2017-04-05

Family

ID=57965101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610818514.7A Pending CN106558595A (zh) 2015-09-29 2016-09-13 用于形成半导体图像传感器器件和结构的方法

Country Status (4)

Country Link
US (2) US9570494B1 (zh)
JP (1) JP2017108109A (zh)
CN (1) CN106558595A (zh)
TW (1) TWI689065B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109246370A (zh) * 2018-11-19 2019-01-18 德淮半导体有限公司 图像传感器、其制作方法和操作方法以及成像装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3037720A1 (fr) * 2015-06-19 2016-12-23 St Microelectronics Crolles 2 Sas Composant electronique et son procede de fabrication
JP2017224741A (ja) * 2016-06-16 2017-12-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2018000357A1 (en) * 2016-06-30 2018-01-04 Texas Instruments Incorporated Power mosfet with metal filled deep sinker contact for csp
CN108630713B (zh) 2017-03-17 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
TWI837648B (zh) * 2017-07-31 2024-04-01 日商松下知識產權經營股份有限公司 拍攝裝置
US10559520B2 (en) * 2017-09-29 2020-02-11 Qualcomm Incorporated Bulk layer transfer processing with backside silicidation
FR3077927B1 (fr) 2018-02-13 2023-02-10 St Microelectronics Crolles 2 Sas Capteur d'images a eclairement par la face arriere
US11348955B2 (en) * 2018-06-05 2022-05-31 Brillnics Singapore Pte. Ltd. Pixel structure for image sensors
US10600894B2 (en) * 2018-07-03 2020-03-24 Qualcomm Incorporated Bipolar junction transistor and method of fabricating the same
TWI814902B (zh) * 2018-09-21 2023-09-11 日商索尼半導體解決方案公司 攝像裝置
US11581273B2 (en) * 2019-12-26 2023-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1217573A (zh) * 1997-11-14 1999-05-26 摩托罗拉公司 半导体图象传感器及其制造方法
US20120252154A1 (en) * 2007-12-05 2012-10-04 Intellectual Ventures Ii Llc Backside illuminated image sensor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973380B2 (en) 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
KR20090128899A (ko) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
US8889455B2 (en) * 2009-12-08 2014-11-18 Zena Technologies, Inc. Manufacturing nanowire photo-detector grown on a back-side illuminated image sensor
US20100327391A1 (en) * 2009-06-26 2010-12-30 Mccarten John P Back-illuminated image sensor with electrically biased frontside and backside
US8405751B2 (en) * 2009-08-03 2013-03-26 International Business Machines Corporation Image sensor pixel structure employing a shared floating diffusion
KR101389790B1 (ko) * 2012-05-24 2014-04-29 한양대학교 산학협력단 이미지 센서 및 그 구동 방법
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
JP2014022402A (ja) 2012-07-12 2014-02-03 Toshiba Corp 固体撮像装置
TWI595636B (zh) * 2012-11-29 2017-08-11 聯華電子股份有限公司 影像感測器及其製程
US9356061B2 (en) * 2013-08-05 2016-05-31 Apple Inc. Image sensor with buried light shield and vertical gate
KR102174650B1 (ko) * 2013-10-31 2020-11-05 삼성전자주식회사 이미지 센서

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1217573A (zh) * 1997-11-14 1999-05-26 摩托罗拉公司 半导体图象传感器及其制造方法
US20120252154A1 (en) * 2007-12-05 2012-10-04 Intellectual Ventures Ii Llc Backside illuminated image sensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109246370A (zh) * 2018-11-19 2019-01-18 德淮半导体有限公司 图像传感器、其制作方法和操作方法以及成像装置
CN109246370B (zh) * 2018-11-19 2021-04-27 德淮半导体有限公司 图像传感器、其制作方法和操作方法以及成像装置

Also Published As

Publication number Publication date
US9711556B2 (en) 2017-07-18
TW201724412A (zh) 2017-07-01
TWI689065B (zh) 2020-03-21
US20170092669A1 (en) 2017-03-30
US9570494B1 (en) 2017-02-14
JP2017108109A (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
CN106558595A (zh) 用于形成半导体图像传感器器件和结构的方法
US9818788B2 (en) Vertical transfer gate structure for a back-side illumination (BSI) complementary metal-oxide-semiconductor (CMOS) image sensor using global shutter capture
US9842878B2 (en) Semiconductor device and a manufacturing method thereof
TWI599025B (zh) 半導體影像感測元件與其形成方法
TWI443815B (zh) 包含背照式影像感測元件的裝置及影像感測元件的製造方法
US9214488B2 (en) Solid state imaging device
US7928527B2 (en) Delamination and crack resistant image sensor structures and methods
US9748308B2 (en) Method of fabricating multi-wafer image sensor
TWI390721B (zh) 具有延伸穿過基板之接觸栓的成像器以及成像器製造方法
CN111261645B (zh) 图像传感器及其形成方法
US20150357400A1 (en) Semiconductor device
CN106972037A (zh) 半导体器件及其形成方法
CN104051329B (zh) 用于堆叠器件的互连结构和方法
CN206907769U (zh) 具有由掺杂半导体材料制成的互连的堆叠图像传感器
US8178381B2 (en) Back side illumination image sensor and method for manufacturing the same
US8105917B2 (en) Connection pad structure for an image sensor on a thinned substrate
TWI717795B (zh) 影像感測器及其形成方法
CN101740595A (zh) 图像传感器及其制造方法
CN101383364A (zh) 图像传感器及其制造方法
CN105374835A (zh) 半导体器件及其制造方法
TW201015710A (en) Image sensor and method for manufacturing the same
US20240162264A1 (en) Device over photodetector pixel sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170405

WD01 Invention patent application deemed withdrawn after publication