CN106549667B - 数字小数分频器及其分频方法 - Google Patents

Abstract

本发明公开了一种数字小数分频器，包括PRBS生成器、扩展频偏表、N/N+1分频比模块、瞬时分频比模块、脉冲计数控制模块和配置接口；PRBS生成器的输出端连接到N/N+1分频比模块的输入端，N/N+1分频比模块的输出端连接到加法器的第一输入端，扩展频偏表的输出端连接到加法器的第二输入端，加法器的输出端连接到瞬时分频比模块的输入端，瞬时分频比模块的输出端连接到脉冲计数控制模块的第一输入端，脉冲计数控制模块的第一输出端分别连接到PRBS生成器和扩展频偏表的使能控制端，脉冲计数控制模块的第二输入端为脉冲信号Fin输入端，脉冲计数控制模块的第二输出端为脉冲信号Fout输出端。本发明能够产生任意小数的分频系数，适应高小数精度的分频需求，抗干扰性能好。

Description

数字小数分频器及其分频方法

技术领域

本发明涉及分频器，具体涉及一种数字小数分频器及其分频方法，应用于大规模数字及混合信号的SoC(System on Chip，片上***或***级芯片)中，以产生各种分频比的时钟输出。

背景技术

随技术的发展，对于SoC的要求越来越高，一个SoC中通常需要多种时钟，有时钟同源的要求，有时钟频率的要求，有时钟稳定度的要求。同时在各种方案中，均需要有最少的***电路，以节约成本和PCB的布板面积。近年来，工业界研发了各种频率合成技术，目前常用的频率合成技术包括：直接频率合成法，锁相频率合成法等几类。直接频率合成器一般采用直接对参考时钟进行取样、数字化，然后利用数字技术产生所需要的频率，这种技术一般需要一个正弦查找表以及D/A转换器，能够实现较小的频率间隔，控制灵活，但是输出频率受数字电路工作的最高时钟频率限制，同时也受制于D/A的转换速率。另外一种常见的方法是采用锁相环路进行频率合成，采用锁相环为基础，使得输出频率以输入频率的倍数进行变化，通过设定可变的分频比，从而得到所需要的输出频率。数字锁相技术能够很好地应用在整数分频上，对于小数分配的场景，需要采用更为复杂的技术，目前比较通用的方法是利用sigma-delta调制技术，但是sigma-delta技术本身也有很多限制，首先为了减少小数杂散，可能采取多阶的模型，导致设计复杂；同时对于某些采用反馈的sigma-delta调制器，本身存在着稳定性的问题，设计得不好，会导致整个锁相环路无法工作。同时，采用sigma-delta技术的锁相环一旦硬件设计完成，其架构及输出结果无法动态更改，有一定的局限性。

另外，在各种移动通信SoC中，通常包含了RF模块，而SoC中各种不同频率的时钟也相当多，数字时钟的高次谐波可对RF、PLL(Phase-Locked Loops，锁相环)、LO(LocalOscillator，本振)等敏感器件造成带内或带外干扰，从而影响***的性能甚至功能。

发明内容

本发明的目的是为解决目前基于sigma-delta调制器的小数分频器设计复杂、稳定性差、架构及输出结果难以更改，抗干扰能力差的技术问题，提供了一种数字小数分频器及其分频方法，能够产生任意小数的分频系数，适应高小数精度的分频需求，抗干扰性能好。

为了实现上述发明目的，本发明提供了一种数字小数分频器，包括PRBS生成器、扩展频偏表、N/N+1分频比模块、瞬时分频比模块、脉冲计数控制模块和配置接口；所述PRBS生成器的输出端连接到所述N/N+1分频比模块的输入端，所述N/N+1分频比模块的输出端连接到加法器的第一输入端，所述扩展频偏表的输出端连接到所述加法器的第二输入端，所述加法器的输出端连接到所述瞬时分频比模块的输入端，所述瞬时分频比模块的输出端连接到所述脉冲计数控制模块的第一输入端，所述脉冲计数控制模块的第一输出端分别连接到所述PRBS生成器和扩展频偏表的使能控制端，所述脉冲计数控制模块的第二输入端为脉冲信号Fin输入端，所述脉冲计数控制模块的第二输出端为脉冲信号Fout输出端，所述配置接口分别连接到所述PRBS生成器和扩展频偏表的配置端，所述配置接口还与外部用于配置的主机连接。

进一步地，所述PRBS生成器为7阶或31阶。

进一步地，所述扩展频偏表为对称数列，且所述数列各项之值的总和为0。

进一步地，所述瞬时分频比模块输入的瞬时分频比N_final为所述扩展频偏表的输出分频比N_offset与所述N/N+1分频比模块的输出分频比N或N+1之和，即N_final＝N_offset+N，或N_final＝N_offset+(N+1)。

进一步地，所述N/N+1分频比模块的输出分频比N或N+1由所述PRBS生成器输出的随机信号进行选定。

进一步地，所述分频比N或N+1的选定过程如下：

所述N/N+1分频比模块中设有N分频比计数器Count_N和N+1分频比计数器Count_N1，所述计数器Count_N用于计数所述N/N+1分频比模块的输出为N分频比的次数，所述计数器Count_N1用于计数所述N/N+1分频比模块的输出为N+1分频比的次数，在一个总周期内，需要所述N分频比的次数为A，需要所述N+1分频比的次数为B；

当所述PRBS生成器输出“0”时，所述N/N+1分频比模块的输出分频比选定为N，当所述PRBS生成器输出“1”时，所述N/N+1分频比模块的输出分频比选定为N+1；

当所述计数器Count_N计数到A后，如所述计数器Count_N1还未计数到B，则当所述PRBS生成器输出“0”和“1”时，所述N/N+1分频比模块的输出分频比均选定为N+1；

当所述计数器Count_N1计数到B后，如所述计数器Count_N还未计数到A，则当所述PRBS生成器输出“0”和“1”时，所述N/N+1分频比模块的输出分频比均选定为N。

进一步地，所述脉冲计数控制模块适于根据所述瞬时分频比模块输入的瞬时分频比N_final控制输入脉冲的吞吐及扣除，且当每完成一次N_final分频后，所述脉冲计数控制模块第一输出端的输出控制脉冲使能控制所述PRBS生成器及扩展频偏表，使PRBS序列进行移位，产生新的伪随机数，同时使所述扩展频偏表按序输出下一个偏移值。

进一步地，所述配置接口用于配置所述PRBS生成器的初始种子及所述扩展频偏表的内容。

一种数字小数分频器的分频方法，包括：***上电复位，通过配置接口对PRBS生成器的种子及扩展频偏表进行配置；配置N或N+1分频比的选择次数值，当满足选择次数值时，根据PRBS输出选择N或N+1分频比；与扩展频偏表输出相加得到瞬时分频比，根据瞬时分频比进行脉冲计数，且当计数值等于瞬时分频比时，输出脉冲Fout；PRBS序列移位，扩展频偏表输出下一值。

相比较现有技术，本发明的有益效果是：本发明的小数分频器采用PRBS作为选取N及N+1分频比的选择器，能够根据分频率系数，在有约束情况下，随机地产生N及N+1分频比，进一步地，本小数分频器设计了分频偏移查找表，采用可编程的偏移序列，对N及N+1分频比进行进一步地偏移化，扩大分频范围，从而实现时钟扩谱的功能，减少时钟高次谐波的峰值能量，从而减少时钟高次谐波对SoC内敏感器件的干扰，提高抑制EMI(Electro MagneticInterference，电磁干扰)的能力；本发明的小数分频器能够方便地采用全数字电路实现，并且能够提供50％占空比的输出时钟；从而能够产生任意小数的分频系数，能够适应高小数精度的分频需求。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1是本发明的数字小数分频器的示意图。

图2是本发明的一个具体实施例中数字小数分频器的示意图。

图3是本发明的一个具体实施例中PRBS生成器的示意图。

图4是本发明的另一个具体实施例中PRBS生成器的示意图。

图5是本发明的一个具体实施例中数字小数分频器的分频方法的流程示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机***中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

大规模SoC芯片中，根据各种规范的需要，在设计上会需要各种不同频率的时钟，而通常SoC本身只有很少的时钟源。因此，采用各种倍频及分频技术得到所需频率的内部或外部时钟是必不可少的手段。如果输入时钟是输出时钟的整数倍(或反之)的话，能够很方便地通过整数分频得到一定占空比的输出时钟。但是如果是小数分频的话，方案会复杂得多。本发明方案设计上，主要用于SoC中各种特定时钟的产生，如图1所示，将频率为Fref的输入时钟经分频器分成若干频率为Fout-1……Fout-n的输出时钟，用于SOC的工作时钟。

通常要求输出频率Fout是输入频率Fref的1/n，其中n为小数。

小数分频原理上假设输入信号频率为Fref，期望输出信号频率为Fout，其中:

X＝Fout/Fref且X>1，N<X<N+1，N为整数。因此，X可以描述为：

X＝N+Fr，Fr为小数部分。

即分频率系数X分为整数部分N，及小数部分Fr。X是介于分频比N及N+1的一个中间状态。其中分频比为N，在实现上采用每N个输入脉冲，得到一个输出脉冲的方式，当分频比为N+1时，则为每N+1个输入脉冲，得到一个输出脉冲。采用脉冲删除技术，如果有规律的分别选择分频比N及N+1，便能够得到平均意义上的小数分频值。

以分频比为73.1415为例，可以将模型抽象为：每输入731415个脉冲，输出10000个输出脉冲。经过计算，采用8585个73分频输出和1415个74分频率输出，可以正好等效于73.1415的分频系数，其他小数分频比以此类推。因此，如何有效地选择N及N+1分频比则成为关键。

同时，SoC内的时钟信号均为方波，而方波信号中包含基频分量和奇次谐波分量，能量也分布在基频信号及高次谐波分量中。通常这种谐波分量是设计中所希望避免的，特别是在GPS/BD等微小输入信号的芯片中，影响更为明显。如果在时钟设计上，主动地加入一些抖动，采用Clock-Dithering技术，相当于扩展时钟的频谱，将时钟能量扩展到一个更宽的频带，减少时钟峰值及其谐波的峰值能量，从而可以实现对SoC内敏感器件的干扰，同时提高抑制EMI的能力。

实施例1

如图2所示，本发明的数字小数分频器10，包括：

PRBS生成器101、扩展频偏表102、N/N+1分频比模块103、瞬时分频比模块104、脉冲计数控制模块105和配置接口106；PRBS生成器101的输出端连接到N/N+1分频比模块103的输入端，N/N+1分频比模块103的输出端连接到加法器的第一输入端，扩展频偏表102的输出端连接到加法器的第二输入端，加法器的输出端连接到瞬时分频比模块104的输入端，瞬时分频比模块104的输出端连接到脉冲计数控制模块105的第一输入端，脉冲计数控制模块105的第一输出端分别连接到PRBS生成器101和扩展频偏表102的使能控制端，脉冲计数控制模块105的第一输出端输出的脉冲控制信号用于使PRBS生成器101的序列进行移位，产生新的伪随机数，同时使扩展频偏表102按序输出下一个偏移值，脉冲计数控制模块105的第二输入端为脉冲信号Fin输入端，脉冲计数控制模块105的第二输出端为脉冲信号Fout输出端，配置接口106分别连接到PRBS生成器101和扩展频偏表102的配置端，配置接口106还与外部用于配置的主机连接，用于配置PRBS生成器101的初始种子及扩展频偏表102的内容。

如图3和4所示，PRBS生成器可为7阶或31阶。PRBS码具有“随机”特性，在PRBS码流中，二进制数“0”和“1”是随机出现的，同时PRBS码的周期长度与其阶数有关，对于n阶PRBS码，每个周期的序列长度为2n-1，在每个周期内，“0”和“1”是随机分布的，并且“0”和“1”的个数相等，其频谱特征与白噪声非常接近。图3为典型的7阶PRBS码型生成器，图4为典型的31阶PRBS码型生成器。本发明中，对于PRBS的阶数及生成式无特定需求，通常分频比的小数位数越多，会采用更高阶的PRBS生成器，以产生更多的随机序列。

扩展频偏表102存放可编程的频偏表格，用于叠加上N或N+1分频比的选择结果，目的是为了得到更宽的分频比范围，扩展时钟的频谱。其内部存放的内容可以根据需要按对称数列存放，如{-4,-3,-2,-1,0,+1,+2,+3,+4}，要求数列每项值总和为0。

瞬时分频比模块104输入的瞬时分频比N_final为扩展频偏表102的输出分频比N_offset与N/N+1分频比模块103的输出分频比N或N+1之和，即N_final＝N_offset+N，或N_final＝N_offset+(N+1)，N_final经过锁存后，用于控制脉冲计数控制模块105。

N/N+1分频比模块103的输出分频比N或N+1由PRBS生成器101输出的随机信号进行选定，分频比N或N+1的具体选定过程如下：

N/N+1分频比模块103中设有N分频比计数器Count_N和N+1分频比计数器Count_N1，计数器Count_N用于计数N/N+1分频比模块103的输出为N分频比的次数，计数器Count_N1用于计数N/N+1分频比模块103的输出为N+1分频比的次数，在一个总周期内，需要N分频比的次数为A，需要N+1分频比的次数为B；

当PRBS生成器101输出“0”时，N/N+1分频比模块103的输出分频比选定为N，当PRBS生成器101输出“1”时，N/N+1分频比模块103的输出分频比选定为N+1；

当计数器Count_N计数到A后，如计数器Count_N1还未计数到B，则当PRBS生成器101输出“0”和“1”时，N/N+1分频比模块103的输出分频比均选定为N+1；

当计数器Count_N1计数到B后，如计数器Count_N还未计数到A，则当PRBS生成器101输出“0”和“1”时，N/N+1分频比模块103的输出分频比均选定为N。

脉冲计数控制模块105适于根据瞬时分频比模块104输入的瞬时分频比N_final控制输入脉冲的吞吐及扣除，且当每完成一次N_final分频后，脉冲计数控制模块105第一输出端的输出控制脉冲使能控制PRBS生成器101及扩展频偏表102，使PRBS序列进行移位，产生新的伪随机数，同时使扩展频偏表102按序输出下一个偏移值。

脉冲计数控制模块105第一输出端输出的脉冲信号占空比为50％。

如图5所示，本发明的数字小数分频器10的工作原理和流程如下：

首先***上电复位，然后通过配置接口106对PRBS生成器101的种子及扩展频偏表102进行配置。其中N及N+1的值可以根据需要的实际分频比预先得到(N即为小数分频比的整数部分)，同时也能够预先计算出在一个总周期内所需要N分频的次数，和N+1分频的次数，这里分别记录为A和B。对于前面的实例，则A＝8585，B＝1415，N＝73。

初始状态时，PRBS生成器101根据默认的选择，生成‘0’或‘1’的值，相应选取N或N+1的值作为加法器的输入，同时扩展频偏表102默认输出第一个偏移值，结果相加后得到瞬时分频值，脉冲计数控制模块105根据瞬时分频值的大小，对输入脉冲Fin进行计数，当计数值等于瞬时分频值的时候，Fout输出一个脉冲。同时脉冲计数控制模块105对PRBS生成器101及扩展频偏表102给出使能脉冲，使得PRBS生成器101进行移位，以产生下一随机‘0’或‘1’，扩展频偏表102地址也相应加1，并给出下一偏移值。N/N+1分频比模块103然后根据随机‘0’或‘1’，继续输出N或N+1，同时叠加上新的频偏值，得到下一个瞬时频偏值，并输入给脉冲计数控制模块105，如此反复。其中，N/N+1分频比模块输出分频比的选择需要有内部计数器对N及N+1的选择次数A和B进行计数，当N分频比计数器Count_N等于A后，且N+1分频计数器Count_N1还未计满时，不论PRBS生成器101输出是什么，只能选择N+1的分频比，反之一样。当内部计数器分别计满为A和B后，同时重置为零，并重新开始。A及B的计数器的值实际上决定了小数分频系数的小数部分。

扩展频偏表102中由于是对称的序列，且其总和为零，因此从整体上看，其对于分频比的偏移影响为零。加入扩展频偏表102的目的是让数字小数分频器10在一个较大的分频比范围内工作，从频谱上看，可以扩展分频时钟的频谱，减少时钟在高次谐波上的能力，从而减少对***的影响。另外，扩展频偏表102内的序列排布是可编程的，可以采用对称序列，符合Sin波形的序列，符合三角波形的序列等，但是必须是对称的。从而使得在整体上，分频时钟的频率符合小数分频比的关系。但在较小的观察周期下，分频时钟的频率呈现围绕最终频率而左右偏移的效果。

另外，脉冲计数控制模块105可以根据瞬时分频比的值是奇数还是偶数，可以分别采用上升沿或下降沿输出翻转的方式，从而实现50％占空比的输出时钟。

最后，通用的PRBS序列在一个周期内输出的‘0’和‘1’是一样多的，但是对于某些场合，我们希望更改‘0’和‘1’的输出比例，特别是对于选用N分频比的次数A和选用N+1分频比次数B有较大倍数关系的时候，可以对通用PRBS序列进行改造，选取一组内部移位寄存器的输出节点，并利用组合逻辑的‘与’‘或’关系，人为地更改‘0’和‘1’的比例，从而使得当(如：A<<B的时候，反之同样)PRBS生成器101随机生成‘0’的概率也远小于生成‘1’的概率，并且能够让‘0’与‘1’的比例与A/B的比例尽量接近。这样***会最大程度地避免连续选择N或N+1分频比的概率。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (7)

1.一种数字小数分频器，其特征在于，包括：

伪随机比特序列PRBS生成器、扩展频偏表、N/N+1分频比模块、瞬时分频比模块、脉冲计数控制模块和配置接口；所述PRBS生成器的输出端连接到所述N/N+1分频比模块的输入端，所述N/N+1分频比模块的输出端连接到加法器的第一输入端，所述扩展频偏表的输出端连接到所述加法器的第二输入端，所述加法器的输出端连接到所述瞬时分频比模块的输入端，所述瞬时分频比模块的输出端连接到所述脉冲计数控制模块的第一输入端，所述脉冲计数控制模块的第一输出端分别连接到所述PRBS生成器和扩展频偏表的使能控制端，所述脉冲计数控制模块的第二输入端为脉冲信号Fin输入端，所述脉冲计数控制模块的第二输出端为脉冲信号Fout输出端，所述配置接口分别连接到所述PRBS生成器和扩展频偏表的配置端，所述配置接口还与外部用于配置的主机连接；

所述N/N+1分频比模块的输出分频比N或N+1由所述PRBS生成器输出的随机信号进行选定，所述分频比N或N+1的选定过程如下：

所述N/N+1分频比模块中设有N分频比计数器Count_N和N+1分频比计数器Count_N1，所述计数器Count_N用于计数所述N/N+1分频比模块的输出为N分频比的次数，所述计数器Count_N1用于计数所述N/N+1分频比模块的输出为N+1分频比的次数，在一个总周期内，所述N分频比的次数为A，所述N+1分频比的次数为B；

当所述PRBS生成器输出“0”时，所述N/N+1分频比模块的输出分频比选定为N，当所述PRBS生成器输出“1”时，所述N/N+1分频比模块的输出分频比选定为N+1；

当所述计数器Count_N计数到A后，如所述计数器Count_N1还未计数到B，则当所述PRBS生成器输出“0”和“1”时，所述N/N+1分频比模块的输出分频比均选定为N+1；

当所述计数器Count_N1计数到B后，如所述计数器Count_N还未计数到A，则当所述PRBS生成器输出“0”和“1”时，所述N/N+1分频比模块的输出分频比均选定为N。

2.根据权利要求1所述的数字小数分频器，其特征在于，所述PRBS生成器为7阶，或者所述PRBS生成器为31阶。

3.根据权利要求1所述的数字小数分频器，其特征在于，所述扩展频偏表为对称数列，且所述数列各项之值的总和为0。

4.根据权利要求1所述的数字小数分频器，其特征在于，所述瞬时分频比模块输入的瞬时分频比N_final为所述扩展频偏表的输出分频比N_offset与所述N/N+1分频比模块的输出分频比N或N+1之和，即N_final＝N_offset+N，或N_final＝N_offset+(N+1)。

5.根据权利要求1所述的数字小数分频器，其特征在于，所述脉冲计数控制模块用于根据所述瞬时分频比模块输入的瞬时分频比N_final控制输入脉冲的吞吐及扣除，且当每完成一次N_final分频后，所述脉冲计数控制模块第一输出端的输出控制脉冲使能控制所述PRBS生成器及扩展频偏表，使PRBS序列进行移位，产生新的伪随机数，同时使所述扩展频偏表按序输出下一个偏移值。

6.根据权利要求1所述的数字小数分频器，其特征在于，所述配置接口用于配置所述PRBS生成器的初始种子及所述扩展频偏表的内容。

7.一种数字小数分频器的分频方法，其特征在于，包括：

***上电复位，通过配置接口对PRBS生成器的种子及扩展频偏表进行配置；

配置N或N+1分频比的选择次数值，当满足选择次数值时，根据PRBS输出选择N或N+1分频比；

与扩展频偏表输出相加得到瞬时分频比，根据瞬时分频比进行脉冲计数，且当计数值等于瞬时分频比时，输出脉冲Fout；

PRBS序列移位，扩展频偏表输出下一值；

所述数字小数分频器包括N/N+1分频比模块，所述根据PRBS输出选择N或N+1分频比具体为：

所述N/N+1分频比模块中设有N分频比计数器Count_N和N+1分频比计数器Count_N1，所述计数器Count_N用于计数所述N/N+1分频比模块的输出为N分频比的次数，所述计数器Count_N1用于计数所述N/N+1分频比模块的输出为N+1分频比的次数，在一个总周期内，所述N分频比的次数为A，所述N+1分频比的次数为B；

当所述PRBS生成器输出“0”时，所述N/N+1分频比模块的输出分频比选定为N，当所述PRBS生成器输出“1”时，所述N/N+1分频比模块的输出分频比选定为N+1；

当所述计数器Count_N计数到A后，如所述计数器Count_N1还未计数到B，则当所述PRBS生成器输出“0”和“1”时，所述N/N+1分频比模块的输出分频比均选定为N+1；

当所述计数器Count_N1计数到B后，如所述计数器Count_N还未计数到A，则当所述PRBS生成器输出“0”和“1”时，所述N/N+1分频比模块的输出分频比均选定为N。