CN106533475A - 一种接收机前端电路 - Google Patents

Abstract

本发明涉及一种接收机前端电路，包括全差分低噪声跨导放大级模块、25％占空比的开关混频级模块和跨阻放大级模块；所述全差分低噪声跨导放大级模块，采用源简并电感共源电路结构，与外部输入设备连接，接入射频电压，将射频电压转化为射频电流；所述开关混频级模块，与全差分低噪声跨导放大级模块连接，接入本振信号，对射频电流进行无源混频和滤波，输出中频电流；所述跨阻放大级模块，与开关混频级模块连接，通过增益自举和PMOS管分流将中频电流转换为中频电压输出。相对现有技术，本发明结构简单，转换增益高，线性度好，端口隔离度好，低噪声，高速度。

Description

一种接收机前端电路

技术领域

本发明涉及一种接收机前端电路。

背景技术

随着无线通信技术的不断发展，手机、全球定位***和无线宽带网络等设备在人们的日常生活中扮演日益重要的角色。对于移动通信的便携设备，一般采用电池供电，要求在低电压、低功耗下工作。由于低电压、低功耗及小体积的需要，发展趋势是将前端的模拟射频电路与后端的数字电路集成于一个芯片上。目前数字***的工作电压及功耗可以做得非常低，而数字***的低电压不适合于模拟射频电路的工作，因为当模拟射频电路取与后端同样大小的电压时，射频电路的动态范围、线性度、工作频率及增益大大受到限制。这样就会有前端的射频电路的工作电压和功耗与后端的数字电路的工作电压和功耗不一致的问题。

发明内容

本发明的目的是提供一种接收机前端电路，所要解决的技术问题是：射频电路的动态范围、线性度、工作频率及增益大大受到限制。

本发明解决上述技术问题的技术方案如下：一种接收机前端电路，包括全差分低噪声跨导放大级模块、25％占空比的开关混频级模块和跨阻放大级模块；

所述全差分低噪声跨导放大级模块，采用源简并电感共源电路结构，与外部输入设备连接，接入射频电压，将射频电压转化为射频电流；

所述开关混频级模块，与全差分低噪声跨导放大级模块连接，接入本振信号，对射频电流进行无源混频和滤波，输出中频电流；

所述跨阻放大级模块，与开关混频级模块连接，通过增益自举和PMOS管分流将中频电流转换为中频电压输出。

本发明的有益效果是：全差分低噪声跨导放大级采用源简并电感共源电路结构，具有较好的输入匹配特性；开关混频级模块采用无源混频的方式，不存在静态功耗且消除了闪烁噪声；跨阻放大级模块中输入NMOS管的等效跨导增强，输入阻抗被进一步降低，提高了电流利用效率和端口隔离度；同时PMOS管分流，减小了负载电阻占用的电压裕度，稳定输出静态工作点，提高了线性度；实现降低了电路的工作电压和功耗，克服了移动通信设备数-模混合单片集成***中的前端射频电路与后端数字电路工作电压和功耗不一致这一缺点；相比电压模式射频集成电路具有更高的速度、更好的抗干扰性、更低的功耗和更简化的电路结构。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，所述跨导放大级模块包括NMOS管M1～NMOS管M6，电容C1～电容C6，电感L1～电感L6，电阻R1～R4，NMOS管M1的栅极经电感L1与所述电容C1的一端连接，电容C1的另一端与射频电压信号正极端Vin1连接；NMOS管M1的漏极与NMOS管M3的源极连接，其源极经电感L3接地，其源极还经电容C3与其栅极连接；NMOS管M3的栅极接电源VDD，其漏极经电感L5接电源VDD，还经电容C6与开关混频级模块2连接；所述NMOS管M5的源极接地，其漏极经电阻R1与电源VDD连接，其栅极与其漏极连接，其栅极还经电阻R3连接至电容C1与电感L1之间的连线；

NMOS管M2的栅极经电感L2与所述电容C2的一端连接，电容C2的另一端与射频电压信号负极端Vin2连接；NMOS管M2的漏极与NMOS管M4的源极连接，其源极经电感L4接地，其源极还经电容C4与其栅极连接；NMOS管M4的栅极接电源VDD，其漏极经电感L6接电源VDD，还经电容C5与开关混频级模块连接；所述NMOS管M6的源极接地，其漏极经电阻R2与电源VDD连接，其栅极与其漏极连接，其栅极还经电阻R4与电容C2连接。

进一步方案的有益效果：无需进行电压与电流的转换，避免了使用高阻节点，从而提高了降噪性能，并降低了功耗；同时，可以获得比单端电路更好的性能；在单端下源极电感与地线之间会引入不确定的寄生电感从而破坏电路的输入匹配，本电路结构完全避免了这种现象，并且有效地抑制了直流偏移。

进一步，所述开关混频级模块包括第一I路和第一Q路，所述第一I路和第一Q路连接。

进一步方案的有益效果：通过第一I路和第一Q路协调运作进行信号混频，提升混频效率和端口隔离度，避免了在任意一个时间节点上电流在不同的开关管之间分流而导致IQ两路之间产生回路，提高了线性度。

进一步，所述第一I路包括电容C7、电容C8、电阻R5、电阻R6，NMOS管M7～NMOS管M10；

NMOS管M7的栅极经电容C8接入本振信号VLo180，还经电阻R6接入偏置电压Vblo，其栅极还与NMOS管M10的栅极连接；其源级分别与第一Q路和电容C5连接，其漏极分别与NMOS管M9的漏极和跨阻放大级模块连接；NMOS管M8的栅极经电容C7接入本振信号VLo0，其栅极还经电阻R5接入置电压Vblo，其栅极还与NMOS管M9的栅极连接；其源级分别与第一Q路和电容C5连接，其漏极分别与NMOS管M10的漏极和跨阻放大级模块连接；NMOS管M9和NMOS管M10的源极均与第一Q路连接，还同时与电容C6连接。

进一步方案的有益效果：在任意一个时间节点上，四个开关管只有一个开关管处于导通状态，产生的射频电流信号就会全部送入到这个导通的开关管中，从而避免了电流在不同的开关管之间的分流，因此就避免了第一I路和第一Q路之间回路的产生，线性度得到优化。

进一步，所述第一Q路包括电容C9、电容C10、电阻R7、电阻R8，NMOS管M11～NMOS管M14；

NMOS管M14的栅极经电容C10接入本振信号Vlo270，还经电阻R8接入偏置电压Vblo，其栅极还与NMOS管M11的栅极连接；其源级分别与NMOS管M7和NMOS管M8的源极连接；其漏极分别与NMOS管M12的漏极和跨阻放大级模块连接；NMOS管M13的栅极经电容C9接入本振信号Vlo90，其栅极还经电阻R7接入置电压Vblo，其栅极还与NMOS管M12的栅极连接；分别与NMOS管M7和NMOS管M8的源极连接；其漏极分别与NMOS管M11的漏极和跨阻放大级模块连接；NMOS管M11和NMOS管M12的源极相连，其连接端分别与NMOS管M9和NMOS管M10的源极连接。

进一步方案的有益效果：在任意一个时间节点上，四个开关管只有一个开关管处于导通状态，产生的射频电流信号就会全部送入到这个导通的开关管中，从而避免了电流在不同的开关管之间的分流，因此就避免了第一I路和第一Q路之间回路的产生，线性度得到优化。

进一步，NMOS管M7的漏极与NMOS管M10的漏极之间通过滤波电容C11连接；NMOS管M11的漏极与NMOS管M14的漏极之间通过滤波电容C12连接。

进一步方案的有益效果：电容C11和电容C12能使射频信号近似交流接地，将射频电流尽可能多地吸入开关混频级模块，同时利于下混频产生的中频信号注入跨阻放大级模块并且减少本振信号到跨阻放大级模块的馈通。

进一步，所述跨阻放大级模块包括第二I路和第二Q路，所述第二I路与所述第一I路连接，所述第二Q路与第一Q路连接。

进一步方案的有益效果：通过第二I路和第二Q路分别与第一I路和第一Q路对接，分别运作进行信号混频，提升混频效率和端口隔离度，降低了跨阻放大级的输入阻抗，稳定输出静态工作点，提高了线性度。

进一步，所述第二I路包括NMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、PMOS管M19、PMOS管M20、电阻R9、电阻R10和第一辅助运放BP；

NMOS管M15的栅极和NMOS管M16的栅极均接入偏置电压vb0，NMOS管M15的源极和NMOS管M16的源极均接地，NMOS管M15的漏极分别与NMOS管M17的源极、NMOS管M7的漏极和第一辅助运放BP输入端连接；NMOS管M16的漏极分别与NMOS管M18的源极、NMOS管M10的漏极和第一辅助运放BP输入端连接；

NMOS管M17的栅极和NMOS管M18的栅极分别与第一辅助运放BP的输出端连接，NMOS管M17的漏极与电路输出正端VI+和PMOS管M19的漏极连接；NMOS管M18的漏极与电路输出负端VI-和PMOS管M20的漏极连接；

PMOS管M19的漏极经电阻R9接入电源电压VDD，PMOS管M19的源极接入电源电压VDD，PMOS管M19的栅极和PMOS管M20的栅极均接入偏置电压vb3；PMOS管M20的漏极经电阻R10接入电源电压VDD，PMOS管M20的源极接入电源电压VDD。

进一步方案的有益效果：使用了增益自举结构以及PMOS管分流技术，输入NMOS管的等效跨导增强使得输入阻抗被进一步降低，提高了电流利用效率和端口隔离度；PMOS管分流减小了负载电阻占用的电压裕度，稳定输出静态工作点，提高了线性度；有效地将中频电流转换为中频电压输出，同时克服了带有电阻负反馈的运算跨导放大器中功耗、增益和带宽之间的制约、以及噪声和射频信号通过负载电容馈通至输出端等缺陷。

进一步，所述第二Q路包括NMOS管M21、NMOS管M22、NMOS管M23、NMOS管M24、PMOS管M25和PMOS管M26、电阻R11、电阻R12和第二辅助运放BP；

NMOS管M21的栅极和NMOS管M22的栅极均接入偏置电压vb0，NMOS管M21的源极和NMOS管M22的源极均接地，NMOS管M21的漏极分别与NMOS管M23的源极、NMOS管M11的漏极和第二辅助运放BP输入端连接；NMOS管M22的漏极分别与NMOS管M24的源极、NMOS管M14的漏极和第二辅助运放BP输入端连接；

NMOS管M23的栅极和NMOS管M24的栅极分别与第二辅助运放BP的输出端连接，NMOS管M23的漏极与电路输出正端VQ+和PMOS管M25的漏极连接；NMOS管M24的漏极与电路输出负端VQ-和PMOS管M26的漏极连接；

PMOS管M25的漏极经电阻R11接入电源电压VDD，PMOS管M25的源极接入电源电压VDD，PMOS管M25的栅极和PMOS管M26的栅极均接入偏置电压vb3；PMOS管M26的漏极经电阻R12接入电源电压VDD，PMOS管M26的源极接入电源电压VDD。

进一步方案的有益效果：使用了增益自举结构以及PMOS管分流技术，输入NMOS管的等效跨导增强使得输入阻抗被进一步降低，提高了电流利用效率和端口隔离度；PMOS管分流减小了负载电阻占用的电压裕度，稳定输出静态工作点，提高了线性度；有效地将中频电流转换为中频电压输出，同时克服了带有电阻负反馈的运算跨导放大器中功耗、增益和带宽之间的制约、以及噪声和射频信号通过负载电容馈通至输出端等缺陷。

进一步，所述第一辅助运放BP与所述第二辅助运放BP结构一致，所述第一辅助运放BP包括NMOS管BPM₃、NMOS管BPM₄、NMOS管BPM₅、NMOS管BPM₆、PMOS管BPM₀、PMOS管BPM₁、PMOS管BPM₂、PMOS管BPM₇、PMOS管BPM₈、PMOS管BPM₉、PMOS管BPM₁₀、PMOS管BPM₁₁和PMOS管BPM₁₂；

所述PMOS管BPM₁的栅极与所述NMOS管M15的漏极连接，所述PMOS管BPM₂的栅极与所述NMOS管M16的漏极连接，所述PMOS管BPM₁的源极和PMOS管BPM₂的源极均与所述PMOS管BPM₀的漏极连接，所述PMOS管BPM₀的栅极接入偏置电压vb2，所述PMOS管BPM₀的源极分别与所述PMOS管BPM₁₁的漏极和PMOS管BPM₁₂的漏极连接，所述PMOS管BPM₁₁的栅极与所述PMOS管BPM₈的漏极连接，所述PMOS管BPM₁₂的栅极与所述PMOS管BPM₇的漏极连接，所述PMOS管BPM₁₁和PMOS管BPM₁₂的源极均接入电压VDD；

所述NMOS管BPM₃的漏极与所述NMOS管M17的栅极连接，所述PMOS管BPM₄的漏极与所述NMOS管M18的栅极连接，所述NMOS管BPM₃的栅极和NMOS管BPM₄的栅极均接入偏置电压vb1，所述NMOS管BPM₃的源极分别与PMOS管BPM₁的漏极和NMOS管BPM₅的漏极连接；所述NMOS管BPM₄的源极分别与PMOS管BPM₂的漏极和NMOS管BPM₆的漏极连接；所述NMOS管BPM₅的栅极和NMOS管BPM₆的栅极均接入偏置电压vb0，所述NMOS管BPM₅的源极和NMOS管BPM₆的源极均接地；

所述PMOS管BPM₇的漏极与所述NMOS管BPM₃的漏极连接，所述PMOS管BPM₈的漏极与所述NMOS管BPM₄的漏极连接，所述PMOS管BPM₈的栅极和PMOS管BPM₇的栅极均接入偏置电压vb2，所述PMOS管BPM₇的源极与所述PMOS管BPM₉的漏极连接，所述PMOS管BPM₈的源极与所述PMOS管BPM₁₀的漏极连接，所述PMOS管BPM₉的栅极和PMOS管BPM₁₀的栅极均接入偏置电压vb2，所述PMOS管BPM₉的源极和PMOS管BPM₁₀的源极均接入电压VDD。

采用上述进一步方案的有益效果是：第一辅助运放BP和第二辅助运放BP用来改善输入NMOS管的等效跨导，不需要太快的速度和建立时间；降低了整体运放的功耗和芯片面积。

附图说明

图1为本发明的模块框图；

图2为本发明的电路原理示意图；

图3为本发明中跨导放大器的输入匹配结构电路原理图；

图4为本发明中辅助运放BP结构示意图；

图5为本发明增益自举技术原理图；

图6为本发明中噪声跨导放大器的S参数仿真结果图；

图7为本发明中噪声跨导放大器的噪声系数仿真结果图；

图8为本发明转换增益仿真结果图；

图9为本发明噪声系数仿真结果图；

图10为本发明线性度仿真结果图。

附图中，各标号所代表的部件列表如下：

1、全差分低噪声跨导放大级模块，2、开关混频级模块，3、跨阻放大级模块。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

如图1所示，一种接收机前端电路，包括全差分低噪声跨导放大级模块1、25％占空比的开关混频级模块2和跨阻放大级模块3；

所述全差分低噪声跨导放大级模块1，采用源简并电感共源电路结构，与外部输入设备连接，具有较好的输入匹配特性，接入射频电压，将射频电压转化为射频电流；

所述开关混频级模块2，与跨导放大级模块1连接，接入本振信号，对射频电流进行无源混频和滤波，输出中频电流；

所述跨阻放大级模块3，与开关混频级模块2连接，通过增益自举和PMOS管分流将中频电流转换为中频电压输出。

可选的，作为本发明的一个实施例：如图2所示，所述全差分低噪声跨导放大级模块1包括NMOS管M1～NMOS管M6，电容C1～电容C6，电感L1～电感L6，电阻R1～R4，NMOS管M1的栅极经电感L1与所述电容C1的一端连接，电容C1的另一端与射频电压信号正极端Vin1连接；NMOS管M1的漏极与NMOS管M3的源极连接，其源极经电感L3接地，其源极还经电容C3与其栅极连接；NMOS管M3的栅极接电源VDD，其漏极经电感L5接电源VDD，还经电容C6与开关混频级模块2连接；所述NMOS管M5的源极接地，其漏极经电阻R1与电源VDD连接，其栅极与其漏极连接，其栅极还经电阻R3连接至电容C1与电感L1之间的连线；

NMOS管M2的栅极经电感L2与所述电容C2的一端连接，电容C2的另一端与射频电压信号负极端Vin2连接；NMOS管M2的漏极与NMOS管M4的源极连接，其源极经电感L4接地，其源极还经电容C4与其栅极连接；NMOS管M4的栅极接电源VDD，其漏极经电感L6接电源VDD，还经电容C5与开关混频级模块2连接；所述NMOS管M6的源极接地，其漏极经电阻R2与电源VDD连接，其栅极与其漏极连接，其栅极还经电阻R4与电容C2连接。

上述实施例中，全差分低噪声跨导放大级模块1采用源简并电感共源电路结构，输出射频电流，具有较好的输入匹配特性；将差分输入电压转化为差分电流，传送到输出端，不需要经过电流—电压—电流的转化，而可以直接输入后端的开关混频级模块2；全差分低噪声跨导放大级模块1的输入匹配结构如图3所示，全差分低噪声跨导放大级模块1输入MOS管的源极采用电感负反馈，为了实现输入阻抗为纯电阻，需要在栅极串联一个电感，以便与寄生的栅源电容Cgs，源极负反馈电感共同构成谐振回路；但是为了得到纯电阻，必须使阻抗的虚部为零，使得所需栅极电感的值很大，难以在片上集成，而且大电感会产生很大的热噪声；为了便于集成，可以在栅源两端并联一个附加电容来减小栅源两端的等效电容，从而减小了栅极电感；NMOS管M1、NMOS管M2的源极电感L3、电感L4形成去耦结构，栅极电感L1、电感L2调整输入电路的谐振频率，电感L1、电感L2和电感L3、电感L4完成输入阻抗的匹配。

C_gs＝C_gs1+C3

Z_in(s)为全差分低噪声跨导放大级模块1的输入阻抗，C_gs1为NMOS管M1栅源两端的寄生电容，C_gs为NMOS管M1栅源两端的等效电容，ω_T为NMOS管的特征频率值，ω₀为谐振频率，gm为NMOS管的跨导值,Rs为50Ω的匹配阻抗。在一定的偏置和器件尺寸条件下，选择合适的电感L1和电感L3使得电路在工作频率处输入阻抗等于50Ω，从而实现输入阻抗匹配；全差分低噪声跨导放大级模块1的有效跨导为：

g_m为输入NMOS管的跨导，Cgs为NMOS管栅源两端的等效电容。

可选的，作为本发明的一个实施例：如图2所示，所述开关混频级模块2包括第一I路和第一Q路，所述第一I路和第一Q路连接。

可选的，作为本发明的一个实施例：如图2所示，所述第一I路包括电容C7、电容C8、电阻R5、电阻R6，NMOS管M7～NMOS管M10；

NMOS管M7的栅极经电容C8接入本振信号VLo180，还经电阻R6接入偏置电压Vblo，其栅极还与NMOS管M10的栅极连接；其源级分别与第一Q路和电容C5连接，其漏极分别与NMOS管M9的漏极和跨阻放大级模块3连接；NMOS管M8的栅极经电容C7接入本振信号VLo0，其栅极还经电阻R5接入置电压Vblo，其栅极还与NMOS管M9的栅极连接；其源级分别与第一Q路和电容C5连接，其漏极分别与NMOS管M10的漏极和跨阻放大级模块3连接；NMOS管M9和NMOS管M10的源极均与第一Q路连接，还同时与电容C6连接。

可选的，作为本发明的一个实施例：如图2所示，所述第一Q路包括电容C9、电容C10、电阻R7、电阻R8，NMOS管M11～NMOS管M14；

NMOS管M14的栅极经电容C10接入本振信号Vlo270，还经电阻R8接入偏置电压Vblo，其栅极还与NMOS管M11的栅极连接；其源级分别与NMOS管M7和NMOS管M8的源极连接；其漏极分别与NMOS管M12的漏极和跨阻放大级模块3连接；NMOS管M13的栅极经电容C9接入本振信号Vlo90，其栅极还经电阻R7接入置电压Vblo，其栅极还与NMOS管M12的栅极连接；分别与NMOS管M7和NMOS管M8的源极连接；其漏极分别与NMOS管M11的漏极和跨阻放大级模块3连接；NMOS管M11和NMOS管M12的源极相连，其连接端分别与NMOS管M9和NMOS管M10的源极连接。

可选的，作为本发明的一个实施例：如图2所示，NMOS管M7的漏极与NMOS管M10的漏极之间通过滤波电容C11连接；NMOS管M11的漏极与NMOS管M14的漏极之间通过滤波电容C12连接。

上述实施例中，25％占空比的开关混频级模块2对全差分低噪声跨导放大级模块1输出的射频电流进行调制并滤波，输出的中频电流；其中，电容C11、电容C12构成高频低阻抗节点，从而滤除混频开关管输出电流中的高频分量；在任意一个时间节点上,第一I路和第一Q路内的四个开关管只有一个开关管处于导通状态，这样全差分低噪声跨导放大级模块1产生的射频电流信号就会全部送入到这个导通的开关管中，从而避免了电流在不同的开关管之间的分流，因此就避免了第一I路和第一Q路两路之间回路的产生，线性度得到优化。

可选的，作为本发明的一个实施例：如图2所示，所述跨阻放大级模块3包括第二I路和第二Q路，所述第二I路与所述第一I路连接，所述第二Q路与第一Q路连接。

可选的，作为本发明的一个实施例：如图2所示，所述第二I路包括NMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、PMOS管M19、PMOS管M20、电阻R9、电阻R10和第一辅助运放BP；

NMOS管M15的栅极和NMOS管M16的栅极均接入偏置电压vb0，NMOS管M15的源极和NMOS管M16的源极均接地，NMOS管M15的漏极分别与NMOS管M17的源极、NMOS管M7的漏极和第一辅助运放BP输入端连接；NMOS管M16的漏极分别与NMOS管M18的源极、NMOS管M10的漏极和第一辅助运放BP输入端连接；

NMOS管M17的栅极和NMOS管M18的栅极分别与第一辅助运放BP的输出端连接，NMOS管M17的漏极与电路输出正端VI+和PMOS管M19的漏极连接；NMOS管M18的漏极与电路输出负端VI-和PMOS管M20的漏极连接；

PMOS管M19的漏极经电阻R9接入电源电压VDD，PMOS管M19的源极接入电源电压VDD，PMOS管M19的栅极和PMOS管M20的栅极均接入偏置电压vb3；PMOS管M20的漏极经电阻R10接入电源电压VDD，PMOS管M20的源极接入电源电压VDD。

可选的，作为本发明的一个实施例：所述第二Q路包括NMOS管M21、NMOS管M22、NMOS管M23、NMOS管M24、PMOS管M25和PMOS管M26、电阻R11、电阻R12和第二辅助运放BP；

NMOS管M21的栅极和NMOS管M22的栅极均接入偏置电压vb0，NMOS管M21的源极和NMOS管M22的源极均接地，NMOS管M21的漏极分别与NMOS管M23的源极、NMOS管M11的漏极和第二辅助运放BP输入端连接；NMOS管M22的漏极分别与NMOS管M24的源极、NMOS管M14的漏极和第二辅助运放BP输入端连接；

NMOS管M23的栅极和NMOS管M24的栅极分别与第二辅助运放BP的输出端连接，NMOS管M23的漏极与电路输出正端VQ+和PMOS管M25的漏极连接；NMOS管M24的漏极与电路输出负端VQ-和PMOS管M26的漏极连接；

PMOS管M25的漏极经电阻R11接入电源电压VDD，PMOS管M25的源极接入电源电压VDD，PMOS管M25的栅极和PMOS管M26的栅极均接入偏置电压vb3；PMOS管M26的漏极经电阻R12接入电源电压VDD，PMOS管M26的源极接入电源电压VDD。

可选的，作为本发明的一个实施例：如图2所示，所述第一辅助运放BP与所述第二辅助运放BP结构一致，所述第一辅助运放BP包括NMOS管BPM₃、NMOS管BPM₄、NMOS管BPM₅、NMOS管BPM₆、PMOS管BPM₀、PMOS管BPM₁、PMOS管BPM₂、PMOS管BPM₇、PMOS管BPM₈、PMOS管BPM₉、PMOS管BPM₁₀、PMOS管BPM₁₁和PMOS管BPM₁₂；

所述PMOS管BPM₁的栅极与所述NMOS管M15的漏极连接，所述PMOS管BPM₂的栅极与所述NMOS管M16的漏极连接，所述PMOS管BPM₁的源极和PMOS管BPM₂的源极均与所述PMOS管BPM₀的漏极连接，所述PMOS管BPM₀的栅极接入偏置电压vb2，所述PMOS管BPM₀的源极分别与所述PMOS管BPM₁₁的漏极和PMOS管BPM₁₂的漏极连接，所述PMOS管BPM₁₁的栅极与所述PMOS管BPM₈的漏极连接，所述PMOS管BPM₁₂的栅极与所述PMOS管BPM₇的漏极连接，所述PMOS管BPM₁₁和PMOS管BPM₁₂的源极均接入电压VDD；

所述NMOS管BPM₃的漏极与所述NMOS管M17的栅极连接，所述PMOS管BPM₄的漏极与所述NMOS管M18的栅极连接，所述NMOS管BPM₃的栅极和NMOS管BPM₄的栅极均接入偏置电压vb1，所述NMOS管BPM₃的源极分别与PMOS管BPM₁的漏极和NMOS管BPM₅的漏极连接；所述NMOS管BPM₄的源极分别与PMOS管BPM₂的漏极和NMOS管BPM₆的漏极连接；所述NMOS管BPM₅的栅极和NMOS管BPM₆的栅极均接入偏置电压vb0，所述NMOS管BPM₅的源极和NMOS管BPM₆的源极均接地；

所述PMOS管BPM₇的漏极与所述NMOS管BPM₃的漏极连接，所述PMOS管BPM₈的漏极与所述NMOS管BPM₄的漏极连接，所述PMOS管BPM₈的栅极和PMOS管BPM₇的栅极均接入偏置电压vb2，所述PMOS管BPM₇的源极与所述PMOS管BPM₉的漏极连接，所述PMOS管BPM₈的源极与所述PMOS管BPM₁₀的漏极连接，所述PMOS管BPM₉的栅极和PMOS管BPM₁₀的栅极均接入偏置电压vb2，所述PMOS管BPM₉的源极和PMOS管BPM₁₀的源极均接入电压VDD。

上述实施例中，跨阻放大级模块3采用增益自举结构以及PMOS管分流技术，实现低输入阻抗和高跨阻增益以及大的动态范围；第二I路中NMOS管M17、M18的栅极和源极之间接第一辅助运放BP，第二Q路中NMOS管M23、NMOS管M24的栅极和源极之间接第二辅助运放BP；加入第一辅助运放BP使NMOS管M17和NMOS管M18等效跨导变大，加入第二辅助运放BP使NMOS管M23和NMOS管M24的等效跨导变大，使NMOS管M17、NMOS管M18以及NMOS管M23和NMOS管M24的源级输入阻抗变小，从而实现低阻抗输入节点；此外，PMOS管M19、PMOSM20以及PMOSM25、PMOSM26分流减小了负载电阻占用的电压裕度，稳定输出静态工作点，增大了动态范围，提高了线性度。利用电路自身的差分特性，克服了带有电阻负反馈的运算跨导放大器中功耗、增益和带宽之间的制约、以及噪声和射频信号通过负载电容馈通至输出端等缺陷，并使得跨阻放大级具有结构简单、低功耗、低噪声等特点。

图1中的第一辅助运放BP和第二辅助运放BP可以用全差分折叠式共源共栅电路实现，如图4所示；PMOS的输入级PMOS管BPM1、PMOS管BPM2接在主运放的M17、M18以及M23、M24的源极，信号经过第一辅助运放BP放大后接在MOS管M17和MOS管M18的栅极，信号经过第二辅助运放BP放大后接在MOS管M23和MOS管M24的栅极，第一辅助运放BP为NMOS管M17和NMOS管M18提供工作在饱和区的偏置电压，第二辅助运放BP为NMOS管M23和NMOS管M24提供工作在饱和区的偏置电压，因此不需要太大的输出摆幅；第一辅助运放BP和第二辅助运放BP主要是用来改善输入NMOS管的等效跨导，因此它们不需要太快的速度和建立时间；因此辅助运放BP的尾电流一般为主运放尾电流的1/10～1/4就可以满足设计的要求，这样大大地降低了整体运放的功耗和芯片面积。

增益自举的原理如图5所示，辅助放大器的输入信号为晶体管M1的漏极电压，其增益为A_v，运放的输出信号控制晶体管M1的栅极；假设晶体管M1的源极交流电位变化V_in，经过辅助运放放大后为A_vV_in，

则MOS管M1的栅源电压变为V_gs1＝(A_v-1)V_in≈A_vV_in；

则晶体管M1的漏电流i＝g_m1V_gs1＝g_m1A_vV_in，则i/V_in＝g_m1A_v；

MOS管M1的跨导g_m1变为原来的A_v倍，因此从M1的源极看进去的等效输入阻抗由1/g_m1变为：

1/g_m1A_v

因此加入增益自举技术后可以减小等效输入阻抗，提高从开关混频级模块2到跨阻放大级模块3的电流利用率。

以第二I路跨阻放大级模块3为例，其跨阻为：

Z_T＝R9||r_o19||Ag_m17r_o17r_o15≈R9

其中，r_o19,r_o17,r_o15分别为PMOS管M19，NMOS管M17、M15的输出阻抗，A为辅助运放BP的增益。

整个运放的增益为：

其中，f_out为输出中频频率，f_in为输入射频频率，g_meff1,2为全差分低噪声跨导放大级模块1的有效跨导。

由图6可以看出，本发明的全差分低噪声跨导放大级模块1当输入2.4GHz射频信号时的S21为12dB，S11为-16dB，具有较好的输入匹配特性；由图7可以看出，本发明全差分低噪声跨导放大级模块1的噪声系数仅为3.2dB，具有较好低噪声特性；由图8可以看出，本发明当输入2.4GHz射频信号时，在2MHz中频输出频率附近的转换增益可达37.5dB，具有高转换增益的性能；由图9可以看出，本发明单边带噪声系数为9.5dB；由图10可以看出，本发明的IIP3为3.4dBm，OIP3为26.5dBm，具有较好的线性度性能；因此，本发明具有高增益、较好的线性度和低噪声的特点。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种接收机前端电路，其特征在于：包括全差分低噪声跨导放大级模块(1)、25％占空比的开关混频级模块(2)和跨阻放大级模块(3)；

所述全差分低噪声跨导放大级模块(1)，采用源简并电感共源电路结构，与外部输入设备连接，接入射频电压，将射频电压转化为射频电流；

所述开关混频级模块(2)，与全差分低噪声跨导放大级模块(1)连接，接入本振信号，对射频电流进行无源混频和滤波，输出中频电流；

所述跨阻放大级模块(3)，与开关混频级模块(2)连接，通过增益自举和PMOS管分流将中频电流转换为中频电压输出。

2.根据权利要求1所述一种接收机前端电路，其特征在于：所述全差分低噪声跨导放大级模块(1)包括NMOS管M1～NMOS管M6，电容C1～电容C6，电感L1～电感L6，电阻R1～R4，NMOS管M1的栅极经电感L1与所述电容C1的一端连接，电容C1的另一端与射频电压信号正极端Vin1连接；NMOS管M1的漏极与NMOS管M3的源极连接，其源极经电感L3接地，其源极还经电容C3与其栅极连接；NMOS管M3的栅极接电源VDD，其漏极经电感L5接电源VDD，还经电容C6与开关混频级模块(2)连接；所述NMOS管M5的源极接地，其漏极经电阻R1与电源VDD连接，其栅极与其漏极连接，其栅极还经电阻R3连接至电容C1与电感L1之间的连线；

NMOS管M2的栅极经电感L2与所述电容C2的一端连接，电容C2的另一端与射频电压信号负极端Vin2连接；NMOS管M2的漏极与NMOS管M4的源极连接，其源极经电感L4接地，其源极还经电容C4与其栅极连接；NMOS管M4的栅极接电源VDD，其漏极经电感L6接电源VDD，还经电容C5与开关混频级模块(2)连接；所述NMOS管M6的源极接地，其漏极经电阻R2与电源VDD连接，其栅极与其漏极连接，其栅极还经电阻R4与电容C2连接。

3.根据权利要求2所述一种接收机前端电路，其特征在于：所述开关混频级模块(2)包括第一I路和第一Q路，所述第一I路和第一Q路连接。

4.根据权利要求3所述一种接收机前端电路，其特征在于：所述第一I路包括电容C7、电容C8、电阻R5、电阻R6，NMOS管M7～NMOS管M10；

NMOS管M7的栅极经电容C8接入本振信号VLo180，还经电阻R6接入偏置电压Vblo，其栅极还与NMOS管M10的栅极连接；其源级分别与第一Q路和电容C5连接，其漏极分别与NMOS管M9的漏极和跨阻放大级模块(3)连接；NMOS管M8的栅极经电容C7接入本振信号VLo0，其栅极还经电阻R5接入置电压Vblo，其栅极还与NMOS管M9的栅极连接；其源级分别与第一Q路和电容C5连接，其漏极分别与NMOS管M10的漏极和跨阻放大级模块(3)连接；NMOS管M9和NMOS管M10的源极均与第一Q路连接，还同时与电容C6连接。

5.根据权利要求4所述一种接收机前端电路，其特征在于：所述第一Q路包括电容C9、电容C10、电阻R7、电阻R8，NMOS管M11～NMOS管M14；

NMOS管M14的栅极经电容C10接入本振信号Vlo270，还经电阻R8接入偏置电压Vblo，其栅极还与NMOS管M11的栅极连接；其源级分别与NMOS管M7和NMOS管M8的源极连接；其漏极分别与NMOS管M12的漏极和跨阻放大级模块(3)连接；NMOS管M13的栅极经电容C9接入本振信号Vlo90，其栅极还经电阻R7接入置电压Vblo，其栅极还与NMOS管M12的栅极连接；分别与NMOS管M7和NMOS管M8的源极连接；其漏极分别与NMOS管M11的漏极和跨阻放大级模块(3)连接；NMOS管M11和NMOS管M12的源极相连，其连接端分别与NMOS管M9和NMOS管M10的源极连接。

6.根据权利要求5所述一种接收机前端电路，其特征在于：NMOS管M7的漏极与NMOS管M10的漏极之间通过滤波电容C11连接；NMOS管M11的漏极与NMOS管M14的漏极之间通过滤波电容C12连接。

7.根据权利要求5或6所述一种接收机前端电路，其特征在于：所述跨阻放大级模块(3)包括第二I路和第二Q路，所述第二I路与所述第一I路连接，所述第二Q路与第一Q路连接。

8.根据权利要求7所述一种接收机前端电路，其特征在于：所述第二I路包括NMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、PMOS管M19、PMOS管M20、电阻R9、电阻R10和第一辅助运放BP；

NMOS管M15的栅极和NMOS管M16的栅极均接入偏置电压vb0，NMOS管M15的源极和NMOS管M16的源极均接地，NMOS管M15的漏极分别与NMOS管M17的源极、NMOS管M7的漏极和第一辅助运放BP输入端连接；NMOS管M16的漏极分别与NMOS管M18的源极、NMOS管M10的漏极和第一辅助运放BP输入端连接；

NMOS管M17的栅极和NMOS管M18的栅极分别与第一辅助运放BP的输出端连接，NMOS管M17的漏极与电路输出正端VI+和PMOS管M19的漏极连接；NMOS管M18的漏极与电路输出负端VI-和PMOS管M20的漏极连接；

PMOS管M19的漏极经电阻R9接入电源电压VDD，PMOS管M19的源极接入电源电压VDD，PMOS管M19的栅极和PMOS管M20的栅极均接入偏置电压vb3；PMOS管M20的漏极经电阻R10接入电源电压VDD，PMOS管M20的源极接入电源电压VDD。

9.根据权利要求8所述一种接收机前端电路，其特征在于：所述第二Q路包括NMOS管M21、NMOS管M22、NMOS管M23、NMOS管M24、PMOS管M25和PMOS管M26、电阻R11、电阻R12和第二辅助运放BP；

NMOS管M21的栅极和NMOS管M22的栅极均接入偏置电压vb0，NMOS管M21的源极和NMOS管M22的源极均接地，NMOS管M21的漏极分别与NMOS管M23的源极、NMOS管M11的漏极和第二辅助运放BP输入端连接；NMOS管M22的漏极分别与NMOS管M24的源极、NMOS管M14的漏极和第二辅助运放BP输入端连接；

NMOS管M23的栅极和NMOS管M24的栅极分别与第二辅助运放BP的输出端连接，NMOS管M23的漏极与电路输出正端VQ+和PMOS管M25的漏极连接；NMOS管M24的漏极与电路输出负端VQ-和PMOS管M26的漏极连接；

PMOS管M25的漏极经电阻R11接入电源电压VDD，PMOS管M25的源极接入电源电压VDD，PMOS管M25的栅极和PMOS管M26的栅极均接入偏置电压vb3；PMOS管M26的漏极经电阻R12接入电源电压VDD，PMOS管M26的源极接入电源电压VDD。

10.根据权利要求9所述一种接收机前端电路，其特征在于：所述第一辅助运放BP与所述第二辅助运放BP结构一致，所述第一辅助运放BP包括NMOS管BPM₃、NMOS管BPM₄、NMOS管BPM₅、NMOS管BPM₆、PMOS管BPM₀、PMOS管BPM₁、PMOS管BPM₂、PMOS管BPM₇、PMOS管BPM₈、PMOS管BPM₉、PMOS管BPM₁₀、PMOS管BPM₁₁和PMOS管BPM₁₂；

所述PMOS管BPM₁的栅极与所述NMOS管M15的漏极连接，所述PMOS管BPM₂的栅极与所述NMOS管M16的漏极连接，所述PMOS管BPM₁的源极和PMOS管BPM₂的源极均与所述PMOS管BPM₀的漏极连接，所述PMOS管BPM₀的栅极接入偏置电压vb2，所述PMOS管BPM₀的源极分别与所述PMOS管BPM₁₁的漏极和PMOS管BPM₁₂的漏极连接，所述PMOS管BPM₁₁的栅极与所述PMOS管BPM₈的漏极连接，所述PMOS管BPM₁₂的栅极与所述PMOS管BPM₇的漏极连接，所述PMOS管BPM₁₁和PMOS管BPM₁₂的源极均接入电压VDD；

所述NMOS管BPM₃的漏极与所述NMOS管M17的栅极连接，所述PMOS管BPM₄的漏极与所述NMOS管M18的栅极连接，所述NMOS管BPM₃的栅极和NMOS管BPM₄的栅极均接入偏置电压vb1，所述NMOS管BPM₃的源极分别与PMOS管BPM₁的漏极和NMOS管BPM₅的漏极连接；所述NMOS管BPM₄的源极分别与PMOS管BPM₂的漏极和NMOS管BPM₆的漏极连接；所述NMOS管BPM₅的栅极和NMOS管BPM₆的栅极均接入偏置电压vb0，所述NMOS管BPM₅的源极和NMOS管BPM₆的源极均接地；

所述PMOS管BPM₇的漏极与所述NMOS管BPM₃的漏极连接，所述PMOS管BPM₈的漏极与所述NMOS管BPM₄的漏极连接，所述PMOS管BPM₈的栅极和PMOS管BPM₇的栅极均接入偏置电压vb2，所述PMOS管BPM₇的源极与所述PMOS管BPM₉的漏极连接，所述PMOS管BPM₈的源极与所述PMOS管BPM₁₀的漏极连接，所述PMOS管BPM₉的栅极和PMOS管BPM₁₀的栅极均接入偏置电压vb2，所述PMOS管BPM₉的源极和PMOS管BPM₁₀的源极均接入电压VDD。