CN106531639B - 半导体装置的制造方法及半导体装置 - Google Patents

半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN106531639B
CN106531639B CN201610236042.4A CN201610236042A CN106531639B CN 106531639 B CN106531639 B CN 106531639B CN 201610236042 A CN201610236042 A CN 201610236042A CN 106531639 B CN106531639 B CN 106531639B
Authority
CN
China
Prior art keywords
film
semiconductor device
resin portion
protective film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610236042.4A
Other languages
English (en)
Other versions
CN106531639A (zh
Inventor
高野勇佑
渡部武志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN106531639A publication Critical patent/CN106531639A/zh
Application granted granted Critical
Publication of CN106531639B publication Critical patent/CN106531639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明的实施方式提供一种在外观检查步骤中容易发现不良的半导体装置的制造方法及半导体装置。实施方式的半导体装置的制造方法包括将半导体芯片搭载于衬底的第1面上，所述衬底具有第1面、位于该第1面的相反侧的第2面及侧面，所述侧面位于所述第1面与所述第2面之间。在半导体芯片上形成树脂部，所述树脂部将半导体芯片的第1面密封。在树脂部的上表面上及树脂部的侧面上，形成导电性膜，所述导电性膜电连接于接地电位源。在含氧或氮的环境中，使金属在导电性膜上成膜，由此在导电性膜上形成金属氧化膜或金属氮化膜。

Description

半导体装置的制造方法及半导体装置
[相关申请]
本申请享有以日本专利申请2015-179997号(申请日：2015年9月11日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置的制造方法及半导体装置。
背景技术
半导体封装存在为了抑制电磁波所导致的EMI(Electro MagneticInterference，电磁干扰)而具有设置在半导体封装的密封树脂的表面的屏蔽层的情况。为了保护屏蔽层而在屏蔽层的表面设置保护膜。但是，先前的保护膜为金属膜，与密封树脂相比具有高亮度(L值)。因此，具有屏蔽层及保护膜的半导体封装与不具有屏蔽层及保护膜且表面为树脂的半导体封装相比，在外观检查步骤中难以发现不良(例如刮痕等)。此外，保护膜具有高亮度，因此具有屏蔽层及保护膜的半导体封装会使检查中的光以高反射率反射。因此，在具有屏蔽层及保护膜的半导体封装的外观检查中，对检查员的眼睛的负荷大。
发明内容
本发明的实施方式提供一种在外观检查步骤中容易发现不良的半导体装置及其制造方法。
实施方式的半导体装置的制造方法包括将半导体芯片搭载于衬底的第1面上，所述衬底具有第1面、位于该第1面的相反侧的第2面、及侧面，所述侧面位于所述第1面与所述第2面之间。在半导体芯片上形成树脂部，所述树脂部将半导体芯片的第1面密封。在树脂部的上表面上及树脂部的侧面上，形成导电性膜，所述导电性膜电连接于接地电位源。在含氧或氮的环境中，使金属在导电性膜上成膜，由此在导电性膜上形成金属氧化膜或金属氮化膜。
附图说明
图1是表示本实施方式的半导体装置1的构成的一例的立体图。
图2是表示半导体装置1的构成的一例的剖视图。
图3(A)及(B)是从上方观察半导体装置的外观的俯视图。
图4是表示保护膜60的材质与亮度(L值)的关系的表。
图5(A)～(C)是保护膜60的剖视图。
图6是表示半导体装置1的制造方法的流程图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。本实施方式并不限定本发明。在以下的实施方式中，半导体装置的上下方向表示将搭载了半导体芯片的面设为上的情况时的相对方向，存在与依据重力加速度的上下方向不同的情况。
图1是表示本实施方式的半导体装置1的构成的一例的立体图。图2是表示半导体装置1的构成的一例的剖视图。
半导体装置1具备衬底10、半导体芯片20、第1端子30、树脂部40、屏蔽膜50、及保护膜60。
衬底10例如可为在树脂、陶瓷、玻璃等绝缘材料设置了配线层11等的配线板。衬底10具有第1面F11、位于该第1面F11的相反侧的第2面F12、及位于第1面F11与第2面F12之间的侧面F13。衬底10在第1面F11上具有配线层11，在第1面F11与第2面F12之间的衬底10的中间部分具有第1端子30。虽未图示，但衬底10也可以在第2面F12上具有配线。
配线层11包含例如信号配线、电源配线、接地配线等，且经由金属导线13等电连接于半导体芯片20的任一端子。此外，配线层11例如也可以经由通孔15而电连接于设置在第2面F12侧的电极垫12或配线(未图示)。
电极垫12是以能够连接于其它印刷电路板(未图示)等的方式设置在第2面F12上。在半导体装置1的封装为LGA(Land Grid Array，平面栅格阵列)型的情况下，电极垫12为平面状的电极。在半导体装置1的封装为BGA(Ball Grid Array，球栅格阵列)型的情况下，将焊料球(未图示)设置在电极垫12上。另外，半导体装置1的封装的类型并不限定于等。
第1端子30设置在衬底10的侧面F13，且在侧面F13电连接于屏蔽膜50。第1端子30是以在安装在其它印刷电路板时能够电连接于接地电位源的方式配线。
配线层11、电极垫12、第1端子30可以分别为单层配线，但并不限定于此，也可以为使绝缘层与导电层积层而成的积层配线。配线层11、电极垫12、第1端子30各自的导电层例如使用铜、银、金、镍等导电性材料。
半导体芯片20经由未图示的接着材料搭载于衬底10的第1面F11上。半导体芯片20经由金属导线13等电连接于衬底10的配线11等。半导体芯片20是具有设置在半导体衬底上的半导体元件的半导体芯片。半导体芯片20也可以是多个半导体芯片的积层体。例如，在半导体装置1为NAND(Not AND，与非)型EEPROM(Electrically Erasable ProgrammableRead-Only Memory，电可擦可编程只读存储器)的情况下，半导体芯片20也可以是积层了多个存储器芯片的积层体。
树脂部40为了将半导体芯片20、配线11、金属导线13等密封后保护而设置在半导体芯片20的表面或侧面、衬底10的第1面F11上。树脂部40例如使用含有碳黑的环氧树脂等。树脂部40与衬底10一同被切割加工，因此树脂部40的侧面与衬底10的侧面F13大致成为同一平面。此外，在树脂部40的上表面通过激光的照射刻印了产品编号、制造年月日、制造工厂等产品信息。
作为导电性膜的屏蔽膜50设置在树脂部40的表面及侧面、以及衬底10的侧面F13的至少一部分。屏蔽膜50例如使用铜、银、镍等低电阻的导电性材料。屏蔽膜50电连接于设置在衬底10的侧面F13的第1端子30。由此，在半导体装置1安装在其它印刷电路板等且第1端子30连接于接地电位源的情况下，屏蔽膜50经由第1端子30电连接于接地电位源。屏蔽膜50使电磁波噪声向接地电位源释放。由此，屏蔽膜50抑制半导体芯片20所产生的电磁波噪声向半导体装置1的外部泄漏。或者，屏蔽膜50抑制来自半导体装置1的外部的电磁波噪声进入半导体装置1的内部。例如，在半导体装置1用于像移动终端那样进行通信的电子设备等的情况下，屏蔽膜50能够抑制来自半导体装置1的电磁波导致电波障碍(EMI)或者因电波而导致半导体装置1进行误动作。
保护膜60设置在屏蔽膜50的上表面及侧面上。保护膜60为了保护屏蔽膜50免受损伤或腐蚀等而覆盖屏蔽膜50的上表面及侧面。保护膜60是设置在半导体装置1的最外侧的膜。保护膜60例如使用氧化铜、氧化铬、氧化铁、氧化镍、氮化钛铝中的至少任1种材料。
此处，对保护膜60的外观进行说明。
图3(A)及图3(B)是从上方观察半导体装置的外观的俯视图。也就是说，图3(A)及图3(B)表示设置在半导体装置的最外侧的保护膜的外观。
图3(A)所示的半导体装置具有使用铜的屏蔽膜及使用不锈钢(SUS)的保护膜。不锈钢的亮度(L值)相对高，反射率也高。就外观而言，不锈钢具有接近银色的色泽。这样一来，在亮度高的情况下，在外观检查步骤中难以视认出保护膜上所存在的损伤、腐蚀、污渍等41。此外，外观检查是操作员使用显微镜等通过肉眼进行。因此，在来自保护膜的反射光强的情况下，容易导致操作员的眼睛疲劳。
相对于此，图3(B)所示的半导体装置1具有使用铜的屏蔽膜50及使用氧化铬(Cr2O3)的保护膜60。氧化铬的亮度(L值)比不锈钢的亮度低。就外观而言，氧化铬具有从灰色向黑色靠近的色泽。这样一来，在亮度相对低的情况，在外观检查步骤中容易视认出保护膜上所存在的损伤、腐蚀、污渍等41。此外，不易导致操作员的眼睛疲劳。
图4是表示保护膜60的材质与亮度(L值)的关系的表。保护膜60的亮度是通过使用色差计(SCI(Specular Component Include，包含镜面正反射光)或SCE(SpecularComponent Exclude，排除镜面正反射光))所测得的L值进行判定。L值越小，越接近黑色，L值越大，越接近白色(银色)。另外，图4的“SUSO”表示SUS氧化膜。
图4(A)是表示树脂部40的L值的图。图4(B)～图4(E)是表示保护膜60的材料与L值的关系的表。如图4(A)所示，树脂部40的材料所使用的含有碳黑等的环氧树脂的L值为约29.60(SCI)、约27.81(SCE)。此种树脂部40接近黑色，在外观检查步骤中容易视认出损伤、腐蚀、污渍等。此外，不易导致操作员的眼睛疲劳。但是，于在树脂部40上设置了屏蔽层50及保护膜60的情况下，因保护膜60的材料而导致L值增高。例如，在使用铜膜(例如膜厚约为2.5μm)作为屏蔽层50、使用不锈钢膜(例如膜厚约为0.3μm)作为保护膜60的情况下，如图4(B)所示，半导体装置表面(保护膜60)的L值成为约73.53(SCI)、约70.01(SCE)，而非常接近白色或银色。此种保护膜60在外观检查步骤中难以视认出损伤、腐蚀、污渍等。此外，容易导致操作员的眼睛疲劳。
相对于此，在本实施方式的半导体装置1中，保护膜60包含氧化铜、氧化铬、氧化铁、氧化镍、氮化钛铝中的至少任1种材料。
例如，在图4(C)中，保护膜60是在氧化铜(CuO)膜(例如膜厚约为0.42μm)上设置了不锈钢的氧化膜(例如膜厚约为0.02μm)的积层膜。图5(A)是图4(C)的保护膜60的剖视图。如图5(A)所示，氧化铜膜60a设置在屏蔽膜50上，不锈钢的氧化膜60b设置在氧化铜60a上。不锈钢的氧化膜60b是包含氧化铁(FeO、Fe2O3)、氧化铬(Cr2O3)及氧化镍(NiO、Ni2O3)的氧化膜。以下，也将不锈钢的氧化膜60b称为SUS氧化膜60b。屏蔽膜50为铜膜(例如膜厚约为2.5μm)即可。这种情况下，保护膜60(SUS氧化膜60b的表面)的L值成为约28.43(SCI)、约27.02(SCE)。也就是说，将保护膜60设为氧化铜膜60a与SUS氧化膜60b的积层膜，由此，L值低于树脂部40的L值。这种情况下，半导体装置的表面(保护膜60)十分接近黑色，在外观检查步骤中容易视认出损伤、腐蚀、污渍等，此外，不易导致操作员的眼睛疲劳。另外，在所述例中，保护膜60是在氧化铜膜60a上设置了SUS氧化膜60b的积层膜。但是，如图5(B)所示，保护膜60也可以在氧化铜膜60a的下方具有不锈钢膜60c。也就是说，保护膜60也可以是具有不锈钢膜60c、设置在不锈钢膜60c上的氧化铜膜60a、及设置在氧化铜膜60a上的SUS氧化膜60b的3层积层膜。即便在这种情况下，也可以获得与图4(C)所示的L值大致相等的L值。另外，屏蔽膜50与氧化铜膜60a之间的不锈钢膜60c抑制氧化铜膜60a或SUS氧化膜60b的氧扩散至屏蔽膜50而使屏蔽膜50氧化。
在图4(D)中，保护膜60是在不锈钢膜(例如膜厚约为0.3μm)上设置了氧化铬(Cr2O3)膜(例如膜厚约为0.1μm)的积层膜。图5(C)是图4(D)的保护膜60的剖视图。如图5(C)所示，不锈钢膜60c设置在屏蔽膜50上，氧化铬膜60d设置在不锈钢膜60c上。屏蔽膜50与氧化铬膜60d之间的不锈钢膜60c抑制氧化铬膜60d的氧扩散至屏蔽膜50而使屏蔽膜50氧化。屏蔽层50为铜膜(例如膜厚约为2.5μm)即可。这种情况下，半导体装置表面(保护膜60)的L值成为约50.57(SCI)、约47.26(SCE)。也就是说，保护膜60的L值高于树脂部40的L值。但是，如果与图4(B)那样的由单层不锈钢膜构成的保护膜60相比，那么保护膜60的L值变得相当低。这种情况下，半导体装置的表面(保护膜60)在某一程度上变成暗色，在外观检查步骤中能够相对容易地视认出损伤、腐蚀、污渍等，此外，相对难以引起操作员的眼睛疲劳。
在图4(E)中，保护膜60的材料是在不锈钢膜(例如膜厚约为0.3μm)上设置了氧化铬(Cr2O3)膜(例如膜厚约为0.2μm)的积层膜。图4(E)的保护膜60的截面虽然会因氧化铬膜60d的厚度而有所不同，但是与图5(C)所示的截面相同。屏蔽膜50与氧化铬膜60d之间的不锈钢膜60c抑制氧化铬膜60d的氧扩散至屏蔽膜50而使屏蔽膜50氧化。屏蔽膜50例如为具有约0.5μm的膜厚的铜膜。这种情况下，半导体装置表面(保护膜60)的L值成为约57.47(SCI)、约54.47(SCE)。也就是说，如果使氧化铬膜60d的膜厚变厚，那么L值增高。但是，如果与图4(B)那样的由单层不锈钢膜构成的保护膜60相比，那么保护膜60的L值变得相当低。这种情况下，半导体装置的表面(保护膜60)在某一程度上变成暗色，在外观检查步骤中能够相对容易地视认出损伤、腐蚀、污渍等，此外，相对难以引起操作员的眼睛疲劳。
在图4(F)中，保护膜60的材料是在不锈钢膜(例如膜厚约为0.3μm)上设置了氮化钛铝(TiAlN)膜(例如膜厚约为0.1μm)的积层膜。图4(F)的保护膜60的截面是将氧化铬膜60d的材质从氧化铬变换为氮化钛铝而成，其它与图5(C)所示的截面相同。屏蔽膜50与氮化钛铝之间的不锈钢膜60c抑制氮化钛铝的氮扩散至屏蔽膜50而使屏蔽膜50氮化。屏蔽层50为铜膜(例如膜厚约为2.5μm)即可。这种情况下，半导体装置表面(保护膜60)的L值成为约28.85(SCI)、约27.29(SCE)。也就是说，将保护膜60设为氧化铜膜60a与SUS氧化膜60b的积层膜，由此，L值低于树脂部40的L值。这种情况下，半导体装置的表面(保护膜60)十分接近黑色，在外观检查步骤中容易视认出损伤、腐蚀、污渍等，此外，不易导致操作员的眼睛疲劳。
图4(C)～图4(F)所示的保护膜60虽然具有某一程度的差异，但是在L值的方面均低于不锈钢膜。因此，通过使保护膜60为包含氧化铜膜60a、氧化铬膜60d、SUS氧化膜(氧化铬、氧化铁、氧化镍)60b、氮化钛铝膜中的至少任1种材料的膜，能够使保护膜60的L值低于不锈钢膜的L值，例如能够设为约58以下。由此，能够使损伤、腐蚀、污渍等的视认容易化，且能够抑制操作员的眼睛疲劳。
此外，图4(C)(F)所示的保护膜60具有与树脂部40的L值为相同程度或者低于树脂部40的L值的L值。因此，通过使用图4(C)(F)所示的保护膜60，半导体装置的表面与树脂部40为相同程度或者比树脂部40更接近黑色，在外观检查步骤中更容易视认出损伤、腐蚀、污渍等，且操作员的眼睛更不易变得疲劳。
接下来，对本实施方式的半导体装置1的制造方法进行说明。
图6是表示半导体装置1的制造方法的流程图。首先，将半导体芯片20搭载于衬底10上(S10)。如上所述，衬底10具有第1面F11、位于该第1面F11的相反侧的第2面F12、及位于第1面F11与第2面F12之间的侧面F13。半导体芯片20搭载于衬底10的第1面F11上。半导体芯片20也可以是使多个半导体芯片积层而形成的半导体芯片的积层体。
然后，利用金属导线13等将半导体芯片20的电极垫与衬底10上的配线层11电连接(S20)。
接着，将树脂部40(例如环氧树脂)塑模在搭载了半导体芯片20的衬底10的第1面F11上，而将半导体芯片20、金属导线13等密封(S25)。树脂部40的塑模方法可以使用转移塑模法、压缩塑模法、灌封方法、印刷法等的任一种。
之后，使用切割刮刀等将半导体装置1单个化(S30)。此时，将树脂部40与衬底10一同切断，将半导体装置1各自分离。
然后，利用具备YAG(Yttrium Aluminium Garnet，钇铝石榴石)激光等的激光标记装置在半导体装置1的树脂部40的上表面刻印产品名、产品编号、制造年月日、制造工厂等产品信息(S40)。就获得良好的视认性及作业性的观点来说，刻印的深度优选20～40μm左右。
接着，在树脂部40的上表面上、树脂部40的侧面上、以及衬底10的侧面上形成屏蔽膜50(S50)。作为导电性膜的屏蔽膜50例如是在减压环境中使用镀敷法或溅镀法而形成。设置在树脂部40的上表面及树脂部40的侧面的屏蔽膜50与设置在衬底10的侧面F13的屏蔽膜50电连接。此外，设置在衬底10的侧面F13的屏蔽膜50电连接于能够电连接于接地电位源等的第1端子30。由此，屏蔽膜50整体电连接于第1端子30，且能够经由第1端子30电连接于接地电位源等。结果，能够抑制电磁波噪声向半导体装置1的外部泄漏或者来自外部的电磁波噪声进入至半导体装置1的内部。
然后，使用溅镀法等在屏蔽膜50的上表面及侧面形成保护膜60(S60)。保护膜60是通过在包含氧的环境中使金属在屏蔽膜50上成膜而以金属氧化膜的形式形成在屏蔽膜50上。或者，保护膜60是通过在包含氮的环境中使金属在屏蔽膜50上成膜而以金属氮化膜的形式形成在屏蔽膜50上。
(保护膜60为氧化铜膜60a与SUS氧化膜60b的积层膜的情况)
例如，如图4(C)及图5(A)所示，在保护膜60为氧化铜膜60a与SUS氧化膜60b的积层膜的情况下，首先，使用铜(Cu)作为靶，在氩(Ar)及氧(O2)的混合环境中一边使铜等离子氧化，一边将其溅镀在屏蔽膜50上。然后，使用不锈钢的材料(Fe、Cr、Ni)作为靶，在氩(Ar)及氧(O2)的混合环境中一边使不锈钢的材料等离子氧化，一边将其溅镀在氧化铜膜上。由此，在屏蔽膜50上形成氧化铜膜60a与SUS氧化膜(包含氧化铬、氧化铁、氧化镍的氧化膜)60b的积层膜作为保护膜60。
此处，保护膜60的形成是在屏蔽膜50的形成步骤中的减压环境中，在维持该减压环境的情况下直接执行。例如，保护膜60的形成是在屏蔽膜50的形成步骤中所使用的腔室(未图示)内，在未大气开放的情况下连续地执行。也就是说，屏蔽膜50及保护膜60在同一腔室内连续地形成。这种情况下，在不使衬底10移动的情况下变更溅镀的靶，由此能够连续地形成屏蔽膜50及保护膜60。因此，在屏蔽膜50(例如铜)接触氧而自然氧化之前利用保护膜60覆盖屏蔽膜50。由此，能够抑制屏蔽膜50的氧化。此外，因未使衬底10移动，所以能够降低颗粒等附着于半导体装置1的可能性。
屏蔽膜50及保护膜60也可以使用靶不同的多个腔室代替同一腔室来成膜。这种情况下，例如在第1腔室中形成屏蔽膜50后，衬底10经由已被减压的转移腔室等从第1腔室向第2腔室移动。然后，在第2腔室中形成保护膜60。这样一来，衬底10在将其周围的气压维持为减压状态的情况下直接向第2腔室移动。由此，在从第1腔室向第2腔室移动时，衬底10能够不暴露于大气中而在减压环境内移动。由此，能够抑制屏蔽膜50氧化。此外，这种情况下，无须在第1及第2腔室中更换靶，因此能够省去更换靶的工夫。
此外，关于保护膜60的形成步骤，氧化铜膜的成膜及SUS氧化膜的成膜也可以通过在同一腔室内变更靶来执行。这种情况下，能够在不使衬底10移动的情况下将氧化铜膜及SUS氧化膜积层。此外，因未使衬底10移动，所以能够降低颗粒等附着于半导体装置1的可能性。
氧化铜膜及SUS氧化膜也可以使用靶不同的多个成膜腔室代替同一腔室来成膜。这种情况下，例如在第1腔室中形成氧化铜膜后，衬底10经由已被减压的转移腔室等从第1腔室向第2腔室移动。然后，在第2腔室中形成SUS氧化膜。这样一来，衬底10在将其周围的气压维持为减压状态的情况下直接向第2腔室移动。由此，在从第1腔室向第2腔室移动时，衬底10能够不暴露于大气中而在减压环境内移动。此外，这种情况下，无须在第1及第2腔室中更换靶，因此能够省去更换靶的工夫。
屏蔽膜50及保护膜60的膜厚薄于设置在树脂部40的刻印的深度。由此，屏蔽膜50及保护膜60虽设置在树脂部40的上表面上，但操作员也能够视认到被刻印的信息。
如图5(B)所示，于在屏蔽膜50与氧化铜膜60a之间形成不锈钢膜60c的情况下，不锈钢膜60c也是在维持衬底10的周围的减压环境的情况下直接形成在屏蔽膜50上即可。之后，氧化铜膜60a及SUS氧化膜60b也是在维持衬底10的周围的减压环境的情况下直接形成在不锈钢膜60c上。
(保护膜60为不锈钢膜60c与铬氧化膜60d的积层膜的情况)
例如，如图4(D)及图4(E)所示，在保护膜60为不锈钢膜与铬氧化膜的积层膜的情况下，首先，使用不锈钢膜的材料(Fe、Cr、Ni)作为靶，在氩(Ar)的混合环境中将不锈钢膜溅镀在屏蔽膜50上。然后，使用铬作为靶，在氩(Ar)及氧(O2)的混合环境中一边使铬等离子氧化，一边将其溅镀在不锈钢膜上。由此，在屏蔽膜50上形成不锈钢膜与氧化铬膜的积层膜作为保护膜60。
如上所述，保护膜60的形成是在屏蔽膜50的形成步骤中的减压环境中，在维持该减压环境的情况下直接执行。由此，能够抑制屏蔽膜50氧化。
在保护膜60的形成步骤中，不锈钢膜的成膜及氧化铬膜的形成可以通过在同一腔室内变更靶而执行。由此，因未使衬底10移动，所以能够降低颗粒等附着于半导体装置1的可能性。不锈钢膜及氧化铬膜也可以使用靶不同的多个成膜腔室代替同一腔室来成膜。在从腔室向另一腔室移动时，衬底10不暴露于大气中而在减压环境内移动。这种情况下，无须在多个腔室中变更靶，因此能够省去更换靶的工夫。
(保护膜60为不锈钢膜60c与氮化钛铝的积层膜的情况)
例如，在保护膜60为不锈钢膜与氮化钛铝的积层膜的情况下，首先使用不锈钢膜的材料(Fe、Cr、Ni)作为靶，在氩(Ar)的混合环境中将不锈钢膜溅镀在屏蔽膜50上。然后，使用钛铝合金作为靶，在氩(Ar)及氮(N2)的混合环境中一边使钛铝合金等离子氮化，一边将其溅镀在不锈钢膜上。由此，在屏蔽膜50上形成不锈钢膜与氮化钛铝膜的积层膜作为保护膜60。
如上所述，保护膜60的形成是在屏蔽膜50的形成步骤中的减压环境中，在维持该减压环境的情况下直接执行。由此，能够抑制屏蔽膜50氧化。
在保护膜60的形成步骤中，不锈钢膜的成膜及氮化钛铝膜的形成也可以通过在同一腔室内变更靶而执行。由此，因未使衬底10移动，所以能够降低颗粒等附着于半导体装置1的可能性。不锈钢膜及氮化钛铝膜也可以使用靶不同的多个成膜腔室代替同一腔室来成膜。在从腔室向另一腔室移动时，衬底10不暴露于大气中而在减压环境内移动。这种情况下，无须在多个腔室中变更靶，因此能够省去更换靶的工夫。
已对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出的，并非意图限定发明的范围。这些实施方式能以其它各种方式加以实施，且在不脱离发明主旨的范围内能够进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，同样地包含在权利要求所记载的发明及其均等范围内。
[符号的说明]
1 半导体装置
10 衬底
20 半导体芯片
30 第1端子
40 树脂部
50 屏蔽膜
60 保护膜

Claims (5)

1.一种半导体装置的制造方法，其特征在于包括：
将半导体芯片搭载于具有第1面、位于该第1面的相反侧的第2面及侧面的衬底的所述第1面上，所述侧面位于所述第1面与所述第2面之间；
在所述半导体芯片上形成树脂部，所述树脂部将所述半导体芯片的所述第1面密封；
在所述树脂部的上表面上及所述树脂部的侧面上，形成导电性膜，所述导电性膜电连接于接地电位源；以及
在含氧或氮的环境中，使金属成膜，由此以使表面成为金属氧化膜或金属氮化膜的方式在所述导电性膜上形成积层了多个材料的保护膜；
所述金属氧化膜或所述金属氮化膜的亮度，与所述树脂部的亮度为相同程度或者低于所述树脂部的亮度。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：所述导电性膜的形成是在减压环境内执行，
所述金属氧化膜的形成是在所述导电性膜的形成步骤中的减压环境中执行，
所述金属氮化膜的形成是在所述导电性膜的形成步骤中的减压环境中执行。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于：所述导电性膜的形成与所述金属氧化膜或所述金属氮化膜的形成是在同一腔室内执行。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于：所述导电性膜的形成是在处于减压状态的第1腔室内执行，
将所述衬底周围的气压维持为减压状态，直接使所述衬底向处于减压状态的第2腔室移动，
所述金属氧化膜或所述金属氮化膜的形成是在所述第2腔室内执行。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于：所述金属氧化膜是一边使所述金属等离子氧化一边利用溅镀法在所述导电性膜上成膜，
所述金属氮化膜是一边使所述金属等离子氮化一边利用溅镀法在所述导电性膜上成膜。
CN201610236042.4A 2015-09-11 2016-04-15 半导体装置的制造方法及半导体装置 Active CN106531639B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015179997A JP6397806B2 (ja) 2015-09-11 2015-09-11 半導体装置の製造方法および半導体装置
JP2015-179997 2015-09-11

Publications (2)

Publication Number Publication Date
CN106531639A CN106531639A (zh) 2017-03-22
CN106531639B true CN106531639B (zh) 2019-12-13

Family

ID=58237139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610236042.4A Active CN106531639B (zh) 2015-09-11 2016-04-15 半导体装置的制造方法及半导体装置

Country Status (4)

Country Link
US (1) US10115674B2 (zh)
JP (1) JP6397806B2 (zh)
CN (1) CN106531639B (zh)
TW (1) TWI628776B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6811662B1 (en) * 2003-08-22 2004-11-02 Powership Semiconductor Corp. Sputtering apparatus and manufacturing method of metal layer/metal compound layer by using thereof
CN104073769A (zh) * 2013-03-28 2014-10-01 大日本网屏制造株式会社 膜形成方法
CN104716105A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213829A (ja) 1995-06-06 1997-08-15 Circuit Components Inc Ｂｇａ型ｉ／ｏフォーマットを使用した高性能デジタルｉｃパッケージ及びバイメタル充填バイア技術による単層セラミックス基板
JP3194185B2 (ja) * 1997-10-13 2001-07-30 株式会社エツミ光学 電磁波シールド成形品
JP3698408B2 (ja) * 2000-08-11 2005-09-21 三井金属鉱業株式会社 カソード電極材及びそのカソード電極材を用いた電解銅箔製造用の回転陰極ドラム
JP4020874B2 (ja) * 2003-03-13 2007-12-12 三洋電機株式会社 半導体装置およびその製造方法
US20090002969A1 (en) 2007-06-27 2009-01-01 Rf Micro Devices, Inc. Field barrier structures within a conformal shield
EP2010690B1 (de) * 2006-04-26 2010-02-24 ThyssenKrupp Steel Europe AG Verfahren zum schmelztauchbeschichten eines stahlflachproduktes aus höherfestem stahl
JP2007311540A (ja) * 2006-05-18 2007-11-29 Renesas Technology Corp 半導体装置の製造方法
DE102012112109B4 (de) * 2012-12-11 2016-03-24 Thyssenkrupp Steel Europe Ag Oberflächenveredeltes Stahlblech und Verfahren zu dessen Herstellung
JP5779227B2 (ja) 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
JP5877814B2 (ja) * 2013-05-07 2016-03-08 株式会社半導体エネルギー研究所 半導体装置
JP5497949B1 (ja) * 2013-07-03 2014-05-21 Ｊｘ日鉱日石金属株式会社 電磁波シールド用金属箔、電磁波シールド材及びシールドケーブル
JP5684349B1 (ja) 2013-09-10 2015-03-11 株式会社東芝 半導体装置および半導体装置の検査方法
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法
CN207800582U (zh) 2015-06-19 2018-08-31 株式会社村田制作所 模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6811662B1 (en) * 2003-08-22 2004-11-02 Powership Semiconductor Corp. Sputtering apparatus and manufacturing method of metal layer/metal compound layer by using thereof
CN104073769A (zh) * 2013-03-28 2014-10-01 大日本网屏制造株式会社 膜形成方法
CN104716105A (zh) * 2013-12-13 2015-06-17 株式会社东芝 半导体装置及其制造方法
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW201711160A (zh) 2017-03-16
US10115674B2 (en) 2018-10-30
JP2017055070A (ja) 2017-03-16
US20170077040A1 (en) 2017-03-16
TWI628776B (zh) 2018-07-01
CN106531639A (zh) 2017-03-22
JP6397806B2 (ja) 2018-09-26

Similar Documents

Publication Publication Date Title
TWI532142B (zh) Manufacturing method of semiconductor device
US11178778B2 (en) High frequency module
US7345848B2 (en) Packaging structure of mini SD memory card
CN107305883A (zh) 电子封装件及其制法
US20150170988A1 (en) Method of manufacturing semiconductor apparatus
US8987060B2 (en) Method for making circuit board
US9209053B2 (en) Manufacturing method of a conductive shield layer in semiconductor device
CN102456648A (zh) 封装基板及其制法
ZA200402147B (en) Thin electronic label and method for making same
CN106531639B (zh) 半导体装置的制造方法及半导体装置
CN106293196B (zh) 触控面板与感测晶片封装体模组的复合体及其制造方法
US10689249B2 (en) Semiconductor device package including a wall and a grounding ring exposed from the wall
US20120111628A1 (en) Electronic Device
CN103531549A (zh) 半导体芯片封装结构和封装方法
TWI668821B (zh) 電子零件模組及其製造方法
US11309237B2 (en) Semiconductor package with wettable slot structures
US8675367B2 (en) Module incorporating electronic component
US20240203901A1 (en) Semiconductor device and method of producing the same
JP2008085088A (ja) 配線基板とそれを用いた半導体装置
JP2005011871A (ja) 積層型電子部品
US9997470B2 (en) Semiconductor device and manufacturing method thereof
DE102011003153A1 (de) Leadless Package mit einem leitenden Coating zur elektrischen Schirmung

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170811

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220218

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right