CN106486543A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN106486543A
CN106486543A CN201610008536.7A CN201610008536A CN106486543A CN 106486543 A CN106486543 A CN 106486543A CN 201610008536 A CN201610008536 A CN 201610008536A CN 106486543 A CN106486543 A CN 106486543A
Authority
CN
China
Prior art keywords
layer
iii
semiconductor device
arc
compound layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610008536.7A
Other languages
English (en)
Other versions
CN106486543B (zh
Inventor
游政昇
林信志
黄坤铭
陈列全
褚伯韬
王升平
郭建利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106486543A publication Critical patent/CN106486543A/zh
Application granted granted Critical
Publication of CN106486543B publication Critical patent/CN106486543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体器件包括位于衬底上的第一III-V族化合物层、位于第一III-V族化合物层上的第二III-V族化合物层、设置在第二III-V族化合物层上的栅极金属堆叠件、设置在栅极金属堆叠件的相对两侧处的源极接触件和漏极接触件、设置在栅极金属堆叠件和漏极接触件之间的栅极场板、形成在源极接触件和漏极接触件上的抗反射涂层(ARC)层以及形成在ARC层上的蚀刻停止层，其中，第一III-V族化合物层的材料与第二III-V族化合物层的材料不同。本发明实施例涉及半导体器件及其制造方法。

Description

半导体器件及其制造方法
技术领域
本发明实施例涉及半导体器件及其制造方法。
背景技术
半导体集成电路(IC)工业经历了快速增长。IC材料和设计的技术进步产生了数代IC，其中，每代IC都具有比前代IC更小且更复杂的电路。在半导体技术中，作为宽带隙半导体的材料的第三代，氮化镓(GaN)具有较大的带隙、较高的击穿电压、二维电子气体的高浓度饱和电子速率大的特性。氮化镓用于形成各种集成电路器件，诸如高功率场效应晶体管、金属绝缘体半导体场效应晶体管(MISFETs)、高频率晶体管和高电子迁移率晶体管(HEMTs)。
发明内容
根据本发明的一个实施例，提供了一种半导体器件，包括：氮化镓(GaN)层，位于衬底上；氮化铝镓(AlGaN)层，设置在所述GaN层上；栅极金属堆叠件，设置在所述AlGaN层上；至少一个欧姆接触件，设置在所述AlGaN层上；栅极场板，设置在所述欧姆接触件和所述栅极金属堆叠件之间；抗反射涂(ARC)层，形成在所述欧姆接触件上；以及蚀刻停止层，形成在所述ARC层上。
根据本发明的另一实施例，还提供了一种半导体器件，包括：第一III-V族化合物层，位于衬底上；第二III-V族化合物层，位于所述第一III-V族化合物层上，其中，所述第一III-V族化合物层的材料与所述第二III-V族化合物层的材料不同；栅极金属堆叠件，设置在所述第二III-V族化合物层上；源极接触件和漏极接触件，设置在所述栅极金属堆叠件的相对两侧处；栅极场板，设置在所述栅极金属堆叠件和所述漏极接触件之间；抗反射涂(ARC)层，形成在所述源极接触件和所述漏极接触件上；以及蚀刻停止层，形成在所述ARC层上。
根据本发明的又另一实施例，还提供了一种制造半导体的方法，包括：在衬底上形成第一III-V族化合物层；在所述第一III-V族化合物层上形成第二III-V族化合物层，其中，所述第一III-V族化合物层的材料与所述第二III-V族化合物层的材料不同；在所述第二III-V族化合物层上形成介电层；形成穿过所述介电层并且连接至所述第二III-V族化合物层的欧姆接触件；在所述欧姆接触件上形成抗反射涂(ARC)层；在所述ARC层上形成蚀刻停止层；以及通过使用沉积和蚀刻工艺在所述介电层上形成栅极场板。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。
图1至图16是根据本发明的一些实施例的制造半导体器件的方法的不同步骤的截面图。
图17至图18是根据本发明的一些实施例的半导体器件的示意性顶视图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间关系术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
图1至图16是根据本发明的一些实施例的制造半导体器件的方法的不同步骤的截面图。在图1中，半导体结构100包括衬底110、形成在衬底110上的第一III-V族化合物层112和形成在第一层112上的第二III-V族化合物层114。
衬底110是半导体衬底。在一些实施例中，例如，半导体衬底是由硅；诸如碳化硅、砷化铟或磷化铟的化合物半导体；或诸如碳化硅锗、磷砷化镓或磷化镓铟的合金半导体制成。衬底110也可以包括各种掺杂区、介电部件或半导体衬底中的多层互连件。
第一III-V族化合物层112和第二III-V族化合物层114是由元素周期表中的III-V族制成的化合物。但是，第一III-V族化合物层112和第二III-V族化合物层114的组分彼此不同。在半导体结构110的一些实施例中，第一III-V族化合物层112包括氮化镓(GaN)层(又称GaN层112)。可以使用适当的含氮和镓的前体，通过许多工艺外延生长GaN层112，许多工艺包括但不限制于金属有机化学汽相沉积(MOCVD)，又称为金属有机汽相外延(MOVPE)。例如，示例性含镓前体是三甲基镓(TMG)、三乙基镓(TEG)或其他合适的化学前体。示例性氮前体包括但不限制于苯肼、二甲肼、叔丁胺、氨或其他合适的化学前体。
在一些实施例中，第二III-V族化合物层114包括氮化铝镓(AlGaN)层(又称AlGaN层114)。AlGaN层114可以使用适当的铝、氮和镓前体通过MOCVD外延生长。铝前体包括三甲基铝(TMA)、三乙基铝(TEA)或合适的化学前体。示例性的含镓前体是三甲基镓(TMG)、三乙基镓(TEG)或其他合适的化学前体。示例性氮前体包括但不限制于苯肼、二甲肼、叔丁基胺、氨或其他合适的化学前体。AlGaN层114又可以称为阻挡层。GaN层112和AlGaN层114彼此直接接触。未示出通常存于在衬底110和GaN层112之间的过渡层。
形成在半导体衬底110上的不同材料造成层具有不同的带隙。GaN层112和AlGaN层114之间的带隙不连续和压电效应造成GaN层112中高度迁移传导电子的非常薄的层116。薄层116促成位于两层的结附近的导电的二维电子气(2DEG)区。薄层116(又称2DEG区116)允许电荷流过器件。诸如AlGaN层114的阻挡层可以是掺杂或未掺杂的。由于2DEG区存在于处于零栅极偏置的栅极下方，大多数氮化物器件通常是开启的或者是耗尽型器件。
半导体结构进一步包括设置在AlGaN层114上的第三III-V族化合物层118。在一些实施例中，第三III-V族化合物层118是掺杂的III-V族化合物层，诸如p型掺杂的GaN层(又称掺杂的GaN层118)。掺杂的GaN层118可以使用适当的铝、氮和镓前体通过MOCVD外延生长。铝前体包括三甲基铝(TMA)、三乙基铝(TEA)或合适的化学前体。示例性含镓前体是三甲基镓(TMG)、三乙基镓(TEG)或其他合适的化学前体。示例性氮前体包括但不限制于苯肼、二甲肼、叔丁基胺、氨或其他合适的化学前体。AlGaN层114又可以称为阻挡层。
参照图2，为限定AlGaN层114上的掺杂的GaN区120，图案化掺杂的GaN层。在一些实施例中，诸如光刻胶层的掩模层形成在掺杂的GaN层上，并且通过光刻工艺图案化掩模层以在掺杂的GaN层118上形成多个部件和由部件限定的多个开口。根据预定的集成电路图案形成掩模层的图案。光刻工艺可以包括光刻胶涂布、曝光、曝光后烘烤和显影。然后，实施蚀刻工艺以限定掺杂的GaN区120。
参照图3，介电层122形成在掺杂的GaN区120上和AlGaN层114上。介电层122可以由氧化硅、氮化硅、氮氧化硅、碳化硅、低介电常数介电材料或它们的组合制成。介电层122可以通过诸如ALD工艺、CVD工艺或PVD工艺的沉积工艺形成。介电层122的厚度在从约300埃至约3000埃的范围内。
进一步图案化介电层122以在介电层122中限定多个欧姆接触区124。在一些实施例中，选择性蚀刻并且清洗介电层122以限定欧姆接触区124。示例性蚀刻工艺包括溅射蚀刻、反应气体蚀刻、化学蚀刻和离子研磨。
参照图4，欧姆金属层130形成在介电层122上和欧姆接触区124中。欧姆金属层130沉积在介电层122上和欧姆接触区124中。沉积工艺可以是溅射沉积、蒸发或化学汽相沉积(CVD)。示例性欧姆金属包括但不限制于Ta、TaN、Pd、W、WSi2、Ti、Al、TiN、AlCu,AlSiCu和Cu。欧姆金属层130的厚度在从约2000埃至5000埃的范围内。然后，实施欧姆金属层130的沉积后退火以在欧姆金属和邻近的AlGaN层114之间诱导任何期望的反应。在一些实施例中，在从约800℃至约900℃的范围内的退火温度下，通过快速热退火(RTA)形成欧姆金属层130。
进一步在欧姆金属层130上形成抗反射涂(ARC)层132。ARC层132由例如TiN或其他合适的材料制成。ARC层132通过沉积工艺来形成。在一些实施例中，通过溅射沉积、蒸发或CVD沉积ARC层132。ARC层132的厚度可以在从约50埃至约500埃的范围内。
并且，在ARC层132上形成蚀刻停止层134。蚀刻停止层134可以由氧化物、SiN或其他合适的材料制成。使用合适的汽相沉积工艺(例如，CVD)或另外的方法来沉积蚀刻停止层134。示例性氮化硅(SiN)包括非晶SiN、四氮化三硅、一氮化二硅和一氮化硅。在一些实施例中，沉积蚀刻停止层134至厚度在从约100埃至1000埃的范围内。
参照图5，去除欧姆金属层130、ARC层132和蚀刻停止层134的部分以限定接触区124中的欧姆接触件。ARC层132和蚀刻停止层134形成在欧姆接触件136上。去除工艺包括实施一个或多个的蚀刻工艺。欧姆接触件136连接至AlGaN层114。在一些实施例中，欧姆接触件136直接连接至AlGaN层114。将欧姆接触件136用作漏电极和源电极的部分。
参考图6，在介电层122上形成栅极场板140。形成栅极场板140的工艺包括在介电层122上形成栅极场板金属层并且图案化栅极场板金属层。可以通过诸如ALD工艺、CVD工艺或PVD工艺的沉积工艺形成栅极场板金属层。图案化工艺包括实施一个或多个的蚀刻工艺。栅极场板140可以由TiN、Ti、Al、AlCu、Cu或其他合适的金属制成。栅极场板140的厚度在从约100埃至1200埃的范围内。
邻近掺杂的GaN区120设置栅极场板140。栅极场板140形成在掺杂的GaN区120和一个欧姆接触件136之间。栅极场板140不覆盖掺杂的GaN区120。栅极场板140电连接至一个欧姆接触件136。
在蚀刻栅极场板140的工艺期间，利用蚀刻停止层134保护下面的ARC层132和欧姆接触件136不被蚀刻。蚀刻停止层134保护ARC层132从而ARC层132的表面可以保持光滑。蚀刻停止层134也保护欧姆接触件136，从而保持欧姆接触件136的轮廓，并且在限定栅极场板140的工艺期间可以防止欧姆接触件136的金属损失的问题。
参考图7，在介电层122上形成另一个介电层150。介电层150也覆盖栅极场板140和欧姆接触件136。介电层150可以由氧化硅、氮化硅、氮氧化硅、碳化硅、低介电常数介电材料或它们的组合制成。介电层150可以通过诸如ALD工艺、CVD工艺或PVD工艺的沉积工艺形成。介电层150的厚度在从约500埃至约5000埃的范围内。
参照图8，穿过介电层122和150形成开口152以暴露出掺杂的GaN区120的至少部分。形成开口152的工艺包括在介电层150中形成诸如光刻胶层的掩模层，并且通过光刻工艺图案化掩模层以在介电层150上形成多个部件和由部件限定的至少一个开口。根据预定的集成电路图案形成掩模层的图案，其中掩模层的开口的位置与开口152的位置基本上相同。光刻工艺可以包括光刻胶涂布、曝光、曝光后烘烤和显影。然后，实施蚀刻工艺以在掺杂的GaN区120上形成开口152。
在形成来暴露出掺杂的GaN区120的开口152之后，在开口152中形成栅极金属堆叠件并且栅极金属堆叠件连接至掺杂的GaN区120。栅极金属堆叠件形成在掺杂的GaN区120上并且***在源极接触件和漏极接触件(例如，欧姆接触件136)之间。栅极金属堆叠件包括导电材料层，诸如用作栅电极的金属层(配置为用于电压偏置和与沟道电连接)。根据不同的实施例，栅极金属堆叠件可以具有不同的组分。图9至图12示出了根据本发明的一些实施例的半导体器件的栅极金属堆叠件的变化。
在图9中，栅极金属堆叠件160a包括设置在金属层166下面的一个或多个结隔离部件。掺杂的GaN区120是p型掺杂的GaN区。结隔离部件包括一个n型掺杂的半导体层164和设置在n型掺杂的半导体层164和p型掺杂的GaN区120之间的一个氮化铝(AlN)层162，这些层配置为二极管。在一些实施例中，可以通过MOCVD或另外合适的技术形成AlN层162。栅极金属堆叠件160a导致产生增强模式(E模式)器件的器件。在一些实施例中，n型掺杂的半导体层164是n型掺杂的III-V族化合物层。在一些实施例中，n型掺杂的III-V族化合物层是n型掺杂的GaN层。通过诸如但不限制于硅、氧或它们的组合的n型掺杂剂掺杂n型掺杂的GaN层164。在一些实施例中，可以通过MOCVD或另外合适的技术形成n型掺杂的GaN层164。通过诸如但不限制于镁、钙、锌、铍、碳以及它们的组合的p型掺杂剂来掺杂p型掺杂的GaN层120。在一些实施例中，可以通过MOCVD或另外合适的技术形成p型掺杂的GaN层120。金属层168包括Ti、Mo、Pt、Cr、W、Ni、Al、AlCu、AlSiCu、Cu或其他合适的材料。在图9描述的实施例中，栅极金属堆叠件160a、源极和漏极接触件136和位于GaN层112中的2DEG区116(如沟道)配置为E模式晶体管，其中，当为了正向偏压足够大而对栅极堆叠件施加的正电压时，E模式晶体管打开。这样配置的晶体管又称为E模式高电子迁移率晶体管(HEMT)。
在图10中，如果栅极金属堆叠件160b的金属层166放置为与设置在邻近AlGaN层114的p型掺杂的GaN层120上方的AlN层162直接接触，则得到的器件产生肖特基垫垒二极管或低阈值电压E模式器件。在一些实施例中，可以通过MOCVD或另外合适的技术形成AlN层162。在一些实施例中，通过诸如但不限制于镁、钙、锌、铍、碳以及它们的组合的p型掺杂剂来掺杂p型掺杂的GaN层120。在一些实施例中，可以通过MOCVD或另外合适的技术形成p型掺杂的GaN层120。
图11中，忽略p型掺杂区120，并且将栅极金属堆叠件160c的金属层166放置为与AlGaN层114直接接触，得到的器件产生耗尽模式(D模式)器件。在一些实施例中，栅极金属堆叠件160c、源极和漏极接触件(例如，欧姆接触件136)和位于GaN层112中的2DEG区116配置为D模式晶体管，其中在零栅极源极电压下，器件通常开启的。因此，通过牵引具有负电压的栅极可以关闭D模式晶体管。这样配置的晶体管又称为D模式高电子迁移率晶体管(HEMT)。
但是，如图12所示，在一些实施例中，半导体器件可以具有多个E模式和/或D模式HEMT。在图12中，包括栅极金属堆叠件160a、源极和漏极接触件136以及在GaN层112中的2DEG区116(如沟道)的E模式HEMT 100a形成在衬底110上。包括栅极金属堆叠件160c、源极和漏极接触件(例如，欧姆接触件136)以及在GaN层112中的2DEG区116的D模式HEMT 100b形成在衬底110上。E模式HEMT 100a和D模式HEMT 100b可以共用欧姆接触件136。
参照图13，在半导体结构100上形成栅极金属堆叠件160之后，其中，该栅极金属堆叠件160可以是具有之前所述的组分和结构的栅极金属堆叠件160a-160c的任何一个或若干个，另一个ARC层170形成在栅极金属堆叠件160上。ARC层170由例如TiN、SiON或其他合适的材料制成。通过沉积工艺和蚀刻工艺来形成ARC层170。在一些实施例中，通过溅射沉积、蒸发或CVD沉积ARC层170。ARC层170的厚度在从约50埃至约1000埃的范围内。
参考图14，在衬底110上沉积层间介电(ILD)层180。ILD层180覆盖介电层150和栅极金属堆叠件160和ARC层170。利用ILD层180来隔离和支撑诸如平行导电金属线的电容器部件。IDL层180由介电材料制成。在一些实施例中，IDL层180由低介电常数(k)材料(例如，“低k”材料)制成，诸如氧化物、氟化的硅玻璃(FSG)、SiLKTM、SiN或其他合适的介电材料。在一些实施例中，执行退火工艺以改进ILD层180的电绝缘特性。此外，ILD层180是可以掺杂(诸如碳掺杂的氧化物或硼/磷掺杂的氧化物)以提高其阶梯覆盖率和退火特性。使ILD层180的表面变平。使ILD层180变平的工艺包括实施CMP工艺。
参考图15，在ILD层180中形成多个通孔182。通孔182被引导至ARC层132、170。可以通过一个或多个蚀刻工艺形成通孔182。也去除蚀刻停止层134的部分以暴露出ARC层132。在蚀刻工艺中利用的蚀刻剂在ARC层132和诸如蚀刻停止层134、介电层150和ILD层180的其他层之间可以具有高选择性。
在ILD层中形成来暴露出ARC层132和170的通孔182之后，金属层190形成在ILD层180上并且填充通孔182。可以通过一个或多个沉积工艺形成金属层190。沉积工艺可以是溅射沉积、蒸发或化学汽相沉积(CVD)。金属层190由Ti、Mo、Pt、Cr、W、Ni、Al、AlCu、AlSiCu、Cu或其他合适的材料制成。
参考图16，图案化金属层，并且金属层变成分别电连接至欧姆接触件136的多个金属接触件192。金属接触件192穿过蚀刻停止层134以连接至ARC层132。在一些实施例中，一个或多个的欧姆接触件136、ARC层132和一个或多个的金属接触件192形成源电极200a；一个或多个欧姆接触件136、ARC层132和一个或多个金属接触件192形成漏电极200b；一个或多个栅极金属堆叠件160、ARC层170和一个或多个金属接触件192形成栅电极200c。
在一些实施例中，栅极场板140布置在栅电极200c和漏电极200b之间。栅极场板140电连接至源电极200a。栅极场板140的引入起到调制栅极的作用-在状态陷阱(state trap)之间的表面泄漏效应以抑制电流坍塌效应(current collapse effect)；同时，栅极场板140的引入，已经再分布栅电极200c和漏电极200b之间的电场。在没有制造栅极场板的情况下，电场强度在栅电极200c和漏电极200b之间具有高峰区。但是，当栅极场板140形成在栅电极200c和漏电极200b之间时，电场密度最大化区域向着漏电极200b消耗，减小了位于栅电极200c和漏电极200b之间的电场高峰，这可以大幅改进器件的击穿电压。此外，栅极场板140也减小栅极至漏极电容(Cgd)。
参考图17，其是根据本发明的一些实施例的半导体器件的示意性顶视图。半导体器件可以包括多个E模式HEMT或D模式HEMT。半导体器件包括平行布置的源极线210、栅极线220、漏极线230和栅极场板240。栅极线220包括多个线性布置的栅电极200c。漏极线230包括多个线性布置的漏电极200b。在一些实施例中，栅极线220布置在源极线210和漏极线230之间，并且栅极场板240布置在栅极线220和漏极线230之间。半导体器件进一步包括连接至漏极线230的第一金属线250并且第一金属线250与漏极线230垂直。半导体器件进一步包括垂直于源极线210、栅极线220、漏极线230和栅极场板240布置的第二金属线260。源极线210和栅极场板240通过通孔连接至第二金属线260，从而栅极场板240通过第二金属线260电连接至源极线210。半导体器件进一步包括连接至栅极线220的第三金属线270并且第三金属线270与栅极线220垂直。
参考图18，其是根据本发明的一些实施例的半导体器件的示意性顶视图。半导体器件可以包括E模式HEMT和D模式HEMT。半导体器件包括平行布置的多个源极线210、多个栅极线220、至少一个漏极线230和多个栅极场板240。栅极线220的每个均包括多个线性布置的栅电极200c。漏极线230包括多个线性布置的漏电极200b。在一些实施例中，E模式HEMT和D模式HEMT可以共用漏极线230。栅极线220布置在源极线210和漏极线230之间，并且栅极场板240布置在栅极线220和漏极线230之间。即，栅极场板240布置在漏极线230的相对两侧处，栅极线220布置在栅极场板240的相对两侧处，并且源极线210布置在栅极线220的相对两侧处。半导体器件进一步包括连接至漏极线230的第一金属250并且第一金属250与漏极线230垂直。半导体器件进一步包括垂直于源极线210、栅极线220、漏极线230和栅极场板240布置的第二金属线260。源极线210和栅极场板240通过通孔连接至第二金属线260，从而栅极场板240通过第二金属线260电连接至源极线210。半导体器件进一步包括连接至栅极线220的第三金属线270并且第三金属线270与栅极线220垂直。
半导体器件包括形成在ARC层上的蚀刻停止层，从而使得在形成栅极场板的工艺期间，ARC层受到蚀刻停止层的保护。在限定栅极场板的工艺期间，保持欧姆接触件的轮廓，并且可以防止欧姆接触件的金属损失问题。
根据本发明的一些实施例，一种半导体器件包括衬底上的氮化镓(GaN)层、设置在GaN层上的氮化铝镓(AlGaN)层、设置在AlGaN层上的栅极金属堆叠件、设置在AlGaN层上的至少一个欧姆接触件、设置在欧姆接触件和栅极金属堆叠件之间的栅极场板、形成在欧姆接触件上的抗反射涂层(ARC)层以及形成在ARC层上的蚀刻停止层。
根据本发明的一些实施例，一种半导体器件包括位于衬底上的第一III-V族化合物层、位于第一III-V族化合物层上的第二III-V族化合物层(其中，第一III-V族化合物层的材料与第二III-V族化合物层的材料不同)、设置在第二III-V族化合物层上的栅极金属堆叠件、设置在栅极金属堆叠件的相对两侧处的源极接触件和漏极接触件、设置在栅极金属堆叠件和漏极接触件之间的栅极场板、形成在源极接触件和漏极接触件上的抗反射涂层(ARC)层以及形成在ARC层上的蚀刻停止层。
根据本发明的一些实施例，一种制造半导体的方法包括：在衬底上形成第一III-V族化合物层，在第一III-V族化合物层上形成第二III-V族化合物层(其中，第一III-V族化合物层的材料与第二III-V族化合物层的材料不同)，在第二III-V族化合物层上形成介电层，形成穿过介电层并且连接至第二III-V族化合物层的欧姆接触件，在欧姆接触件上形成抗反射涂(ARC)层，在ARC层上形成蚀刻停止层，以及通过使用沉积和蚀刻工艺在介电层上形成栅极场板。
根据本发明的一个实施例，提供了一种半导体器件，包括：氮化镓(GaN)层，位于衬底上；氮化铝镓(AlGaN)层，设置在所述GaN层上；栅极金属堆叠件，设置在所述AlGaN层上；至少一个欧姆接触件，设置在所述AlGaN层上；栅极场板，设置在所述欧姆接触件和所述栅极金属堆叠件之间；抗反射涂(ARC)层，形成在所述欧姆接触件上；以及蚀刻停止层，形成在所述ARC层上。
在上述半导体器件中，所述蚀刻停止层由氧化物或氮化硅制成。
在上述半导体器件中，所述ARC层由TiN制成。
在上述半导体器件中，所述栅极场板由TiN、Ti、Al、AlCu或Cu制成。
在上述半导体器件中，还包括穿过所述蚀刻停止层以连接至所述ARC层的金属接触件。
在上述半导体器件中，还包括形成在所述栅极金属堆叠件和所述AlGaN层之间的掺杂的GaN区。
在上述半导体器件中，还包括位于所述AlGaN层和所述GaN层的结处的二维电子气(2DEG)区。
在上述半导体器件中，所述至少一个欧姆接触件包括源极接触件和漏极接触件，所述栅极场板电连接至所述源极接触件。
在上述半导体器件中，所述至少一个欧姆接触件包括源极接触件和漏极接触件，其中，所述栅极场板设置在所述栅极金属堆叠件和所述漏极接触件之间。
根据本发明的另一实施例，还提供了一种半导体器件，包括：第一III-V族化合物层，位于衬底上；第二III-V族化合物层，位于所述第一III-V族化合物层上，其中，所述第一III-V族化合物层的材料与所述第二III-V族化合物层的材料不同；栅极金属堆叠件，设置在所述第二III-V族化合物层上；源极接触件和漏极接触件，设置在所述栅极金属堆叠件的相对两侧处；栅极场板，设置在所述栅极金属堆叠件和所述漏极接触件之间；抗反射涂(ARC)层，形成在所述源极接触件和所述漏极接触件上；以及蚀刻停止层，形成在所述ARC层上。
在上述半导体器中件，还包括金属线，其中，所述源极接触件和所述栅极场板连接至所述金属线。
在上述半导体器中件，其中，所述ARC层由TiN制成，以及所述栅极场板由TiN、Ti、Al、AlCu或Cu制成。
在上述半导体器中件，所述蚀刻停止层由氧化物制成。
在上述半导体器中件，还包括穿过所述蚀刻停止层以分别连接至所述源极接触件和所述漏极接触件的多个金属接触件。
在上述半导体器中件，还包括位于所述栅极金属堆叠件和所述第二III-V族化合物层之间的掺杂的III-V族化合物区。
在上述半导体器中件，还包括位于所述第一III-V族化合物层和所述第二III-V族化合物层的结处的二维电子气(2DEG)区。
根据本发明的又另一实施例，还提供了一种制造半导体的方法，包括：在衬底上形成第一III-V族化合物层；在所述第一III-V族化合物层上形成第二III-V族化合物层，其中，所述第一III-V族化合物层的材料与所述第二III-V族化合物层的材料不同；在所述第二III-V族化合物层上形成介电层；形成穿过所述介电层并且连接至所述第二III-V族化合物层的欧姆接触件；在所述欧姆接触件上形成抗反射涂(ARC)层；在所述ARC层上形成蚀刻停止层；以及通过使用沉积和蚀刻工艺在所述介电层上形成栅极场板。
在上述方法中，所述沉积和蚀刻工艺的蚀刻剂在所述蚀刻停止层和所述栅极场板之间具有高选择性。
在上述方法中，还包括在所述介电层上形成栅极金属堆叠件，其中，所述栅极场板设置在所述栅极金属堆叠件和所述欧姆接触件之间。
在上述方法中，还包括：去除所述蚀刻停止层的部分以暴露所述ARC层；以及在所述ARC层上形成金属接触件。
上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体器件，包括：
氮化镓(GaN)层，位于衬底上；
氮化铝镓(AlGaN)层，设置在所述GaN层上；
栅极金属堆叠件，设置在所述AlGaN层上；
至少一个欧姆接触件，设置在所述AlGaN层上；
栅极场板，设置在所述欧姆接触件和所述栅极金属堆叠件之间；
抗反射涂(ARC)层，形成在所述欧姆接触件上；以及
蚀刻停止层，形成在所述ARC层上。
2.根据权利要求1所述的半导体器件，其中，所述蚀刻停止层由氧化物或氮化硅制成。
3.根据权利要求1所述的半导体器件，其中，所述ARC层由TiN制成。
4.根据权利要求1所述的半导体器件，其中，所述栅极场板由TiN、Ti、Al、AlCu或Cu制成。
5.根据权利要求1所述的半导体器件，还包括穿过所述蚀刻停止层以连接至所述ARC层的金属接触件。
6.根据权利要求1所述的半导体器件，还包括形成在所述栅极金属堆叠件和所述AlGaN层之间的掺杂的GaN区。
7.根据权利要求1所述的半导体器件，还包括位于所述AlGaN层和所述GaN层的结处的二维电子气(2DEG)区。
8.根据权利要求1所述的半导体器件，其中，所述至少一个欧姆接触件包括源极接触件和漏极接触件，所述栅极场板电连接至所述源极接触件。
9.一种半导体器件，包括：
第一III-V族化合物层，位于衬底上；
第二III-V族化合物层，位于所述第一III-V族化合物层上，其中，所述第一III-V族化合物层的材料与所述第二III-V族化合物层的材料不同；
栅极金属堆叠件，设置在所述第二III-V族化合物层上；
源极接触件和漏极接触件，设置在所述栅极金属堆叠件的相对两侧处；
栅极场板，设置在所述栅极金属堆叠件和所述漏极接触件之间；
抗反射涂(ARC)层，形成在所述源极接触件和所述漏极接触件上；以及
蚀刻停止层，形成在所述ARC层上。
10.一种制造半导体的方法，包括：
在衬底上形成第一III-V族化合物层；
在所述第一III-V族化合物层上形成第二III-V族化合物层，其中，所述第一III-V族化合物层的材料与所述第二III-V族化合物层的材料不同；
在所述第二III-V族化合物层上形成介电层；
形成穿过所述介电层并且连接至所述第二III-V族化合物层的欧姆接触件；
在所述欧姆接触件上形成抗反射涂(ARC)层；
在所述ARC层上形成蚀刻停止层；以及
通过使用沉积和蚀刻工艺在所述介电层上形成栅极场板。
CN201610008536.7A 2015-08-29 2016-01-07 半导体器件及其制造方法 Active CN106486543B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/839,931 2015-08-29
US14/839,931 US9941384B2 (en) 2015-08-29 2015-08-29 Semiconductor device and method for fabricating the same

Publications (2)

Publication Number Publication Date
CN106486543A true CN106486543A (zh) 2017-03-08
CN106486543B CN106486543B (zh) 2019-12-10

Family

ID=58010621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610008536.7A Active CN106486543B (zh) 2015-08-29 2016-01-07 半导体器件及其制造方法

Country Status (5)

Country Link
US (6) US9941384B2 (zh)
KR (1) KR101716049B1 (zh)
CN (1) CN106486543B (zh)
DE (1) DE102015114707B4 (zh)
TW (1) TWI608568B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833916A (zh) * 2017-10-13 2018-03-23 厦门市三安集成电路有限公司 一种高迁移率电子电晶体的制造方法
CN108630677A (zh) * 2017-03-17 2018-10-09 智瑞佳（苏州）半导体科技有限公司 一种功率器件版图结构及制作方法
CN111727510A (zh) * 2018-01-19 2020-09-29 法国原子能源和替代能源委员会 包括彼此耦接的栅和阴极的光电器件
CN112204749A (zh) * 2020-07-16 2021-01-08 英诺赛科（珠海）科技有限公司 半导体装置结构和其制造方法
CN112420825A (zh) * 2019-08-23 2021-02-26 世界先进积体电路股份有限公司 半导体结构及其形成方法
WO2022067644A1 (en) * 2020-09-30 2022-04-07 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220140221A1 (en) * 2019-03-03 2022-05-05 The University Of Chicago Technologies for tuning superconducting josephson junctions
WO2022134017A1 (en) * 2020-12-25 2022-06-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
US20220293779A1 (en) * 2021-03-15 2022-09-15 Vanguard International Semiconductor Corporation High electron mobility transistor and fabrication method thereof
WO2023137588A1 (en) * 2022-01-18 2023-07-27 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based bidirectional switching device for battery management and method for manufacturing the same
WO2023197251A1 (en) * 2022-04-14 2023-10-19 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN117936569A (zh) * 2024-03-22 2024-04-26 英诺赛科（珠海）科技有限公司 一种半导体器件以及制备方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941384B2 (en) 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US10741682B2 (en) 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
TWI662701B (zh) * 2017-09-05 2019-06-11 世界先進積體電路股份有限公司 高電子遷移率電晶體結構
US20190097001A1 (en) * 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
US10622551B2 (en) 2017-11-29 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and devices for magnetic tunnel junction devices
US10573516B2 (en) * 2017-12-06 2020-02-25 QROMIS, Inc. Methods for integrated devices on an engineered substrate
US10998434B2 (en) 2017-12-22 2021-05-04 Vanguard International Semiconductor Corporation Semiconductor device and method for forming the same
US10103239B1 (en) 2017-12-28 2018-10-16 Vanguard International Semiconductor Corporation High electron mobility transistor structure
GB2570318B (en) * 2018-01-19 2022-03-09 X Fab Semiconductor Foundries Gmbh Ohmic contacts in semiconductor devices
US11043563B2 (en) 2018-03-12 2021-06-22 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
TWI676290B (zh) * 2018-08-29 2019-11-01 世界先進積體電路股份有限公司 高電子移動率電晶體及其形成方法
CN110880532B (zh) * 2018-09-06 2023-03-14 世界先进积体电路股份有限公司 高电子移动率晶体管及其形成方法
US10741666B2 (en) * 2018-11-19 2020-08-11 Vanguard International Semiconductor Corporation High electron mobility transistor and method for forming the same
US10573734B1 (en) 2018-12-28 2020-02-25 Vanguard International Semiconductor Corporation High electron mobility transistor and method for forming the same
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
CN110071173B (zh) * 2019-04-30 2023-04-18 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
TWI706564B (zh) * 2019-08-08 2020-10-01 世界先進積體電路股份有限公司 半導體結構及其形成方法
TWI812805B (zh) 2019-11-05 2023-08-21 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
US11114532B2 (en) * 2019-11-20 2021-09-07 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same
US11545566B2 (en) * 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11380767B2 (en) * 2020-04-28 2022-07-05 Vanguard International Semiconductor Corporation High electron mobility transistor and fabrication method thereof
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
JP6890707B1 (ja) * 2020-10-20 2021-06-18 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子及び半導体発光素子の製造方法
KR20230000718A (ko) * 2021-06-25 2023-01-03 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조 방법
CN113506821B (zh) * 2021-09-09 2021-12-14 深圳市时代速信科技有限公司 半导体器件
TWI832676B (zh) * 2022-06-09 2024-02-11 超赫科技股份有限公司 高電子遷移率電晶體之製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060211206A1 (en) * 2005-03-18 2006-09-21 Freescale Semiconductor, Inc. Electronic devices including non-volatile memory and processes for forming the same
US20140061659A1 (en) * 2012-09-05 2014-03-06 James A. Teplik GaN Dual Field Plate Device with Single Field Plate Metal
US20150028384A1 (en) * 2013-07-29 2015-01-29 Efficient Power Conversion Corporation GaN TRANSISTORS WITH POLYSILICON LAYERS FOR CREATING ADDITIONAL COMPONENTS

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713234B2 (en) * 1999-02-18 2004-03-30 Micron Technology, Inc. Fabrication of semiconductor devices using anti-reflective coatings
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7417267B2 (en) * 2004-09-24 2008-08-26 International Rectifier Corporation Non-planar III-nitride power device having a lateral conduction path
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US8878245B2 (en) 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
TWI462180B (zh) 2009-06-26 2014-11-21 United Microelectronics Corp 蝕刻複合膜的方式
JP5649112B2 (ja) * 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
JP5776217B2 (ja) 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US8772833B2 (en) * 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
US9159784B2 (en) * 2011-11-17 2015-10-13 Avogy, Inc. Aluminum gallium nitride etch stop layer for gallium nitride based devices
US8633094B2 (en) * 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8680535B2 (en) * 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
KR101927408B1 (ko) 2012-07-20 2019-03-07 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP6085442B2 (ja) 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014072379A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR101927410B1 (ko) 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
US8890106B2 (en) * 2012-12-18 2014-11-18 Hewlett-Packard Development Company, L.P. Hybrid circuit of nitride-based transistor and memristor
US9425276B2 (en) 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
KR20140105056A (ko) 2013-02-21 2014-09-01 홍익대학교 산학협력단 반도체 소자 및 그 제조방법
US8928037B2 (en) * 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
KR102036349B1 (ko) 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
US8916427B2 (en) * 2013-05-03 2014-12-23 Texas Instruments Incorporated FET dielectric reliability enhancement
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
JP2015032745A (ja) 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
JP2016139718A (ja) * 2015-01-28 2016-08-04 株式会社東芝 半導体装置
US9941384B2 (en) 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060211206A1 (en) * 2005-03-18 2006-09-21 Freescale Semiconductor, Inc. Electronic devices including non-volatile memory and processes for forming the same
US20140061659A1 (en) * 2012-09-05 2014-03-06 James A. Teplik GaN Dual Field Plate Device with Single Field Plate Metal
US20150028384A1 (en) * 2013-07-29 2015-01-29 Efficient Power Conversion Corporation GaN TRANSISTORS WITH POLYSILICON LAYERS FOR CREATING ADDITIONAL COMPONENTS

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630677A (zh) * 2017-03-17 2018-10-09 智瑞佳（苏州）半导体科技有限公司 一种功率器件版图结构及制作方法
CN107833916B (zh) * 2017-10-13 2020-07-17 厦门市三安集成电路有限公司 一种高迁移率电子电晶体的制造方法
CN107833916A (zh) * 2017-10-13 2018-03-23 厦门市三安集成电路有限公司 一种高迁移率电子电晶体的制造方法
CN111727510A (zh) * 2018-01-19 2020-09-29 法国原子能源和替代能源委员会 包括彼此耦接的栅和阴极的光电器件
US20220140221A1 (en) * 2019-03-03 2022-05-05 The University Of Chicago Technologies for tuning superconducting josephson junctions
US11925126B2 (en) * 2019-03-03 2024-03-05 The University Of Chicago Technologies for tuning superconducting Josephson junctions
CN112420825A (zh) * 2019-08-23 2021-02-26 世界先进积体电路股份有限公司 半导体结构及其形成方法
CN112204749A (zh) * 2020-07-16 2021-01-08 英诺赛科（珠海）科技有限公司 半导体装置结构和其制造方法
CN114586175A (zh) * 2020-09-30 2022-06-03 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
CN114586175B (zh) * 2020-09-30 2023-04-18 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
WO2022067644A1 (en) * 2020-09-30 2022-04-07 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US11862721B2 (en) 2020-09-30 2024-01-02 Innoscience (Suzhou) Technology Co., Ltd. HEMT semiconductor device with a stepped sidewall
WO2022134017A1 (en) * 2020-12-25 2022-06-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
US12046593B2 (en) 2020-12-25 2024-07-23 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
US12034071B2 (en) * 2021-03-15 2024-07-09 Vanguard International Semiconductor Corporation High electron mobility transistor
US20220293779A1 (en) * 2021-03-15 2022-09-15 Vanguard International Semiconductor Corporation High electron mobility transistor and fabrication method thereof
WO2023137588A1 (en) * 2022-01-18 2023-07-27 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based bidirectional switching device for battery management and method for manufacturing the same
WO2023197251A1 (en) * 2022-04-14 2023-10-19 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN117936569B (zh) * 2024-03-22 2024-06-11 英诺赛科（珠海）科技有限公司 一种半导体器件以及制备方法
CN117936569A (zh) * 2024-03-22 2024-04-26 英诺赛科（珠海）科技有限公司 一种半导体器件以及制备方法

Also Published As

Publication number Publication date
KR101716049B1 (ko) 2017-03-13
US9941384B2 (en) 2018-04-10
US10686054B2 (en) 2020-06-16
US20200312983A1 (en) 2020-10-01
US20220336631A1 (en) 2022-10-20
US20190109210A1 (en) 2019-04-11
TW201709419A (zh) 2017-03-01
US12027603B2 (en) 2024-07-02
DE102015114707B4 (de) 2020-06-18
US20180233577A1 (en) 2018-08-16
US20210384319A1 (en) 2021-12-09
KR20170026038A (ko) 2017-03-08
US11901433B2 (en) 2024-02-13
TWI608568B (zh) 2017-12-11
CN106486543B (zh) 2019-12-10
US10134867B2 (en) 2018-11-20
DE102015114707A1 (de) 2017-03-02
US11374107B2 (en) 2022-06-28
US20170062581A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
US11901433B2 (en) Semiconductor device
US10522630B2 (en) High electron mobility transistor structure and method of making the same
US10276682B2 (en) High electron mobility transistor
US10096690B2 (en) Circuit structure, transistor and semiconductor device
US9048174B2 (en) Compound semiconductor device having gallium nitride gate structures
CN103187441B (zh) 高电子迁移率晶体管及其形成方法
JP7065370B2 (ja) 半導体デバイス及びその製造方法
CN103187436A (zh) 高电子迁移率晶体管及其形成方法
CN103545360A (zh) 高电子迁移率晶体管及其形成方法
CN103296077B (zh) 半导体结构及其形成方法
CN103000516B (zh) 形成半导体结构的方法
US20240222423A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant