TWI662701B - 高電子遷移率電晶體結構 - Google Patents

Abstract

本揭露提供一種高電子遷移率電晶體結構，包括：一基底、一阻障層、一緩衝層、一源極及一汲極、一多重閘極結構以及一多重場板結構。阻障層設置於基底上，緩衝層設置於基底與阻障層之間，且具有一通道區鄰近於阻障層與緩衝層之間的一界面。源極及汲極設置於阻障層上，而多重閘極結構，設置於源極與汲極之間，且包括彼此隔開的複數個第一導電指部。多重場板結構設置於多重閘極結構與汲極之間，且包括彼此隔開的複數個第二導電指部。第一導電指部與第二導電指部交替且平行排列於阻障層上。

Description

高電子遷移率電晶體結構

本揭露係關於一種半導體裝置結構，且特別是關於一種可調變臨界電壓(threshold voltage)的高電子遷移率電晶體(high electron mobility transistor,HEMT)結構。

在半導體工業中，高壓開關電晶體(諸如，高電子遷移率電晶體(HEMT)、接面場效電晶體(junction filed effect transistor,JFET)或是功率金氧半場效電晶體(power MOSFET))常用作高壓高功率裝置(例如，交換式電源供應器(switched mode power supply,SMPS))的半導體開關元件。在上述高壓開關電晶體中，高電子遷移率電晶體因具有高功率密度、高崩潰電壓、高輸出電壓及等優點，能夠於高壓下操作而不損害裝置。

高電子遷移率電晶體(HEMT)包括空乏型高電子遷移率電晶體(depletion mode HEMT,D-mode HEMT)與增強型高電子遷移率電晶體(enhancement mode HEMT,E-mode HEMT)。在D-mode HEMT中，閘極所產生的電場用於排空具有寬窄能隙(energy bandgap)半導體層之間的異結構界面附近的二維電子氣(two-dimensional electron gas,2DEG)通道。而對於E-mode HEMT，其並無通道及電流產生直至進行電晶體操作而施加偏壓。

D-mode HEMT在未施加閘極-源極電壓時，容許電流通過(也稱作常導通狀態(normally-on)電晶體)。而E-mode HEMT在未施加閘極-源極電壓時，阻止電流通過(也稱作常關閉狀態(normally-off)電晶體)。

雖然現有的D-mode HEMT及E-mode HEMT大致符合需求，但並非各方面皆令人滿意。例如，高電子移動率電晶體結構局限於單一臨界電壓而降低其應用彈性。再者，閘極下方常常包括高阻抗半導體材料而易引起閘極誤開關(switching error)及導通損失/熱損耗(condition loss)。

因此，有必要尋求一種高電子遷移率電晶體結構，其能夠解決或改善上述的問題。

本揭露一實施例提供一種高電子遷移率電晶體結構，包括：一基底、一阻障層、一緩衝層、一源極及一汲極、一多重閘極結構以及一多重場板結構。阻障層設置於基底上，緩衝層設置於基底與阻障層之間，且具有一通道區鄰近於阻障層與緩衝層之間的一界面。源極及汲極設置於阻障層上，而多重閘極結構設置於源極與汲極之間，且包括彼此隔開的複數個第一導電指部。多重場板結構設置於多重閘極結構與汲極之間，且包括彼此隔開的複數個第二導電指部。第一導電指部與第二導電指部交替且平行排列於阻障層上。

本揭露另一實施例提供一種高電子遷移率電晶體結構，包括：一基底、一阻障層、一緩衝層、一源極及一汲極、一多重閘極結構以及一電性連接結構。阻障層設置於基底上， 而緩衝層設置於基底與阻障層之間，且具有一通道區鄰近於阻障層與緩衝層之間的一界面。源極及汲極設置於阻障層上，而多重閘極結構設置於源極與汲極之間，且包括彼此隔開且平行排列於阻障層上的複數個第一導電指部。電性連接結構電性連接第一導電指部其中至少二者，使第一導電指部其中至少一者未與電性連接結構電性連接。

10a、10b、10c‧‧‧高電子遷移率電晶體結構

100‧‧‧基底

102‧‧‧緩衝層

103‧‧‧通道區

110‧‧‧阻障層

112‧‧‧源極

114‧‧‧汲極

120a、120b、120c‧‧‧第一導電指部

121‧‧‧多重閘極結構

130a、130b、130c‧‧‧第二導電指部

130d‧‧‧連接部

131‧‧‧多重場板結構

140a、140b、140c‧‧‧電線連接結構

第1圖係繪示出根據本揭露一些實施例之高電子遷移率電晶體結構的平面示意圖。

第2圖係繪示出第1圖中沿2-2’線的剖面示意圖。

第3圖係繪示出根據本揭露一些實施例之高電子遷移率電晶體結構的平面示意圖。

第4圖係繪示出根據本揭露一些實施例之高電子遷移率電晶體結構的平面示意圖。

以下說明本揭露實施例之高電子遷移率電晶體結構。然而，可輕易了解本揭露所提供的實施例僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。

本揭露之實施例提供一種金氧半場效電晶體結構，例如高電子遷移率電晶體(HEMT)結構，其利用多重閘極以調變電晶體的臨界電壓，進而增加電晶體的應用彈性。再者，具有多重閘極的設計的高電子遷移率電晶體結構，相較於具有單一閘極的高電子遷移率電晶體結構，可縮短通道長度，進而降 低閘極下方的寄生電阻而避免引起閘極誤開關及降低導通損失/熱損耗。

請參照第1及2圖，其中第1圖係繪示出根據本揭露一些實施例之高電子遷移率電晶體結構10a的平面示意圖，而第2圖係繪示出第1圖中沿2-2’線的剖面示意圖。如第2圖所示，本揭露實施例之高電子遷移率電晶體結構10a包括：一基底100、一緩衝層102、一阻障層110、一源極112及一汲極114、一多重閘極結構121以及一選擇性的多重場板結構131。

在一些實施例中，阻障層110設置於基底100上，而緩衝層102設置於基底100與阻障層110之間。再者，源極112及汲極114設置於阻障層110上，而多重閘極結構121設置於源極112與汲極114之間的阻障層110上。再者，多重場板結構131設置於多重閘極結構121與汲極114之間的阻障層110上。上述高電子遷移率電晶體結構10a中的每一個特徵部件將在以下段落中作更詳細的討論。

如第1或2圖所示，本揭露實施例之高電子遷移率電晶體結構10a包括一基底100。在一些實施例中，基底100可包括：一矽基底、一碳化矽基底或一藍寶石基底。在其他實施例中，基底100也可包括一絕緣層上矽(silicon on insulator,SOI)基底。

在一些實施例中，本揭露實施例之高電子遷移率電晶體結構10a更包括一緩衝層102設置在基底100上方。緩衝層102可為一多層結構。舉例來說，緩衝層102包括一晶核層(nucleation layer)(未繪示)及位於其上的一III-V族半導體化合 物層(未繪示)。在一些實施例中，晶核層包括AlN、GaN或AlGaN，係用於降低基底100與晶核層上方的III-V族半導體化合物層之間因晶格不匹配所產生的應力。舉例來說，AlN晶核層與基底100之間的晶格差異與熱膨脹係數差異小，而使基底100與之後形成的III-V族半導體化合物層之間的應力得以緩和。

在一些實施例中，位於晶核層上的III-V族半導體化合物層可作為高電子遷移率電晶體結構10a的一通道層。舉例來說，緩衝層102內包括一通道區103(如第2圖的虛線所示)，例如二維電子氣(two-dimensional electron gas,2DEG)通道，其鄰近於緩衝層102的上表面(即，鄰近於緩衝層102與後續形成的阻障層之間的界面)。在一些實施例中，晶核層上的III-V族半導體化合物層可包括氮化銦鋁鎵(InAlGaN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化鎵(GaN)、氮化鋁(AlN)或其組合。

在一些實施例中，可使用分子束磊晶法(molecular beam epitaxy,MBE)、有機金屬氣相沉積法(metal organic chemical vapor deposition,MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy,HVPE)或其他適當之沉積方法在基底100上形成緩衝層102。在一些實施例中，緩衝層102的厚度可約在0.2μm至10μm的範圍。

在一些實施例中，本揭露實施例之高電子遷移率電晶體結構10a更包括一阻障層110設置於緩衝層102上並與其直接接觸。在一些實施例中，阻障層110包括一III-V族半導體化合物層，例如氮化銦鋁鎵(InAlGaN)、氮化鋁鎵(AlGaN)、氮 化銦鎵(InGaN)、氮化鎵(GaN)或其組合。需注意的是阻障層110與緩衝層102中III-V族半導體化合物層的組成是不同的。舉例來說，阻障層110由氮化鋁鎵(AlGaN)所組成，而緩衝層102中III-V族半導體化合物層由氮化鎵(GaN)所組成，而使阻障層110與緩衝層102構成異結構。

在一些實施例中，可使用分子束磊晶法(MBE)、有機金屬氣相沉積法(MOCVD)、氫化物氣相磊晶法(HVPE)或其他適當之沉積方法在緩衝層102上形成緩衝層102。在一些實施例中，阻障層110的厚度可約在1nm至100nm的範圍。

緩衝層102與阻障層110之間的能帶差異(band gap discontinuity)在緩衝層102內鄰近緩衝層102與阻障層110之間的界面產生具有高移動傳導電子的載子通道(標示為通道區103)，其稱為二維電子氣(2DEG)通道。當施加閘極-源極電壓時，可開啟或關閉電晶體。

在一些實施例中，本揭露實施例之高電子遷移率電晶體結構10a更包括設置於阻障層110上並與其接觸的一源極112、一汲極114及一多重閘極結構121，其中多重閘極結構121設置於源極112與汲極114之間。在一些實施例中，源極112、汲極114及多重閘極結構121分別具有一部分延伸進入阻障層110內，如第2圖所示。如此一來，掘入(recessed)的多重閘極結構121可改變阻障層110的厚度，進而降低二維電子氣(2DEG)的密度。在一些實施例中，多重閘極結構121、源極112及汲極114設置於具有平坦表面的阻障層110上而未掘入於阻障層110內。

在一些實施例中，如第1及2圖所示，多重閘極結構121包括依一距離彼此隔開且平行排列的二個或二個以上的第一導電指部。此處為了簡化圖式及說明，僅繪示出三個第一導電指部120a、120b及120c。可理解的是多重閘極結構121中第一導電指部的數量取決於設計需求，而未局限於第1及2圖所示的實施例。

在一些實施例中，第一導電指部120a具有一寬度L1；第一導電指部120b具有一寬度L2；及第一導電指部120c具有一寬度L3。這些寬度L1、L2及L3定義出對應的通道長度。在一些實施例中，寬度L1、L2及L3彼此不同，使對應的通道長度彼此不同。如此一來，當分別施加電壓於第一導電指部120a、120b及120c時，可得到不同的臨界電壓。

再者，相較於具有單一閘極的傳統的高電子遷移率電晶體，寬度L1、L2及L3的總和可小於或等於上述單一閘極的寬度。由於第一導電指部120a、120b及120c的寬度L1、L2及L3分別小於上述單一閘極的寬度，因此高電子遷移率電晶體10a中閘極下方的寄生電阻小於傳統的高電子遷移率電晶體中閘極下方的寄生電阻。如此一來，可避免引起閘極誤開關及降低導通損失/熱損耗。

在一些實施例中，寬度L1、L2及L3彼此相同，使對應的通道長度彼此相同。如此一來，當分別施加電壓於第一導電指部120a、120b及120c時，可得到相同的臨界電壓。在其他實施例中，寬度L1、L2及L3，且其中該等通道長度其中二者彼此相同。如此一來，當分別施加電壓於第一導電指部120a、 120b及120c時，可得到二個不同的臨界電壓。

在一些實施例中，多重閘極結構121可包括導電材料，例如金屬(諸如，鈦(Ti)、鎳(Ni)、金(Au)或其合金)，再者，源極112與汲極114可包括導電材料，例如金屬(諸如，鈦(Ti)、鋁(Al)、鎳(Ni)、鉬(Mo)、金(Au)或其合金)。多重閘極結構121、源極112與汲極114可藉由化學氣相沉積(CVD)、物理氣相沉積(physical vapor,PVD)、原子層沉積(atomic layer deposition,ALD)、濺鍍(sputtering)、或其他適合的製程形成。

在一些實施例中，本揭露實施例之高電子遷移率電晶體結構10a更包括一電性連接結構140a，其電性連接第一導電指部120a、120b及120c其中至少二者，使第一導電指部120a、120b及120c其中至少一者未與電性連接結構140a電性連接。舉例來說，電性連接結構140a電性連接第一導電指部120a與120b，如第1圖所示。在一些實施例中，電性連接結構140a可電性連接第一導電指部120a與120c。在其他一些實施例中，電性連接結構140a可電性連接第一導電指部120b與120c。

在一些實施例中，電性連接結構140a可包括由導電插塞及導電層所構成的內連線結構。在一些實施例中，電性連接結構140a可包括接線。如此一來，透過調整第一導電指部的數量及寬度及/或控制電性連接結構140a的連接方式，可使高電子遷移率電晶體結構10a具有調變臨界電壓的功能而在不同的產品應用中獲得所需的臨界電壓。

在一些實施例中，本揭露實施例之高電子遷移率電晶體結構10a更包括一多重場板結構131，其中多重場板結構 131設置於多重閘極結構121與汲極114之間。在一些實施例中，多重場板結構131設置於阻障層110上而未掘入於阻障層110內。

在一些實施例中，如第1及2圖所示，多重場板結構131包括依一距離彼此隔開且平行排列的二個或二個以上的第二導電指部。此處為了簡化圖式及說明，僅繪示出三個第一導電指部130a、130b及130c。在一些實施例中，第一導電指部120a、120b及120c與第二導電指部130a、130b及130c交替排列。可理解的是多重場板結構131中第二導電指部的數量取決於第一導電指部的數量，而未局限於第1及2圖所示的實施例。

在一些實施例中，多重場板結構131更包括一連接部130d連接第二導電指部130a、130b及130c的一端，如第1圖所示。在一些實施例中，多重場板結構131可包括一導電材料，其可相同或相似於多重閘極結構121。例如，多重場板結構131可包括金屬(諸如，鈦(Ti)、鎳(Ni)、金(Au)或其合金)，再者，多重場板結構131可藉由化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、濺鍍、或其他適合的製程形成。多重閘極結構121可緩和多重閘極結構121下方的峰值電場(peak electric field)，以增加電晶體的崩潰電壓及降低漏電流。

請參照第3圖，其係繪示出根據本揭露一些實施例之高電子遷移率電晶體結構10b的平面示意圖，其中相同於第1圖的部件係使用相同標號並省略其說明。如第3圖所示，高電子遷移率電晶體結構10b相似於第1圖的高電子遷移率電晶體 結構10a。不同於高電子遷移率電晶體結構10a，高電子遷移率電晶體結構10b包括一電性連接結構140b，以電性連接第一導電指部120a、120b及120c。在一些實施例中，電性連接結構140a可包括由導電插塞及導電層所構成的內連線結構及熔絲裝置。在一些實施例中，電性連接結構140a可包括接線及熔絲裝置。如此一來，透過熔絲裝置控制電性連接結構140b的連接方式及/或調整第一導電指部的數量及寬度，可使高電子遷移率電晶體結構10a具有調變臨界電壓的功能而在不同的產品應用中獲得所需的臨界電壓。

請參照第4圖，其係繪示出根據本揭露一些實施例之高電子遷移率電晶體結構10c的平面示意圖，其中相同於第1圖的部件係使用相同標號並省略其說明。如第4圖所示，高電子遷移率電晶體結構10c相似於第1圖的高電子遷移率電晶體結構10a。不同於高電子遷移率電晶體結構10a，高電子遷移率電晶體結構10c包括一電性連接結構140c，以電性連接第二導電指部130a、130b及130c的一端。在一些實施例中，電性連接結構140c可選擇性電性連接第一導電指部120a、120b及120c其中至少一者(例如，第一導電指部120a)。在一些實施例中，電性連接結構140c可包括由導電插塞及導電層所構成的內連線結構。在一些實施例中，電性連接結構140c可包括接線。可理解的是高電子遷移率電晶體結構10c可具有如第3圖所示的電性連接結構140b，以取代電性連接結構140a。

根據上述實施例，由於高電子遷移率電晶體結構具有多重閘極，因此可透過調整第一導電指部的數量及寬度以 調變電晶體的臨界電壓。再者，根據上述實施例，由於高電子遷移率電晶體結構具有電性連接結構電性連接第一導電指部，因此可透過控制電性連接結構的連接以進一步調變電晶體的臨界電壓。如此一來。可增加電晶體的應用彈性。

再者，相較於具有單一閘極的高電子遷移率電晶體結構，具有多重閘極的高電子遷移率電晶體結構，每一閘極的通道長度較短，因此可降低閘極下方的寄生電阻(即，降低導通電組)而避免引起閘極誤開關、降低導通損失/熱損耗以及提高功率轉換效率(power-conversion efficiency)。

另外，根據上述實施例，由於高電子遷移率電晶體結構具有多重場板與多重閘極交替排列，因此可緩和多重閘極結構下方的峰值電場，以增加電晶體的崩潰電壓及降低漏電流。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (20)

1. 一種高電子遷移率電晶體結構，包括：一基底；一阻障層，設置於該基底上；一緩衝層，設置於該基底與該阻障層之間，且具有一通道區鄰近於該阻障層與該緩衝層之間的一界面；一源極及一汲極，設置於該阻障層上；一多重閘極結構，設置於該源極與該汲極之間，且包括彼此隔開的複數個第一導電指部；以及一多重場板結構，設置於該多重閘極結構與該汲極之間，且包括彼此隔開的複數個第二導電指部，其中該等第一導電指部與該等第二導電指部交替且平行排列於該阻障層上。
2. 如申請專利範圍第1項所述之高電子遷移率電晶體結構，其中該多重場板結構更包括一連接部連接該等第二導電指部的一端。
3. 如申請專利範圍第1項所述之高電子遷移率電晶體結構，更包括一電性連接結構，電性連接該等第二導電指部。
4. 如申請專利範圍第3項所述之高電子遷移率電晶體結構，其中該電性連接結構，電性連接該等第一導電指部其中至少一者。
5. 如申請專利範圍第1項所述之高電子遷移率電晶體結構，更包括一電性連接結構，電性連接該等第一導電指部其中一者與該等第二導電指部。
6. 如申請專利範圍第1項所述之高電子遷移率電晶體結構，其中該等第一導電指部各自具有一寬度，以定義對應的通道長度，且其中該等通道長度彼此不同。
7. 如申請專利範圍第1項所述之高電子遷移率電晶體結構，其中該等第一導電指部各自具有一寬度，以定義對應的通道長度，且其中該等通道長度彼此相同。
8. 如申請專利範圍第1項所述之高電子遷移率電晶體結構，其中該等第一導電指部各自具有一寬度，以定義對應的通道長度，且其中該等通道長度其中一些彼此相同。
9. 如申請專利範圍第1項所述之高電子遷移率電晶體結構，其中一部分的該多重閘極結構延伸進入於該阻障層內。
10. 如申請專利範圍第1項所述之高電子遷移率電晶體結構，其中該多重閘極結構與該阻障層直接接觸。
11. 如申請專利範圍第1項所述之高電子遷移率電晶體結構，其中該基底包括一矽基底、一碳化矽基底或一藍寶石基底。
12. 如申請專利範圍第1項所述之高電子遷移率電晶體結構，其中該阻障層包括InAlGaN、AlGaN、InGaN、GaN或其組合。
13. 如申請專利範圍第1項所述之高電子遷移率電晶體結構，其中該緩衝層包括InAlGaN、AlGaN、InGaN、GaN、AlN或其組合。
14. 如申請專利範圍第1項所述之高電子遷移率電晶體結構，其中該源極及該汲極包括Ti、Al、Ni、Mo、Au或其合金。
15. 如申請專利範圍第1項所述之高電子遷移率電晶體結構，其中該多重閘極結構或該多重場板結構包括Ti、Ni、Au或其合金。
16. 一種高電子遷移率電晶體結構，包括：一基底；一阻障層，設置於該基底上；一緩衝層，設置於該基底與該阻障層之間，且具有一通道區鄰近於該阻障層與該緩衝層之間的一界面；一源極及一汲極，設置於該阻障層上；一多重閘極結構，設置於該源極與該汲極之間，且包括彼此隔開且平行排列於該阻障層上的複數個第一導電指部；以及一電性連接結構，電性連接該等第一導電指部其中至少二者，使該等第一導電指部其中至少一者未與該電性連接結構電性連接。
17. 如申請專利範圍第16項所述之高電子遷移率電晶體結構，更包括一多重場板結構，設置於該多重閘極結構與該汲極之間的該阻障層上，包括：複數個第二導電指部，其中該等第一導電指部與該等第二導電指部交替排列；以及一連接部連接該等第二導電指部的一端。
18. 如申請專利範圍第16項所述之高電子遷移率電晶體結構，其中該等第一導電指部各自具有一寬度，以定義對應的通道長度，且其中該等通道長度彼此不同。
19. 如申請專利範圍第16項所述之高電子遷移率電晶體結構，其中該等第一導電指部各自具有一寬度，以定義對應的通道長度，且其中該等通道長度彼此相同。
20. 如申請專利範圍第16項所述之高電子遷移率電晶體結構，其中一部分的該多重閘極結構延伸進入於該阻障層內。