CN106469705B - 封装模块及其基板结构 - Google Patents

封装模块及其基板结构 Download PDF

Info

Publication number
CN106469705B
CN106469705B CN201510500016.3A CN201510500016A CN106469705B CN 106469705 B CN106469705 B CN 106469705B CN 201510500016 A CN201510500016 A CN 201510500016A CN 106469705 B CN106469705 B CN 106469705B
Authority
CN
China
Prior art keywords
layer
insulating layer
board structure
plate body
route plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510500016.3A
Other languages
English (en)
Other versions
CN106469705A (zh
Inventor
胡文宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Persistent Strength Or Power Science And Technology Co Ltd
Original Assignee
Persistent Strength Or Power Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Persistent Strength Or Power Science And Technology Co Ltd filed Critical Persistent Strength Or Power Science And Technology Co Ltd
Priority to CN201510500016.3A priority Critical patent/CN106469705B/zh
Priority to US15/231,931 priority patent/US9711444B2/en
Publication of CN106469705A publication Critical patent/CN106469705A/zh
Application granted granted Critical
Publication of CN106469705B publication Critical patent/CN106469705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)

Abstract

一种封装模块及其基板结构，该基板结构，包括：具有多个布线层的线路板体、第一线路层、设于该第一线路层上的导电柱体、包覆该线路板体、第一线路层与导电柱体的第一绝缘层、以及设于该第一绝缘层上的第二线路层，且该第二线路层电性连接该布线层，并通过该些导电柱体电性连接该第一线路层，通过将细线路形成于该线路板体中，故可仅于该线路板体中使用成本较高的绝缘材，而该第一绝缘层则可采用较便宜的材料制作，因而能降低制作成本。

Description

封装模块及其基板结构
技术领域
本发明涉及一种基板结构，尤指一种用以设置电子元件的基板结构。
背景技术
随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。
如图1所示，其为现有封装模块1，其包括：一基板结构1’、一主动元件8a、一被动元件8b以及封装材9。
所述的基板结构1’包括：一第一线路层11、形成于该第一线路层11上的多个第一导电柱体100、一包覆该第一线路层11与第一导电柱体100的第一绝缘层13、形成于该第一绝缘层13上的一第二线路层12、形成于该第二线路层12上的多个第二导电柱体15、包覆该第二线路层12与第二导电柱体15的一第二绝缘层14、形成于该第二绝缘层14上的一第三线路层16、形成于该第三线路层16上的多个导电凸块160、以及形成于该第二绝缘层14与该第三线路层16上的一绝缘保护层17，且该些导电凸块160外露于该绝缘保护层17，以供结合多个导电元件18。
所述的主动元件8a与被动元件8b通过多个导电元件19结合至该第一线路层11上。
所述的封装材9形成于该基板结构1’上，以包覆该主动元件8a与被动元件8b。
于现有基板结构1’中，该第一线路层11、第一导电柱体100与第一绝缘层13作为一线路部1a，且该第二线路层12、第二导电柱体15与第二绝缘层14亦作为一线路部1b，而该第三线路层16、导电凸块160与绝缘保护层17作为另一线路部1c。
此外，由于一般基板均会形成有用以连接基板上、下两侧线路层的导电通孔，故于现有基板结构1’中，上、下两侧的线路层分别为第一线路层11与第三线路层16，因而部分该第一导电柱体100与部分该第二导电柱体15可视为该基板结构1’的导电通孔10。
又，所述的基板结构1’为高密度线路的基板，其主要应用于高阶晶片的电子产品上，且产品往往轻薄短小，而当产品的功能愈强、愈快及储存量愈高时，则会使用成本较高的高阶材料(如绝缘层的材料的颗粒尺寸极小)制作多层的线路构造(如图1所示的三层线路部1a,1b,1c)，以形成高密度线路的基板结构1’。具体地，电性连接该主动元件8a的基板结构1’中的线路是采用细线路工艺制作，且于该基板结构1’中用以设置该主动元件8a的细线路区A需使用高阶材料(即该第一与第二绝缘层13,14的材料颗粒的尺寸极小，约小于5um)。
然而，该基板结构1’中用以设置该被动元件8b的非细线路区B也需配合该细线路区A使用高阶材料，因而导致该基板结构1’整体制作的成本极高。
此外，该基板结构1’需包含多层线路部1a,1b,1c以配合高阶晶片，因而该基板结构1’的整体厚度较厚。
又，于制作该导电通孔10时，需于两层线路部1a,1b间进行对位堆迭，因而极易发生该第一导电柱体100与该第二导电柱体15间的对位误差，进而影响该导电通孔10的品质。
因此，如何避免现有技术中的种种缺失，实已成为目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种封装模块及其基板结构，能降低制作成本。
本发明的基板结构，包括：一第一绝缘层，其具有相对的第一表面与第二表面；一第一线路层，其嵌埋于该第一绝缘层中并外露出该第一表面；多个导电柱体，其设于该第一绝缘层中并电性连接该第一线路层；一线路板体，其埋设于该第一绝缘层中且连通该第一与第二表面，其中，该线路板体具有多个布线层且部分该布线层外露于该第一与第二表面；以及一第二线路层，其设于该线路板体与该第一绝缘层的第二表面上且电性连接该布线层，并通过该些导电柱体电性连接该第一线路层。
本发明还提供一种封装模块，其包括：一前述的基板结构；以及至少一第一电子元件，其设于该线路板体对应该第一绝缘层的第一表面的一侧上且电性连接该布线层。
前述的封装模块中，还包括至少一第二电子元件，其设于该第一绝缘层的第一表面上并电性连接该第一线路层。例如，包括多个导电元件，其设于该第一绝缘层的第一表面上，以供结合该第二电子元件并电性连接该第一线路层。
前述的封装模块中，还包括封装材，形成于该第一绝缘层的第一表面上，以包覆该第一与第二电子元件。
前述的封装模块及其基板结构中，该线路板体还具有用以埋设该布线层的第二绝缘层。例如，该第二绝缘层的材质与该第一绝缘层的材质不同。
前述的封装模块及其基板结构中，该布线层包含多个导电迹线与多个电性连接该导电迹线的导电盲孔。
前述的封装模块及其基板结构中，还包括多个导电凸块，其设于该第二线路层上。例如，包括一绝缘保护层，其设于该线路板体与该第一绝缘层的第二表面上并包覆该第二线路层，且外露该些导电凸块。又包括多个导电元件，其设于该些导电凸块上。
另外，前述的封装模块及其基板结构中，还包括多个导电元件，其设于该线路板体上，以供结合该第一电子元件并电性连接该布线层。
由上可知，本发明的封装模块及其基板结构中，主要通过先制作该线路板体，再将该线路板体导入一般基板工艺中。因此，仅于该线路板体中使用成本较高的绝缘材，而该第一绝缘层则可采用较便宜的材料制作，故相较于现有技术，本发明的基板结构的制作成本较低。
此外，该基板结构因已将细线路形成于该线路板体中，故于该第一绝缘层上可只形成该第二线路层即可。因此，相较于现有技术，该基板结构可减少线路部的层数，以降低整体结构的厚度。
又，该线路板体已具有两层布线层，故于该第一绝缘层中，该导电柱体可视为导电通孔。因此，相较于现有技术，该基板结构具有一体成型的导电通孔，因而无对位的问题。
附图说明
图1为现有封装模块的剖面示意图；以及
图2A至图2F为本发明的封装模块及其基板结构的制法的剖视示意图；其中，图2C’为图2C的局部放大图。
其中，附图标记说明如下：
1,3 封装模块
1’,2 基板结构
1a,1b,1c 线路部
10 导电通孔
100 第一导电柱体
11,21 第一线路层
12,22 第二线路层
13,23 第一绝缘层
14,241,241’ 第二绝缘层
15 第二导电柱体
16 第三线路层
160,26 导电凸块
17,27 绝缘保护层
18,19,28,29,30 导电元件
20 承载板
20a 主要区
20b 辅助区
200 粘着层
21a 表面
210 电性连接垫
23a 第一表面
23b 第二表面
24 线路板体
240,240’ 布线层
240a,240a’ 导电迹线
240b,240b’ 导电盲孔
25 导电柱体
25a 端面
31 第一电子元件
32 第二电子元件
8a 主动元件
8b 被动元件
9 封装材
A 细线路区
B 非细线路区
d,t 颗粒。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2F为本发明的封装模块3及其基板结构2的制法的剖面示意图。
如图2A所示，通过图案化工艺于一承载板20上形成一第一线路层21。
于本实施例中，该承载板20为基材，例如铜箔基板或其它板体，并无特别限制。
此外，该承载板20的表面定义有相邻接的主要区20a与辅助区20b。
又，该第一线路层21形成于该辅助区20b上，且包含多个电性连接垫210。
另外，该图案化工艺包含形成光阻、曝光与显影、电镀铜、移除光阻等流程。
如图2B所示，于该承载板20的主要区20a上通过粘着层200设置一线路板体24，其中，该线路板体24为细线路板的半成品。
于本实施例中，该线路板体24具有两层布线层240,240’及用以埋设该布线层240,240’的两层材质相同的第二绝缘层241,241’，且各该布线层240,240’包含多个导电迹线240a,240a’与多个电性连接该导电迹线240a,240a’的导电盲孔240b,240b’，其中，部分导电盲孔240b用以作为两层导电迹线240a,240a’之间的电性连接。
此外，其中一布线层240的导电迹线240a(下层者)外露于该第二绝缘层241的一侧(下侧)，而部分导电盲孔240b’(上层者)外露于该第二绝缘层241’的一侧(上侧)。或者，部分导电盲孔240b’(上层者)也可不外露于该第二绝缘层241’的一侧(上侧)。
又，该线路板体24的布线层的层数可依需求制作，并不限于上述。
本发明的制法通过于一次工艺(即制作该线路板体24)中完成细线路板的半成品，故可减少细线路材料的使用量，以降低制作成本。
如图2C所示，通过图案化工艺于该第一线路层21上形成多个导电柱体25，再于该承载板20上形成一具有相对的第一表面23a及第二表面23b的第一绝缘层23，以令该第一绝缘层23包覆该第一线路层21、该些导电柱体25与该线路板体24，且该第一绝缘层23通过其第一表面23a结合至该承载板20上。
于本实施例中，该图案化工艺包含形成光阻、曝光与显影、电镀铜、移除光阻等流程，故该导电柱体25为铜柱。
此外，该第一线路层21的表面21a齐平该第一绝缘层23的第一表面23a，且该些导电柱体25的一端面25a外露于该第一绝缘层23的第二表面23b。
又，该第一绝缘层23以压合或铸模(molding)方式制作，再进行整平，使该些导电柱体25的一端面25a齐平该第一绝缘层23的第二表面23b。
另外，该第一绝缘层23为铸模化合物(molding compound)、介电材、如环氧树脂(Epoxy)、聚酰亚胺(Polyimide，简称PI)、其它感光或非感光性材料等的有机树脂，且该第二绝缘层241,241’的材质与该第一绝缘层23的材质不同，例如，如图2C’所示，该第二绝缘层241的材料的颗粒d的体积远小于该第一绝缘层23的材料的颗粒t的体积。
于一实施例中，若于图2B的工艺中，部分导电盲孔240b’未外露于该第二绝缘层241’的一侧，此时可利用整平该第一绝缘层23的工艺，使部分导电盲孔240b’外露于该第二绝缘层241’的一侧。
如图2D所示，于该线路板体24与该第一绝缘层23的第二表面23b上通过图案化工艺形成一第二线路层22，且该第二线路层22电性连接该布线层240’的导电盲孔240b’，并使该第二线路层22通过该些导电柱体25电性连接该第一线路层21。接着，于该第二线路层22上通过图案化工艺形成多个导电凸块26，再于该线路板体24与该第一绝缘层23的第二表面23b上形成一绝缘保护层27，以令该绝缘保护层27包覆该第二线路层22，且令该些导电凸块26外露于该绝缘保护层27。
于本实施例中，该第二线路层22直接连接该导电盲孔240b’、该些导电柱体25与导电凸块26。
此外，该绝缘保护层27以压合或铸模(molding)方式制作，且该绝缘保护层27为铸模化合物(molding compound)、介电材、如环氧树脂(Epoxy)、聚酰亚胺(Polyimide，简称PI)、其它感光或非感光性材料等的有机树脂、或防焊层(solder mask)。
又，该绝缘保护层27的制作方式可先覆盖该第二线路层22与该些导电凸块26，再整平该绝缘保护层27(之后可依需求蚀刻该些导电凸块26的顶面)，使该绝缘保护层27的表面可齐平或不齐平该些导电凸块26的顶面，以外露该些导电凸块26的顶面。或者，该绝缘保护层27的制作方式可先覆盖该第二线路层22与该些导电凸块26，再于该绝缘保护层27上形成多个开孔，使该些导电凸块26外露于该些开孔。
如图2E所示，移除该承载板20及该粘着层200，以外露该第一线路层21与该布线层240的导电迹线240a。
于本实施例中，该线路板体24的表面低于该第一绝缘层23的第一表面23a；于其它实施例中，该线路板体24的表面可等于该第一绝缘层23的第一表面23a。
本发明的基板结构2通过于一标准基板工艺中埋入一细线路半成品(如该线路板体24)，之后再制作增层，以形成一不对称结构，例如，该线路板体24具有两层布线层240,240’，而于该第一绝缘层23中仅具有一线路构造(即该第一线路层21与导电柱体25)，即多层布线层240,240’对应一层线路构造。
此外，该基板结构2因已将细线路形成于该线路板体24中，故可依需求设计该线路板体24的布线层240,240’(即细线路)的层数。因此，于该第一绝缘层23中，可减少该基板结构2的线路层的层数，故相较于现有技术，该基板结构2的线路部的层数较少，因而能降低整体结构的厚度。
又，该线路板体24的多层布线层240,240’已满足细线路的层数需求，故于该第一绝缘层23的两侧，可仅形成两层线路层(如第一线路层21与第二线路层22)即可。因此，于该基板结构2中，上、下两侧的线路层分别为第一线路层21与第二线路层22，因而部分该导电柱体25可视为导电通孔，故相较于现有技术，该基板结构2具有一体成型的导电通孔(即该导电柱体25)，因而无对位的问题。
如图2F所示，于该第一绝缘层23的第一表面23a的侧上植设多个导电元件28,29，以通过该些导电元件28,29结合电子元件。
于本实施例中，部分导电元件28设于该线路板体24上且电性连接该布线层240的导电迹线240a，以通过部分导电元件28结合第一电子元件31。
此外，部分导电元件29设于该第一线路层21的电性连接垫210上且电性连接该该第一线路层21，以通过该些导电元件29结合第二电子元件32。
又，也可形成多个导电元件30于该绝缘保护层27上，且该些导电元件30电性连接该些导电凸块26，以通过该些导电元件30结合如电路板的电子装置(图略)。
另外，该些导电元件28,29,30如焊球、焊锡凸块、铜凸块等，且该第一电子元件31为主动元件，如半导体晶片，而该第二电子元件32为被动元件，如电容、电感、电阻等。
于后续工艺中，可形成封装材(图略，可考参图1所示的封装材9)于该第一绝缘层23的第一表面23a上，以包覆该第一电子元件31与该第二电子元件32。
综上所述，本发明的基板结构2利用先制作该线路板体24，再将该线路板体24导入一般基板工艺中，即高阶工艺(如该线路板体24、或电性连接高阶晶片的细线路)与低阶工艺(如电性连接被动元件的增层线路)分开制作，再结合成一成品(即该基板结构2)。
因此，本发明的基板结构2仅于该线路板体24中使用成本较高的第二绝缘层241，而该第一绝缘层23则采用较便宜的材料制作，亦即用以设置被动元件(第二电子元件32)的非细线路区无需配合细线路区(即该线路板体24)使用高阶材料，故能降低本发明的基板结构2的制作成本。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (14)

1.一种基板结构，其特征为，该基板结构包括：
一第一绝缘层，其具有相对的第一表面与第二表面；
一第一线路层，其嵌埋于该第一绝缘层中并外露出该第一表面；
多个导电柱体，其设于该第一绝缘层中并电性连接该第一线路层；
一线路板体，其由该第一绝缘层包覆以埋设于该第一绝缘层中且连通该第一与第二表面，其中，该线路板体具有多个布线层且部分该布线层外露于该第一与第二表面；以及
一第二线路层，其设于该线路板体与该第一绝缘层的第二表面上且电性连接该布线层，并通过所述多个导电柱体电性连接该第一线路层。
2.如权利要求1所述的基板结构，其特征为，该线路板体还具有用以埋设该布线层的第二绝缘层。
3.如权利要求2所述的基板结构，其特征为，该第二绝缘层的材质与该第一绝缘层的材质不同。
4.如权利要求1所述的基板结构，其特征为，该布线层包含多个导电迹线与多个电性连接该导电迹线的导电盲孔。
5.如权利要求1所述的基板结构，其特征为，该基板结构还包括多个导电凸块，设于该第二线路层上。
6.如权利要求5所述的基板结构，其特征为，该基板结构还包括一绝缘保护层，其设于该线路板体与该第一绝缘层的第二表面上并包覆该第二线路层，且外露所述多个导电凸块。
7.如权利要求5所述的基板结构，其特征为，该基板结构还包括多个导电元件，其设于所述多个导电凸块上。
8.如权利要求1所述的基板结构，其特征为，该基板结构还包括多个导电元件，其设于该第一绝缘层的第一表面或该线路板体上。
9.一种封装模块，其特征为，该封装模块包括：
一如权利要求1至7中任意一项所述的基板结构；以及
至少一第一电子元件，其设于该线路板体对应该第一绝缘层的第一表面的一侧上且电性连接该布线层。
10.如权利要求9所述的封装模块，其特征为，该封装模块还包括多个导电元件，其设于该线路板体上，以供结合该第一电子元件并电性连接该布线层。
11.如权利要求9所述的封装模块，其特征为，该封装模块还包括封装材，形成于该第一绝缘层的第一表面上，以包覆该第一电子元件。
12.如权利要求9所述的封装模块，其特征为，该封装模块还包括至少一第二电子元件，其设于该第一绝缘层的第一表面上并电性连接该第一线路层。
13.如权利要求12所述的封装模块，其特征为，该封装模块还包括多个导电元件，其设于该第一绝缘层的第一表面上，以供结合该第二电子元件并电性连接该第一线路层。
14.如权利要求12所述的封装模块，其特征为，该封装模块还包括封装材，形成于该第一绝缘层的第一表面上，以包覆该第一与第二电子元件。
CN201510500016.3A 2015-08-14 2015-08-14 封装模块及其基板结构 Active CN106469705B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510500016.3A CN106469705B (zh) 2015-08-14 2015-08-14 封装模块及其基板结构
US15/231,931 US9711444B2 (en) 2015-08-14 2016-08-09 Packaging module and substrate structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510500016.3A CN106469705B (zh) 2015-08-14 2015-08-14 封装模块及其基板结构

Publications (2)

Publication Number Publication Date
CN106469705A CN106469705A (zh) 2017-03-01
CN106469705B true CN106469705B (zh) 2019-02-05

Family

ID=57994384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510500016.3A Active CN106469705B (zh) 2015-08-14 2015-08-14 封装模块及其基板结构

Country Status (2)

Country Link
US (1) US9711444B2 (zh)
CN (1) CN106469705B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9907169B1 (en) * 2016-08-30 2018-02-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board (PCB) and PCB assembly having an encapsulating mold material on a bottom surface thereof and methods for molding an encapsulating mold material on a bottom surface of a PCB
US10290590B2 (en) * 2016-11-29 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked semiconductor device and method of manufacturing the same
CN106802391A (zh) * 2017-03-24 2017-06-06 深圳市斯纳达科技有限公司 集成电路测试装置及其导电体组件
CN109413544B (zh) * 2017-08-17 2021-02-02 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法，以及包含所述电路板的扬声器
CN109686719B (zh) * 2017-10-18 2021-09-21 群创光电股份有限公司 电子装置及包含其的显示设备
CN110071073B (zh) * 2018-01-22 2022-03-22 江苏长电科技股份有限公司 封装结构及其制备方法
CN114899173A (zh) * 2022-03-31 2022-08-12 北京京东方光电科技有限公司 电子器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201209974A (en) * 2010-08-26 2012-03-01 Unimicron Technology Corp Package structure having (TSV) through-silicon-vias chip embedded therein and fabrication method thereof
TWM455255U (zh) * 2012-06-18 2013-06-11 Unimicron Technology Corp 具中介層之封裝基板及其封裝結構
TW201351514A (zh) * 2012-06-14 2013-12-16 Bridge Semiconductor Corp 具有內建加強層之凹穴基板之製造方法
TWM477045U (en) * 2014-01-07 2014-04-21 Lee-Sheng Yen Package substrate
CN103857209A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
CN103889169A (zh) * 2012-12-22 2014-06-25 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9659853B2 (en) * 2015-04-24 2017-05-23 Advanced Semiconductor Engineering, Inc. Double side via last method for double embedded patterned substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201209974A (en) * 2010-08-26 2012-03-01 Unimicron Technology Corp Package structure having (TSV) through-silicon-vias chip embedded therein and fabrication method thereof
TW201351514A (zh) * 2012-06-14 2013-12-16 Bridge Semiconductor Corp 具有內建加強層之凹穴基板之製造方法
TWM455255U (zh) * 2012-06-18 2013-06-11 Unimicron Technology Corp 具中介層之封裝基板及其封裝結構
CN103857209A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
CN103889169A (zh) * 2012-12-22 2014-06-25 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
TWM477045U (en) * 2014-01-07 2014-04-21 Lee-Sheng Yen Package substrate

Also Published As

Publication number Publication date
CN106469705A (zh) 2017-03-01
US9711444B2 (en) 2017-07-18
US20170047279A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
CN106469705B (zh) 封装模块及其基板结构
CN105845635B (zh) 电子封装结构
CN105261606B (zh) 无核心层封装基板的制法
US9999141B2 (en) Printed circuit board and method for manufacturing the same
US10083902B2 (en) Semiconductor package structure and semiconductor process
CN104576596B (zh) 半导体基板及其制造方法
CN105304584B (zh) 中介基板及其制造方法
TWI525769B (zh) 封裝基板及其製法
CN105845638B (zh) 电子封装结构
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
TW201519714A (zh) 印刷電路板及其製造方法
CN105323948B (zh) 中介基板及其制造方法
CN105845639B (zh) 电子封装结构及导电结构
KR102582421B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
KR20100082551A (ko) 인터포저 및 집적회로 칩 내장 인쇄회로기판
US20160353576A1 (en) Electronic component built-in substrate and electronic device
US9431351B2 (en) Semiconductor package and manufacturing method of the same
US20130020572A1 (en) Cap Chip and Reroute Layer for Stacked Microelectronic Module
US8889994B2 (en) Single-layered printed circuit board and manufacturing method thereof
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
CN204481016U (zh) 集成电路封装基板
CN105789161B (zh) 封装结构及其制法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
CN102774804A (zh) 具微机电元件的封装件及其制造方法
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant