CN106415811B - 用于永久接合的方法和装置 - Google Patents

用于永久接合的方法和装置 Download PDF

Info

Publication number
CN106415811B
CN106415811B CN201580023049.1A CN201580023049A CN106415811B CN 106415811 B CN106415811 B CN 106415811B CN 201580023049 A CN201580023049 A CN 201580023049A CN 106415811 B CN106415811 B CN 106415811B
Authority
CN
China
Prior art keywords
substrate
layer
sample frame
engagement
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580023049.1A
Other languages
English (en)
Other versions
CN106415811A (zh
Inventor
M.温普林格
B.雷布汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EV Group E Thallner GmbH
Original Assignee
EV Group E Thallner GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EV Group E Thallner GmbH filed Critical EV Group E Thallner GmbH
Publication of CN106415811A publication Critical patent/CN106415811A/zh
Application granted granted Critical
Publication of CN106415811B publication Critical patent/CN106415811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/449—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of mechanical vibrations, e.g. ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/607—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of mechanical vibrations, e.g. ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H01L2224/83206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H01L2224/83207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20108—Temperature range 300 C=<T<350 C, 573.15K =<T< 623.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种用于第一衬底(1)的第一层(2)与第二衬底(1')的第二层(2')在接合界面(5)上的永久接合的方法，其特征在于，在该接合之前和/或期间，至少在该接合界面(5)的区域中增加该第一和/或第二层(2、2')的位错(4)的位错密度。此外，本发明涉及一种相应的装置。

Description

用于永久接合的方法和装置
技术领域
本发明涉及一种按照权利要求1所述的方法和一种根据权利要求6所述的装置。
背景技术
在以晶片接合的名义已知的方法中，将(尤其由材料硅、石英或任意其它材料构成的)两个衬底、尤其是晶片彼此连结。在此，首先在暂时接合与永久接合之间进行区分。暂时接合被理解为如下所有方法，在所述方法中将两个衬底、尤其两个晶片彼此连接，使得在未从载体衬底脱离的情况下可以稳定且处理产品衬底，不过在过程链接束时又可以有针对性地从载体衬底移除产品衬底。而在永久接合的情况下，在产生持久的、不再能够中止的连接的目的的情况下将两个衬底、尤其晶片彼此接合。
以下列举提供对永久接合的可能性的了解。在微是统技术中，晶片接合可以例如被用于将具有腔的晶片接合至装备有微机械和微光学组件的第二晶片以保护这些组件。永久接合也被用于以所谓的直接接合方法建立硅表面或氧化硅表面之间的永久连接。此外，利用扩散接合或共晶接合的永久接合方法，也可以将无数个金属表面永久地彼此连接。这些金属面不必作为全面的涂层被施加到晶片上，而是可以由分布于整个晶片之上的多个局部受限的涂层组成。尤其，这样的分布于整个晶片之上的局部受限的涂层可以由介电材料、尤其二氧化硅包围。于是，将这样的表面称为混合表面。混合表面在永久接合方法中彼此对准且彼此接合，使得导电金属面和介电区域彼此接合。由此实现在同时建立导电连接的情况下多个衬底的堆叠。
因此存在各种不同的接合方法，除实际接合方法之外，所述各种不同的接合方法的区别也在于待连接的晶片的各种不同的材料类型。用于金属的目前所使用的永久接合方法的重大缺点在于，仅借助很高的供热和/或很高的压力，接合过程才导致满意的接合结果。该很高的热应力从经济工作方面也是特别不利的且成本密集的。此外，接合***的构建和生产是相应地困难的，所述接合***必须施加相应高的压力，以便能够以全面和均匀的方式将变得越来越大的晶片彼此接合。若允许任意大地构建相应的接合***，则所述接合***的制造基本上将不成问题。但是，接合***必须具有一定的、尤其由半导体工业预先给定的尺寸，且因此必须相应紧凑地被构建。
除所提到的增加的能量需求的缺点之外，衬底材料也对增加的供热作出不同反应，其中衬底材料具有一共同点。供热始终不利地作用于所使用的衬底材料且也可导致衬底且尤其位于衬底上的结构的完全毁坏。
发明内容
因此本发明所基于的任务在于研发出一种方法，该方法使得能够尽可能在无供热的情况下、理想地在室温下实现两个衬底表面、尤其两个金属表面的持久连接。
按照本发明，待彼此接合的衬底的表面可以由导电材料、非导电材料组成或可以具有混合特性。尤其，按照本发明，接合方法被理解为如下这样的方法，所述方法被用于将混合表面彼此连接。如已经解释的，混合表面被理解为至少由一种导电材料和一种非导电材料组成的表面。在此，根据按照本发明的实施方式，针对接合过程制备导电材料，而非导电表面可以根据已知接合机制被彼此接合。不过为了借助于尽可能简单的实施方式阐明按照本发明的实施方式，在申请文本的进一步的过程中优选地谈及延伸于整个衬底之上的全面的金属表面。此外，在图中仅仅示出延伸于整个衬底之上的全面的金属表面。
本发明尤其涉及永久Cu-Cu接合。按照本发明的方法基本上可推广到所有其它材料和材料组合，其中借助于按照本发明的实施方式，可以产生优选地导致结构的再结晶的至少亚稳状态。除接合仅仅两个衬底之外，经常期望形成可以利用按照本发明的方法制造的衬底堆栈。正是在这种衬底堆栈的制造中必要的是，在考虑材料类型和存在的腔的情况下确定拼合的优化的顺序。特别优选地，亚稳状态通过增加的位错密度而产生。按照本发明的实施方式尤其可应用于：
- 金属，尤其
- Cu、Ag、Au、Al、Fe、Ni、Co、Pt、W、Cr、Pb、Ti、Te、Sn、Zn
- 合金，
- 半导体(具有相应掺杂)，尤其
- 元素半导体，优选地
- Si、Ge、Se、Te、B、α-Sn，
- 化合物半导体，优选地
- GaAs、GaN、InP、InxGa1-xN、InSb、InAs、GaSb、AlN、InN、GaP、BeTe、ZnO、CuInGaSe2、ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe、Hg(1-x)Cd(x)Te、BeSe、HgS、AlxGa1-xAs、GaS、GaSe、GaTe、InS、InSe、InTe、CuInSe2、CuInS2、CuInGaS2、SiC、SiGe。
特别是在具有诸如微芯片、存储芯片或MEM之类的功能单元的衬底的接合中，接合过程有利地应在低温下执行，以便排除或最小化对电子组件的损害。此外，通过低温方法也在最大程度上排除通过基于不同材料的热膨胀系数的差异的固有热应力造成的损害。
尤其，衬底、特别是具有如微芯片、存储模块、MEM等的功能组件的衬底在实际接合过程之前被彼此对准。正是对准过程（英语：alignment）在接合过程中是特别重要的，因为仅仅正确的对准和接触才确保电子组件的功能性。在由具有不同膨胀系数的各种不同的材料构成的两个晶片的低温接合中，大大地简化对准，因为不存在温差或仅存在很小温差，该温差导致两个尤其由不同材料组成的衬底的不同膨胀。在室温下执行的对准的准确度因此在低温接合中保持或仅很小地改变。因此可以在最大程度上忽略影响对准的因素、如膨胀系数。使用这样低的温度具有如下缺点：接合比在具有更高温度(400℃)的接合过程中困难得多。
因此，本发明的任务是指出一种方法和一种与此有关的装置，该装置即使在低温下、优选地在室温下也实现晶片的接合。
本发明的基本构想尤其在于，在接合、尤其Cu-Cu接合中实现在接合界面之上扩散的再结晶。在再结晶中，尤其发生通过晶粒再生和新形成的晶粒边界的延伸的晶粒生长和/或结构改建。因此，再结晶被理解为通过晶粒再生和/或晶粒生长的结构再生。在两个衬底的接合中，结构再生优选地越过接合界面进行，使得连续的结构产生于待接合的两个衬底、尤其沉积于衬底上的层之间。
在进一步的过程中，不再在衬底表面与沉积于衬底上的层的表面之间进行区分。可同义地使用两种表达。
尤其，第一和/或第二层可以是第一和/或第二衬底的组成部分。
按照本发明，为了在适中温度下材料、尤其金属中的再结晶，给材料配备高位错密度，产生或选择具有高位错密度的材料。位错密度尤其大于107 cm-2，优选地大于109 cm-2，还要优选地大于1011 cm-2，还要优选地大于1013 cm-2，最优选地大于1015 cm-2，最最优选地大于1017 cm-2。位错被理解为或者在材料沉积时产生的或者可以事后通过晶体的塑性变形产生的一维晶格缺陷。具有相应高的位错密度的材料尤其处于至少亚稳状态，且可以通过热活化被阻止通过位错减少(Versetzungsabbau)转入较低能量状态。位错减少在此优选地通过在较高温度下的再结晶而进行，且接着导致结构改建。按照本发明，位错减少可以替代地在较低温度下通过修复（Ausheilung）或晶体复原而进行。不过，在晶体复原中，不发生通过再结晶的结构改建，而是仅发生位错的重组。按照本发明不期望且应避免此过程。
尤其通过按照本发明的实施方式进行位错密度的增加，其中位错不仅通过在超声波范围内的单独的脉冲振荡和/或持续不断的振荡来实现。单独的脉冲振荡被理解为在进一步的过程中更详细地描述的一次性的负荷。持续不断的振荡尤其被理解为多个这样的负荷。脉冲振荡尤其覆盖从高频直至低频振荡的整个带宽。根据本发明，振荡的频率尤其介于1 Hz与109 Hz之间，优选地介于10 Hz与108 Hz之间，还要优选地介于100 Hz与107 Hz之间，最优选地介于104 Hz与106 Hz之间。通过按照本发明的振荡实施方式与待接合的衬底的接触实现高频振荡机械负荷，其在待接合的表面、尤其沉积于衬底上的材料中产生相应的位错密度。通过以尽可能低的压力和优选地尽可能低的温度接触两个衬底表面，实现在接合过程中尤其超出接合界面的结构的再结晶。
为了能够在尽可能低的温度下执行再结晶，不仅位错密度而且再结晶材料的纯度应尽可能高。为了技术目的，纯度最优地以质量百分比(m%)来说明。按照本发明，材料的纯度尤其大于95 m%，优选地大于99 m%，还要优选地大于99.9 m%，最优选地大于99.99 m%，最最优选地大于99.999 m%。
按照本发明，在再结晶之前再结晶结构的晶粒大小尤其小于1000 nm，优选地小于500 nm，还要优选地小于100 nm，最优选地小于50 nm，最最优选地小于10 nm。按照本发明，在再结晶之后再结晶结构的晶粒大小尤其大于10 nm，优选地大于100 nm，还要优选地大于500 nm，最优选地大于500 nm，最最优选地大于1000 nm。在一种十分特别优选的实施方式中，通过再结晶形成的晶粒的厚度与经再结晶的结构的厚度一样大。
为了增加在再结晶之前和/或期间和/或之后原子的迁移率，结构优选地拥有尽可能大的点缺陷密度、尤其空位密度。增加的空位数目改善置换扩散且因此有助于待接合的两个表面的改善的连接。按照本发明，空位密度尤其大于10-12，优选地大于10-10，还要优选地大于10-8，最优选地大于10-6，最最优选地大于10-4。大约10-4的空位密度在熔点附近已经构成金属的空位密度的典型边界值。
此外，可设想试样架或用于加热衬底的底面的底面加热器的凹面成形(konkaveAusformung)，所述试样架或底面加热器容许在微米范围内的晶片的压弯/下垂。凹面成形允许晶片的压弯。通过该压弯，尤其在晶片的高频负荷下可以产生额外应力负荷且因此有利地产生晶片中、尤其晶片上的层中的位错密度的增加。尤其，晶片的压弯在晶片的更靠近凹面成形的表面附近的区域中产生拉力负荷，而晶片的与凹面成形对立的表面由于压缩应力而受负荷。由弯曲负荷产生的拉力或压缩应力在中性线的方向上减小。尤其，拉应力或压缩应力的最大值可在晶片的表面上找到。由于晶片的小的厚度，由弯曲产生的拉应力或压缩应力虽然很小，不过还是可以对两个层之一的亚稳状态的按照本发明的构成具有正面效应。
可以尤其通过使用压电技术而将用于衬底堆栈的加压的压缩设备的结构高度保持为低的，且因此到按照本发明的装置中的集成不成问题。涉及被接合的两个晶片彼此的附着性的这种方法将近似地接近关于附着性的高温接合的目前已知的结果。
一个重要的优点在于，在接合期间发生位于晶片上的部分高度灵敏的电子组件的明显更低的热负荷，且因此在最大程度上排除或显著降低无法修补的损害的可能性。通过较低的接合温度也给定明显更低的能量消耗。此外，通过低温接合实现较高生产量，因为可舍弃被接合的晶片的时间密集的冷却。
本发明的任务也在于展示可以如何在微米大小和/或纳米大小的结构、尤其金属中产生位错密度的增加。
按照本发明，位错密度主要借助于结构中的超声波来增加。本发明的主题尤其是一种至少具有振荡设备的装置，在该振荡设备的帮助下，可以将待彼此接合的区域的结构引至亚稳能量状态，使得获得改善的接合效果。尤其，通过按照本发明的实施方式增加两个衬底中的至少一个的区域中的位错密度。按照本发明的实施方式可以在衬底的接触之前和/或之后被应用于衬底表面。特别优选地，位错密度的按照本发明的产生仅在两个衬底彼此接触之后才进行。但是按照本发明也可设想在接触之前或在接触之前和之后产生位错密度。
该装置优选地具有恒温器，利用该恒温器可以以受控的方式加热该按照本发明的装置，且其中接合温度有利地在从室温至明显低于300℃的范围内变动。受控的加热替代地可以由控制技术承担，该控制技术根据衬底材料在待使用的配方中尤其也考虑其它过程相关参数。也可设想在与按照本发明的实施方式分离的独立的外部的炉中处理被彼此接合的衬底。特别优选地于是将涉及连续式炉。
按照本发明的实施方式优选地是如下装置，所述装置能够通过振荡将优选地整个衬底或已经通过预接合而彼此连接的衬底堆栈的至少部分引至亚稳状态。按照本发明，振荡可以是具有唯一周期或多个周期的振荡。
特别优选地，在接合过程期间通过按照本发明的装置直接导入位错产生和结构改建。由此可以防止：在接合过程之前所产生的亚稳状态通过弛豫过程再次被消除（abgebaut）且在接合过程期间不再可用。当然，也可设想在接合过程之前两个衬底中的至少一个中的按照本发明的亚稳状态的建立和在接触之后、尤其在接合过程期间亚稳状态的额外的第二次或事后产生或增强。尤其，按照本发明，可以谈及由宏观力导入引起的在微级(microlevel)和/或纳米级(nanolevel)上的摩擦焊接过程。
尤其，本发明的优选地独立的方面在于，将衬底堆栈支承在试样架上，该试样架以容许第一和/或第二层的振荡和/或变形的方式被构造。这尤其可以通过尤其仅被布置在试样架和/或振荡体的周边上的用于支承试样架和/或振荡体的固定轴承来进行。
优选地，在对准单元(对准模块)之内使待连接的两个衬底彼此对准。在特别的对准过程中，两个衬底尤其从衬底的为中心的中间朝向衬底的径向周边被接触。
按照本发明，优选地通过机械剪应力的引入而产生位错。通过在外部所施加的应力负荷而在晶粒中产生这些剪应力。
按照本发明的位错密度的产生可以或者在接触之前、在接触之后、但在接合之前或者在接合期间在接触之后通过按照本发明的以下实施方式中的每一个来进行。
在按照本发明的第一实施方式中，通过局部集中的振荡元件产生位错密度。在该按照本发明的实施方式中，通过振荡元件产生振荡，该振荡元件尤其以局部受限的方式使衬底或衬底堆栈受负荷。振荡元件可以尤其以电、机械、气动或者液压的方式被激发。特别优选地，涉及可电激励的压电振荡装置。此外，也可设想且要求对准模块、振荡设备和/或待用于加热的接合腔室的可能的空间分离。但是，只有可表示，就也明确地要求前述设备在群集之内的组合。同样地，要求各个方法步骤的序列。在十分特别优选的实施方式中，仅通过振荡元件已经进行两个衬底通过在通过振荡元件已经受负荷的部位处的再结晶的接合。在另一优选的实施方式中，振荡元件仅增加位错密度，而不导致立即再结晶和因此导致立即接合。然后，实际接合过程或者在炉中和/或在自己的接合腔室中进行，在接合腔室中整个衬底堆栈可以再次全面地被加压和/或加热。
在其它按照本发明的实施方式中，以全面的方式将衬底或衬底堆栈置于振荡、尤其弯曲振荡和/或严重振荡(Schwerschwingung)中。衬底或衬底堆栈在此平放在试样架上且通过压力板或类似的按照本发明的装置尤其受压地被固定于与试样架相对的侧上。之后实现按照本发明的、尤其局部的和/或至少不覆盖衬底或衬底堆栈的整个表面的振荡的力负荷。该力负荷将整个衬底或整个衬底堆栈置于振荡中。在此，试样架和/或压力板尤其被设计用于能够自身一起振荡。也可设想使用稳定且厚的试样架和稳定的压力板，以便产生衬底或衬底堆栈的振荡剪切负荷。类似考虑适用于扭转负荷，不过该扭转负荷基于衬底或衬底堆栈的中心的变形的径向依赖性而不构成优选的实施方式。
在按照本发明的另一实施方式中，亚稳平衡、尤其富有位错的层的产生基于静态试样架和/或静态非平面压力板的使用。试样架和/或压力板在此优选地凹面和/或凸面成形。在一种特别的实施方式中，其由弹性材料成形，所述弹性材料在未加负载的状态下虽然具有平坦表面，但在压力负荷下可以相应地凹面和/或凸面变形。通过该成形可能性，同样迫使衬底堆栈为凹形和/或凸形，这导致衬底堆栈和因此待彼此接合的表面的相应负荷。尤其，与上面已经提到的按照本发明的实施方式不同，不实现衬底堆栈的动态的振荡的压缩负荷，而是实现衬底堆栈的纯静态的、尤其全面的压缩负荷。
在按照本发明的十分特别的实施方式中，试样架的弹性被用于产生按照本发明的方面。试样架具有一定的弹性且因此能够在压力负荷下变形。试样架原则上可以任意地、优选地凸面、凹面或平坦地成形。不过，在按照本发明的该特殊实施方式中，特别是平坦的试样架是适合的。因此，在本文的进一步的过程中涉及平坦的试样架。通过对可弹性变形的、但是在弹性变形之前平坦的试样架的加压，引起略凹的弹性变形。试样架在中间比在边缘上更强烈地弹性变形。在大体上任意的方向上、但尤其在力方向上的最大变形尤其小于1mm，优选地小于100 µm，还要优选地小于10 µm，最优选地小于1 µm，最最优选地小于100nm。制成试样架的材料的弹性模量尤其大于10 MPa，优选地大于100 MPa，还要优选地大于1GPa，最优选地大于10 GPa，最最优选地大于100 GPa。这种实施方式的按照本发明的方面尤其在于施加力、尤其表面力)至衬底堆栈上。通过试样架的弹性而在一定程度上将衬底堆栈压至最小限度地变形、尤其凹面变形的试样架中。由于衬底堆栈的该极其轻微的压弯，两个衬底的尚未彼此接合的两个表面横向地、尤其沿其接合界面轻微地相对于彼此移位。通过待彼此接合的两个表面之间的在此形成的摩擦实现亚稳状态、尤其富含位错的结构的按照本发明的产生。当衬底堆栈卸载时，试样架中的弹性能被用于使试样架以及衬底堆栈再次转变成其初始形状。在此，在衬底堆栈中发生再次的、但是在相反方向上起作用的摩擦。若必要，则可以任意频繁地重复此过程。
在按照本发明的另一实施方式中，可设想在构建技术上构成加压设备和/或试样架和/或整个***，使得仅在负荷期间进行试样架和因此也待受负荷的衬底堆栈的值得一提的压弯。尤其，实现该特别优选的实施方式，使得试样架(优选地仅)在其周边、尤其在整个圆周周围由轴承、尤其固定轴承支撑，而中心不被支撑或仅顺从地被支撑。在此特殊实施方式中，试样架和因此衬底堆栈在未加负载的情况下在忽略重力作用和制造公差的情况下可以被认为平坦的，不过在负载、优选地沿压力活塞的对称轴的点负载、还要优选地沿压力板的表面负载下在中间凹面地压弯。
按照本发明的一个重要方面是，在待彼此接合的两个表面的表面中通过试样架的弹性变形和由此引起的两个表面之间的摩擦产生亚稳状态、尤其具有增加的位错密度的结构。
为了执行在先前段落中提及的负荷，可设想衬底或衬底堆栈在不同试样架上的支承。试样架可以在此以全面的方式或仅在其周边上被支撑。
振荡激励器的振幅尤其小于100 µm，优选地小于1 µm，更优选地小于100 nm，最优选地小于10 nm。
由振幅产生的横向的、尤其平行于衬底表面的移位可以在按照本发明的过程期间在理论上采用任意值，只要所述移位在完成该过程之后呈现残余的对准误差，该对准误差小于100 µm、优选地小于1 µm、更优选地小于100 nm、最优选地小于10 nm。尤其，横向移位被设定为小于10 µm，优选地小于1 µm，更优选地小于100 nm，最优选地小于10 nm。在按照本发明的过程期间垂直移位尤其小于10 µm，优选地小于1 µm，更优选地小于100 nm，最优选地小于10 nm。
按照本发明，产生至少一个尤其以全面的方式施加于衬底或衬底堆栈上的预压缩应力。按照本发明的预压缩应力尤其大于10 N/mm2，优选地大于100 N/mm2，更优选地大于200 N/mm2，最优选地大于1000 N/mm2。
按照本发明，预压缩应力或von-Mises比较应力尤其大于衬底或位于衬底上的层的材料的屈服点，所述层应被用于接合以支持额外地促进相应位错形成的塑性变形。材料的屈服点优选地小于5000 N/mm2，优选地小于1000 N/mm2，还要优选地小于750 N/mm2，最优选地小于500 N/mm2，最最优选地小于300 N/mm2。材料的抗拉强度优选地小于5000 N/mm2，优选地小于1000 N/mm2，还要优选地小于750 N/mm2，最优选地小于500 N/mm2，最最优选地小于300 N/mm2。纯的、尚未冷变形的且因此尚未硬化的铜例如具有大约70 N/mm2的屈服点和大约200 N/mm2的抗拉强度。
通过振荡负荷与预应力的叠加而产生在时间上可变的额外的力。通过尤其超出材料的屈服点的预应力，该材料至少以正半波处于材料的屈服区域（Flieβbereich）中。
对接合特性产生积极影响的另一按照本发明的效应是通过按照本发明的装置被引入***中的热能和利用该热能可达到的温度。特别是在局部集中的振荡元件的按照本发明的实施方式中，可以产生很高的热密度和因此很高的温度，通过其可以局部地开始接合过程。在此情况下可以特别优选地舍弃进一步的热处理。再结晶优选地在尽可能低的温度下进行，由此可由局部振荡元件优选地产生的温度也可以是相应低的。由局部集中的振荡元件产生的温度尤其小于800℃，优选地小于600℃，还要优选地小于400℃，最优选地小于200℃，最最优选地小于50℃。
独立于所使用的按照本发明的实施方式，衬底堆栈在成功处理之后可以在外部的、与按照本发明的实施方式分离的炉中被热处理。然而，不管分离的炉的前述使用，在接合腔室中或在任何其它的在过程链中所实施的模块中热处理也是可能的。尤其，仅通过热处理进行结构的主要再结晶和因此实际永久接合。再结晶优选地在尽可能低的温度下进行。炉或接合器中的温度尤其小于800℃，优选地小于600℃，还要优选地小于400℃，最优选地小于200℃，最最优选地小于50℃。
附图说明
图1a展示一个经涂布的衬底的示意性横截面图和涂层的微结构的放大图（Vergröβerung），
图1b展示一个经涂布的衬底的示意性横截面图和在位错密度增加之后涂层的微结构的放大图，
图1c展示在接触过程之后两个经涂布的衬底的示意性横截面图和涂层的微结构的放大图，
图1d展示在接合过程之后两个经涂布的衬底的示意性横截面图和经由接合界面实现的经再结晶的微结构的放大图，
图2a展示按照本发明的直接作用于衬底的表面且立即导致超出接合界面的结构再生的第一实施方式的示意性横截面图，
图2b展示按照本发明的直接作用于衬底的表面且还导致超出接合界面的结构再生的第一实施方式的示意性横截面图，
图3a展示第一状态中的按照本发明的第二实施方式的示意性横截面图，
图3b展示第二状态中的按照本发明的第二实施方式的示意性横截面图，
图3c展示第三状态中的按照本发明的第二实施方式的示意性横截面图，
图3d展示按照本发明的第二实施方式的负荷图的示意图，
图4a展示第一状态中的按照本发明的第三实施方式的示意性横截面图，
图4b展示第二状态中的按照本发明的第三实施方式的示意性横截面图，
图4c展示第三状态中的按照本发明的第三实施方式的示意性横截面图，
图4d展示按照本发明的第三实施方式的负荷图的示意图，
图5展示按照本发明的用于产生全面弯曲振荡的装置的第一实施方式的未按比例的示意图，
图6展示按照本发明的用于产生全面弯曲振荡的装置的第二实施方式的未按比例的示意图，
图7展示按照本发明的用于产生全面弯曲振荡的装置的第三实施方式的未按比例的示意图，
图8展示按照本发明的用于产生全面剪切振荡的装置的第四实施方式的未按比例的示意图，
图9展示按照本发明的用于产生全面静态加压的装置的第五实施方式的未按比例的示意图，
图10展示按照本发明的用于产生具有试样架的与材料有关的顺应性的静态加压的装置的第六实施方式的未按比例的示意图，和
图11展示按照本发明的用于产生具有试样架的构建技术顺应性的静态加压的装置的第七实施方式的未按比例的示意图。
具体实施方式
图1a展示具有施加到衬底表面1o上的层2、尤其金属层、特别优选地Cu层的衬底1。放大图表示由多个晶粒3组成的层2的微结构。在很小的层厚度t的情况下，也可以仅仅一个晶粒3位于层厚度方向上。层2的层表面2o和衬底表面1o大体上配备有不消失的粗糙度。尤其，按照本发明，粗糙度是不可忽略地小，特别优选地完全不存在。粗糙度或者作为平均粗糙度、二次粗糙度或者作为平均峰谷高度被说明。对于相同测量距离或测量面积，平均粗糙度、二次粗糙度和平均峰谷高度的测定值大体上不同，但是处于相同的数量级范围内。因此，以下粗糙度数值范围应或者被理解为平均粗糙度、二次粗糙度的值或者被理解为平均峰谷高度的值。粗糙度尤其小于100 µm，优选地小于1 µm，还要优选地小于100 nm，最优选地小于10 nm，最最优选地小于1 nm。
现在，通过按照本发明的任意的方法在层2的晶粒3中使位错密度增加。产生多个位错4。由此，晶粒3逐渐变为具有相应高的位错密度的晶粒3'。晶粒3'的能量状态至少部分地、优选地主要是亚稳的。
现在，使通过按照本发明的实施方式之一所制备的具有层2、2'的两个衬底1、1'彼此接触或接合。在利用功能单元接触两个衬底时，事前使衬底彼此对准可以是必要的。在一种特别的实施方式中，按照本发明，衬底1、1'的层2、2'中的位错密度在接触之前和/或之后被增加。在此状态中，衬底1、1'的两个层2、2'彼此紧密接触且处于亚稳状态。
图1d展示成功的、按照本发明的、通过越过接合界面（英语：bond interface）5的再结晶的结构再生。优选地通过尤其微小的温度增加来进行通过再结晶的结构再生的导入。该温度增加或者通过按照本发明的实施方式之一来导入或者在与该按照本发明的实施方式分离的外部的炉、尤其连续式炉中执行。按照本发明的构思特别是在于，可以通过晶粒3'的增加的位错密度使用于结构再生的温度极端地降低。在接合时的温度尤其小于300℃，优选地小于200℃，大大优选地小于150℃，特别优选地小于100℃，最优选地小于50℃。在一种特别的实施方式中，衬底表面1o的平均粗糙度小于100 µm，优选地小于10 µm，更优选地小于1 µm，最优选地小于100 nm，最最优选地小于10 nm。
为了执行图1a至图1d中所展示的接合过程，下文呈现能够实现晶粒3中的位错密度的增加的多种按照本发明的实施方式。再次提及，可以在两个衬底接触之前和/或之后产生每个衬底1的每个层2中的位错密度的增加。图1a至图1b展示在实际接合过程之前产生富含位错的层2。
在按照本发明的第一实施方式中，使用沿衬底背面1r在移动方向上可移动的振荡设备6。尤其，振荡设备6的接触面6k小于衬底表面1o。接触面6k与衬底表面1o之间的比率尤其小于1/2，优选地小于1/6，更优选地小于1/10，最优选地小于1/20，最最优选地小于1/100。通过按照本发明的极其小的接触面6k可以将极其高的点状力传送至由在层2、2'上被接触的衬底1、1'形成的衬底堆栈8且因此至层2。
振荡设备6通过在用于容纳衬底堆栈8的试样架7的方向上的预压缩力和/或预压缩应力将衬底堆栈8局部地置于压缩应力下。之后，将周期性的、优选地高频的振荡叠加到正预压缩应力F上。高频的振荡导致层2、2'的局部交变负荷。由于交变负荷，层2、2'优选地遭受按照本发明适合于产生晶粒3中的位错4的应力状态。本领域技术人员已知用于产生这样的位错的冶金先决条件、诸如Frank-Read源。振荡设备6以速度V在衬底堆栈8之上移动，且在此始终被加载压缩力f。通过与压缩力f相关联的振荡设备6产生层2、2'的熔化温度的大约20%至40%的温度，且随后发生再结晶，通过该再结晶实现至衬底堆栈的力配合的连接。在图2a中，接合界面5已经沿距离L被闭合了，因为通过振荡设备6的加载，已经充分地将位错4引入晶粒3中和/或将热量引入接合界面5中，以便引起结构再生。
在有些实施方式中，该原位结构再生可能是不期望的，且必须通过正确选择过程参数来防止，使得保持具有晶粒3'的亚稳结构直至明确地被执行的热处理。在图2b中示出此情形。振荡设备6虽然产生在此优选地至少逐点地被焊接的两个层2的结构中的位错4，但在该时间点优选地尚未发生再结晶，该再结晶对于超出接合界面5的结构再生来说是必要的。
图3a至图3c展示按照本发明的具有振荡设备6'的第二实施方式的三个(全局)振荡状态。该按照本发明的振荡设备6'的特征在于，衬底堆栈8通过延伸于衬底堆栈8的整个接合界面之上的全面振荡而变形。在此，衬底堆栈8通过整个衬底表面1o之上的表面力f被预拉伸且在按照本发明的整个振荡负荷期间被保持在压力下。
按照本发明的实施方式具有至少一个下试样架7，衬底堆栈8可以平放在该下试样架上。特别优选地存在相对的固定件、例如压力板10。
按照本发明，产生对表面力f的局部振荡叠加的力F在振荡区域9处被导入。通过在尤其局部的、优选地逐点的振荡区域9中的力导入，衬底堆栈在衬底表面1o的法线的方向上被偏转，其中尤其通过衬底1、1'或试样架7和压力板10的每一次支承或每一次保持产生反作用力Fg。振荡区域9不必位于中心，而是可以作用于衬底表面1o的每个任意位置上。
图3d展示在时间上改变的力加载的示意图，该力加载由在时间上恒定的表面力f(虚线)和叠加的、周期性的、尤其局部的力加载F组成。可识别的是，所得到的力始终位于正压力范围中，使得始终将衬底1、1'互相压紧。
经由振荡区域9的力引入尤其经由压电元件、液压销钉、气动销钉或机械控制的销钉来进行，所述压电元件、液压销钉、气动销钉或机械控制的销钉导致：试样架7和/或压力板10以及因此衬底堆栈8由于未与振荡力F对准和/或完全一致的反作用力Fg而相应地变形、尤其弯曲。
在层2、2'中，弯曲产生应力状态，且由此产生增加的位错密度。代替试样架7和/或压力板10，也可设想圆形环形轴承，衬底堆栈8被支承于该圆形环形轴承上。由此，衬底表面1o对于电、机械、气动或液压振荡元件来说是直接可接近的。甚至可设想如下实施方式，在该实施方式中圆形支承件本身由压电材料制成。之后，将衬底堆栈固定在圆形支承件上。通过圆形支承件的压电振荡而相应地使衬底堆栈8谐振，且衬底堆栈在边缘上所限定的起始和边界条件下振荡。通过该特殊实施方式，可以舍弃中心中的电、机械、气动或液压变形元件。
图4a至图4d展示具有作用于衬底堆栈8上的剪切负荷（剪切应力）T的差异的类似的实施方式。图4a和图4c中的衬底堆栈8的剪切被夸大地示出。剪切角仅为几度。剪切角尤其小于10o，优选地小于1o，更优选地小于0.1o，最优选地小于0.01o，最最优选地小于0.001o。为了按照本发明的衬底堆栈8的剪切，优选地设置衬底背面1r尤其与根据图8的试样架7"'和/或压力板10'的全面接触。
图5展示按照本发明的用于产生全面弯曲振荡的第一实施方式，其由尤其在静止状态中平坦的、用于容纳和保持/固定衬底堆栈8的试样架7和尤其在静止状态中平坦的压力板10组成。试样架7和压力板10在其背面(7r、10r)和/或周边上分别经由至少三个逐点的固定轴承12或唯一的径向对称的整个圆周周围（vollumfänglich）的固定轴承被固定。两个尤其被构造为压电元件的振荡元件11能够使试样架7和压力板10与其表面垂直地偏转且使固定于其之间的衬底堆栈8尤其周期性地受弯曲负荷。尤其，按照本发明的实施方式也可以优选地通过移动一个或两个振荡元件11而施加预压缩力f或预应力。
图6展示按照本发明的用于产生全面弯曲振荡的第二实施方式，其由试样架7'和在静止状态中平坦的压力板10组成。试样架7'在容接纳侧7o上凹面地成形。压力板10类似于根据图5的第一实施方式被构造。此处，衬底堆栈8通过唯一的上振荡元件11被压至试样架7'的静态凹形中。尤其，按照本发明的实施方式也可以优选地通过在试样架7'的方向上移动振荡元件11而施加预压缩力f或预应力。预压缩力f优选地被施加，以便将衬底堆栈8压至试样架7'的凹形中，且使衬底堆栈在此弯曲形状中恒定地在压力下受负荷。之后，优选地通过振荡元件11进行振荡负荷的按照本发明的叠加。
图7展示按照本发明的用于产生全面弯曲振荡的具有凸面试样架7"的第三实施方式。此外，结构和功能对应于根据图6的第二实施方式。
图8展示按照本发明的用于产生全面剪切负荷(参见图4a至图4c)的第四实施方式。衬底堆栈8靠压力被固定于平坦的试样架7IV与平坦的压力板10'之间。之后，通过试样架7IV和压力板10彼此相反的振荡移动而进行衬底堆栈8的剪切。该移动借助于被布置在试样架7IV和压力板10'的侧周边上的振荡元件11'进行。固定轴承12用作尤其被构造为压电元件的振荡元件11'的固定点，所述振荡元件分别被布置在压力板10'的每个固定轴承12与试样架7IV之间。
图9展示按照本发明的具有压力板10和类似于图6的静态的凹面弯曲的试样架7'的第四实施方式。将尤其被构造为表面负载的预压缩负载f施加至压力板10上。压力板10将衬底堆栈8 (未绘制)压至凹面试样架7'上，且由此在要彼此接合的表面中产生亚稳状态、尤其增加的位错密度。代替凹面地构造的试样架7'，可以与图7中所示的完全一样地使用凸面地构造的试样架7"。
尤其，根据图10的试样架7"'的使用也是可能的，该试样架由弹性材料组成，使得仅通过经由压力板10施加的预压缩力f (在此特殊情况下其尤其是全面接合力)才使试样架成凹形。试样架7"'表现为尤其弹性的，使得在移除预压缩力f、尤其表面力之后，试样架7"'再次回到其原始的起始位置中。
在这样的实施方式中按照本发明的方面尤其在于，在预压缩力f压至衬底堆栈上且基于试样架7"'的材料的弹性而将该衬底堆栈压至试样架7"'中期间在按照本发明的过程之前尚未彼此接合的表面之间的附着摩擦。因此，试样架7"'基于材料特定参数、如弹性模量而屈服。尤其，当试样架7"'的弹性模量从中心朝向边缘增加时，试样架7"'弹性地凹面变形，因此根据一种优选的实施方式，试样架7"'具有弹性模量梯度和/或表面力f不构成均布负载，而是构成从中心至边缘减少的表面负载。
图11展示固定于固定轴承12上的试样架7的一种特别优选的实施方式。试样架7可以或者直接平放于固定轴承12上，或更优选地平放于位于试样架7与固定轴承12之间的构建元件上。因此，图11仅构成很示意性的草图。按照本发明的构思仅仅在于，容纳衬底堆栈8的试样架7被支承，使得当加压时力经由固定轴承12流出且试样架7在中心被压弯。
固定轴承12尤其是位于试样架7的外周边的位置中的、径向对称的、整个圆周周围的固定轴承。与试样架7相对的压力板10优选地被固定于压力活塞13 、尤其接合器的压力活塞13上。通过压力板10与试样架7的相对靠近、尤其通过压力活塞13的移动，被定位于压力板10与试样架7之间的衬底堆栈8 (未绘制)被加压。压力活塞13在此优选地被制成，使得在不断进行的加压期间将中心点力转换成均匀的表面力。
不过也可设想经由压力活塞13和压力板10将中心点力传送至衬底堆栈8。在此压缩负荷下，试样架7和因此衬底堆栈8也在中心且因此凹面地压弯，且在周边由固定轴承12支撑。与图10中的按照本发明的实施方式不同，凹面压弯在此并非基于诸如弹性模量或弹性模量梯度的材料特定参数来进行，而是基于构建技术特征、尤其通过固定轴承12对试样架7的仅仅周边的、尤其整个圆周周围的支撑来进行。
通过所提到的按照本发明的实施方式，衬底堆栈8和因此各个衬底1、1'又朝向彼此被移位，使得通过负荷、尤其层2、2'之间的摩擦产生按照本发明的产生亚稳平衡、尤其具有增加的位错结构的结构的效果，该效果随后导致两个衬底1、1'经由层2、2'的更最优的连接。
附图标记列表
1、1' 衬底
1o 衬底表面
1r 衬底背面
2、2' 层
2o 层表面
3 晶粒
3' 具有高位错密度的亚稳晶粒
4 位错
5 接合界面
6 、6' 振荡设备
6k 接触面
7 、7'、 7"、7"' 、7IV 试样架
7r 背面
8 衬底堆栈
9 力进入点（Krafteinsatzpunkt）
10、10' 压力板
10r 背面
11 振荡元件、尤其压电元件
12 固定轴承
13 压力活塞
T 层厚度
v 移动装置/速度
f 预压缩力
F 振荡力
L 距离
T 剪切负荷
Fg 反作用力。

Claims (18)

1.一种用于第一衬底(1)的第一层(2)与第二衬底(1')的第二层(2')在接合界面(5)上的永久接合的方法，其特征在于，在该接合之前和/或期间，至少在该接合界面(5)的区域中增加该第一层(2)和/或该第二层(2')的位错(4)的位错密度，其中衬底堆栈（8）被支承在试样架(7、7'、7"、7"'、7IV)上，该试样架容许该第一层和/或该第二层的变形，其中该试样架(7、7'、7"、7"'、7IV)和/或压力板(10、10')在对该衬底堆栈（8）全面地加压以接合该第一层(2)和该第二层(2')时凹面和/或凸面变形，其中该试样架(7、7'、7"、7"'、7IV)和/或该压力板(10、10')的该变形在加压时导致至少在该接合界面(5)的区域中位错(4)的位错密度的增加。
2.如权利要求1所述的方法，其中该位错密度通过至少一个振荡来增加，其中所述至少一个振荡通过在超声波范围内工作的振荡设备(6、6')被引入。
3.如权利要求2所述的方法，其中该位错密度通过多个振荡来增加。
4.如权利要求2所述的方法，其中所述至少一个振荡通过在超声波范围内工作的振荡设备(6、6')局部地被引入。
5.如权利要求1至4之一所述的方法，其中在接合时的接合温度最大为300℃。
6.如权利要求1至4之一所述的方法，其中在接合时的接合温度最大为200℃。
7.如权利要求1至4之一所述的方法，其中在接合时的接合温度最大为150℃。
8.如权利要求1至4之一所述的方法，其中在接合时的接合温度最大为100℃。
9.如权利要求1至4之一所述的方法，其中在接合时的接合温度最大为50℃。
10.如权利要求1至4之一所述的方法，其中该第一层(2)和/或该第二层(2')是金属的，且该第一衬底(1)和/或该第二衬底(1')是半导体。
11.如权利要求10所述的方法，其中该第一层(2)和/或该第二层(2')是不连续的。
12.如权利要求10所述的方法，其中该第一层(2)和/或该第二层(2')是Cu。
13.如权利要求1至4之一所述的方法，其中横向于该接合界面(5)起作用的压缩力f通过振荡被叠加到该第一衬底(1)和该第二衬底(1')上。
14.如权利要求1至4之一所述的方法，其中横向于该接合界面(5)起作用的压缩力f通过振荡以大于0的所得到的力被叠加到该第一衬底(1)和该第二衬底(1')上。
15.一种用于第一衬底(1)的第一层(2)与第二衬底(1')的第二层(2')在接合界面(5)上的永久接合的装置，该装置具有：
- 试样架(7、7'、7"、7"'、7IV)，用于容纳该第一衬底(1)，其中衬底堆栈（8）能够被支承在该试样架(7、7'、7"、7"'、7IV)上，其中该试样架(7、7'、7"、7"'、7IV)被构造为容许该第一层和/或该第二层的变形，和
- 压力板(10、10')，用于对该第一衬底(1)和该第二衬底(1')加载，该加载适合于至少在接合界面(5)的区域中增加该第一层(2)和/或第二层(2')的位错(4)的位错密度，
其中该试样架(7、7'、7"、7"'、7IV)和/或该压力板(10、10')在对该衬底堆栈（8）全面地加压以接合该第一层(2)和该第二层(2')时能够凹面和/或凸面变形，其中该试样架(7、7'、7"、7"'、7IV)和/或该压力板(10、10')的该变形在加压时导致至少在该接合界面(5)的区域中位错(4)的位错密度的增加。
16.如权利要求15所述的装置，其中该试样架(7、7'、7"、7"'、7IV)和/或该压力板(10、10')在其背面(7r、10r)上借助于固定轴承(12)被支撑。
17.如权利要求15或16所述的装置，其中该加载利用至少一个振荡进行。
18.如权利要求15或16所述的装置，其中该加载利用多个振荡进行。
CN201580023049.1A 2014-05-05 2015-04-22 用于永久接合的方法和装置 Active CN106415811B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014106231.0 2014-05-05
DE102014106231.0A DE102014106231A1 (de) 2014-05-05 2014-05-05 Verfahren und Vorrichtung zum permanenten Bonden
PCT/EP2015/058739 WO2015169603A1 (de) 2014-05-05 2015-04-22 Verfahren und vorrichtung zum permanenten bonden

Publications (2)

Publication Number Publication Date
CN106415811A CN106415811A (zh) 2017-02-15
CN106415811B true CN106415811B (zh) 2019-05-17

Family

ID=53005564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580023049.1A Active CN106415811B (zh) 2014-05-05 2015-04-22 用于永久接合的方法和装置

Country Status (9)

Country Link
US (1) US9947638B2 (zh)
EP (1) EP3140856B9 (zh)
JP (1) JP6486386B2 (zh)
KR (1) KR102047587B1 (zh)
CN (1) CN106415811B (zh)
DE (1) DE102014106231A1 (zh)
SG (1) SG11201609246UA (zh)
TW (1) TWI638413B (zh)
WO (1) WO2015169603A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3027250B1 (fr) * 2014-10-17 2019-05-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct via des couches metalliques peu rugueuses
TWI686518B (zh) * 2019-07-19 2020-03-01 國立交通大學 具有奈米雙晶銅之電連接結構及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1339096A2 (en) * 2002-02-25 2003-08-27 Murata Manufacturing Co., Ltd. Ultrasonic horn, and ultrasonic bonding apparatus using the ultrasonic horn
JP3867673B2 (ja) * 2003-01-28 2007-01-10 松下電工株式会社 多層プリント配線板の製造方法
CN102822954A (zh) * 2010-03-31 2012-12-12 Ev集团E·索尔纳有限责任公司 用于永久连接两个金属表面的方法
CN103328147A (zh) * 2012-01-23 2013-09-25 Ev集团E·索尔纳有限责任公司 用于永久接合晶片的方法和装置以及切削工具

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6363584A (ja) * 1986-09-02 1988-03-19 Nippon Steel Corp 金属の固相接合方法
JP2002103055A (ja) * 2000-09-29 2002-04-09 Japan Science & Technology Corp 動的再結晶を利用した拡散接合法
JP2005294824A (ja) * 2004-03-12 2005-10-20 Bondotekku:Kk 真空中での超音波接合方法及び装置
US20060003548A1 (en) * 2004-06-30 2006-01-05 Kobrinsky Mauro J Highly compliant plate for wafer bonding
JP5347235B2 (ja) * 2007-04-05 2013-11-20 株式会社ニコン 基板接合装置および基板接合方法
KR20100043478A (ko) * 2008-10-20 2010-04-29 삼성전기주식회사 정전 척 및 이를 구비한 기판 접합 장치
US20110214809A1 (en) 2008-11-14 2011-09-08 Tokyo Electron Limited Bonding apparatus and bonding method
FR2962594B1 (fr) * 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
AT511384B1 (de) 2011-05-11 2019-10-15 Thallner Erich Verfahren und vorrichtung zum bonden zweier wafer
DE102011080534A1 (de) * 2011-08-05 2013-02-07 Hesse & Knipps Gmbh Verfahren zum Ultraschallbonden
EP2729961A1 (de) * 2011-08-30 2014-05-14 Ev Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern durch eine verbindungsschicht mittels festkörperdiffusion oder phasenumwandlung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1339096A2 (en) * 2002-02-25 2003-08-27 Murata Manufacturing Co., Ltd. Ultrasonic horn, and ultrasonic bonding apparatus using the ultrasonic horn
JP3867673B2 (ja) * 2003-01-28 2007-01-10 松下電工株式会社 多層プリント配線板の製造方法
CN102822954A (zh) * 2010-03-31 2012-12-12 Ev集团E·索尔纳有限责任公司 用于永久连接两个金属表面的方法
CN103328147A (zh) * 2012-01-23 2013-09-25 Ev集团E·索尔纳有限责任公司 用于永久接合晶片的方法和装置以及切削工具

Also Published As

Publication number Publication date
SG11201609246UA (en) 2016-12-29
EP3140856B1 (de) 2020-02-19
JP6486386B2 (ja) 2019-03-20
WO2015169603A1 (de) 2015-11-12
CN106415811A (zh) 2017-02-15
JP2017516306A (ja) 2017-06-15
EP3140856A1 (de) 2017-03-15
KR20170002401A (ko) 2017-01-06
TW201545252A (zh) 2015-12-01
KR102047587B1 (ko) 2019-11-21
EP3140856B9 (de) 2020-07-22
DE102014106231A1 (de) 2015-11-05
US9947638B2 (en) 2018-04-17
US20170053892A1 (en) 2017-02-23
TWI638413B (zh) 2018-10-11

Similar Documents

Publication Publication Date Title
US20220230849A1 (en) Method for prefixing of substrates
KR100989205B1 (ko) 응력화된 구조물의 조립에 의한 복합 구조물 생성 방법
CN108028222B (zh) 用于转移单晶块的方法
US10312216B2 (en) Systems and methods for bonding semiconductor elements
CN106415811B (zh) 用于永久接合的方法和装置
US11328939B2 (en) Method for prefixing of substrates
US11107685B2 (en) Semiconductor manufacturing method and semiconductor manufacturing device
Liu et al. Mechanical behavior of InP twinning superlattice nanowires
US10297568B2 (en) Systems and methods for bonding semiconductor elements
CN108414121A (zh) 一种GaN压力传感器制备方法及器件
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
JPH11186120A (ja) 同種あるいは異種材料基板間の密着接合法
US9373547B1 (en) Large-scale patterning of germanium quantum dots by stress transfer
Chung et al. Bonding characteristics of 3C-SiC wafers with hydrofluoric acid for high-temperature MEMS applications
US9779965B2 (en) Systems and methods for bonding semiconductor elements
JP5769825B2 (ja) ウェハーの恒久的な接合のための方法及び装置、並びに切削器具
CN113130376B (zh) 一种多层异质单晶薄膜衬底的制备方法
Watanabe et al. Discussion on issues toward 450 mm wafer
Lee et al. Selective Au-Si eutectic bonding for Si-based MEMS applications
KR20140060688A (ko) 박막 접합 기판 제조방법
Cocheteau et al. On the modeling of two bonded silicon surfaces
CN108975262A (zh) 具有小的机械张力的多晶材料和用于产生多晶材料的方法
JP2015088638A (ja) 複合基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant