CN108975262A - 具有小的机械张力的多晶材料和用于产生多晶材料的方法 - Google Patents

具有小的机械张力的多晶材料和用于产生多晶材料的方法 Download PDF

Info

Publication number
CN108975262A
CN108975262A CN201810551540.7A CN201810551540A CN108975262A CN 108975262 A CN108975262 A CN 108975262A CN 201810551540 A CN201810551540 A CN 201810551540A CN 108975262 A CN108975262 A CN 108975262A
Authority
CN
China
Prior art keywords
layer
type
polycrystalline material
mechanical tension
small mechanical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810551540.7A
Other languages
English (en)
Inventor
A·哈特利布
H·施塔尔
J·拜恩特纳
J·巴茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN108975262A publication Critical patent/CN108975262A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0067—Mechanical properties
    • B81B3/0072—For controlling internal stress or strain in moving or flexible elements, e.g. stress compensating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00666—Treatments for controlling internal stress or strain in MEMS structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/60—Compounds characterised by their crystallite size
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/90—Other crystal-structural characteristics not specified above
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Glass Compositions (AREA)
  • Micromachines (AREA)

Abstract

本发明提出一种具有小的机械张力的多晶材料(5)，其中，多晶材料(5)包括第一类型(1)的一个或多个层和第二类型(2)的一个或多个层，其中，第一类型(1)的层和第二类型(2)的层分别具有至少一种多晶材料组分，其特征在于，第一类型(1)的层相比于第二类型(2)的层具有较小的平均晶粒尺寸，其中，第一类型(1)的层和第二类型(2)的层以交替的顺序至少部分相叠地布置，其中，在第一类型(1)的层和第二类型(2)的层之间的过渡可以是突然的或者连续的。

Description

具有小的机械张力的多晶材料和用于产生多晶材料的方法
技术领域
本发明涉及一种多晶材料。
本发明还涉及一种用于产生多晶材料的方法。
背景技术
在多晶层生长时(尤其在外延生长时)产生典型的具有不同的生长优选方向和根据所生长的层厚度而增大的尺寸的结晶。所述层生长得越高，所述层的晶粒尺寸变得越大。
在这种多晶层中不利的是，所述多晶层由此经常具有高的机械张力(或高的层应力)，尤其在层厚度增加或大的情况下。层内部的这种机械张力在之后对层进行处理时是不利的。如果使相同的层例如在之后的过程步骤中结构化，那么可以部分地剧烈改变局部的(机械)应力分布。如果由张紧的层中制成下部蚀刻的结构、例如可***的MEMS元件，由此例如可以在经处理的构件中产生不利的预先偏移。
发明内容
本发明的任务是，提供具有与现有技术相比小的机械张力的多晶材料。
根据本发明的具有小的机械张力的多晶材料和用于产生这种多晶材料的方法相对于现有技术具有优点，即在所述多晶材料内部的机械张力相对较小。
根据本发明，由此尤其可能的是，在第一类型的层内部的平均晶粒尺寸(或颗粒尺寸)小于在第二类型的层内部的平均晶粒尺寸，或者说在第一类型的层内部的结晶相比于在第二类型的层内部的结晶具有较小的平均空间延展尺度(或者说空间尺寸)。因此，根据本发明可能的是，第一类型的层和第二类型的层是由至少一种(或刚好一种)多晶材料组分组成的层。根据本发明，由此例如可能的是，提供具有相对很小的机械张力的相对较薄的层，或者提供在多晶材料内部和在多晶材料的各个层(第一类型的层和第二类型的层)内部对于材料的厚度而言具有相对较小的机械应力(张力)的相对较厚的多晶材料(层)。根据本发明，由此以有利的方式可能的是，提供并产生能够以有利的方式用于(之后)产生/制造半导体结构元件或微机电***或微机械***等的多晶材料。
第一类型的层和第二类型的层以交替的顺序至少部分相叠地布置，由此以有利的方式可能的是，例如在多晶材料的厚度相对较大的情况下提供在多晶材料内部和在多晶材料的各个层(第一类型的层和第二类型的层) 内部具有相对较小的机械应力(张力)的多晶材料。
下面说明本发明的有利构型和扩展方案。
多晶材料包括第一类型的多个层和第二类型的多个层，其中，第一类型的层和第二类型的层尤其分别以交替的顺序相叠地布置，由此根据本发明的实施方式以有利的方式可能的是，多晶材料具有大的厚度，其中，多晶材料内部的机械张力仍保持相对较小。
用于沉积和/或用于生长的器件具有至少一个腔，其中，第一类型的层和第二类型的层的沉积和/或生长在所述腔中发生，其中，使用至少一种初始气体用于使第一类型的层和/或第二类型的层生长和/或沉积，其中，用于沉积和/或生长的器件尤其包括外延设备，由此根据本发明的实施方式以有利的方式可能的是，多晶材料在各个腔中或在各个设备中施加或(外延) 生长，由此可以简单地并且节省成本地实施所述产生。然而根据本发明的实施方式同样可能的是，第一类型的层和第二类型的层在不同的腔中(或部分地在不同的设备中)生长。
在第一类型的层沉积和/或生长期间在腔中存在与在第二类型的层沉积和/或生长期间不同的温度，由此根据本发明的实施方式以有利的方式可能的是，第一类型的层的结晶的晶粒尺寸(颗粒尺寸)小于第二类型的层的结晶的晶粒尺寸(颗粒尺寸)。同样地，由此以有利的方式可能的是，相对精确地确定第一类型的层和第二类型的层的晶粒尺寸，其方式是，确定/设定在第一类型的层和第二类型的层生长期间的温度。
根据本发明的实施方式优选的是，第一类型的不同层的平均晶粒尺寸是不同的。例如可能的是，第一类型的一个层和第一类型的第二层(或者第一类型的多个层中的一些层或所有层)具有不同的晶粒尺寸。同样可能的是，第二类型的不同层的平均晶粒尺寸是不同的。例如可能的是，第二类型的一个层和第二类型的第二层(或者第二类型的多个层中的一些层或所有层)具有不同的晶粒尺寸。
根据本发明的实施方式优选的是，第一类型的层具有(至少近似)相同的平均晶粒尺寸。
根据本发明的实施方式优选的是，第二类型的层具有(至少近似)相同的平均晶粒尺寸。
根据本发明的实施方式优选的是，第一类型的多个层包括第一类型的三个、优选四个、进一步优选五个或更多个层。
根据本发明的实施方式优选的是，第二类型的多个层包括第二类型的三个、优选四个、进一步优选五个或更多个层。
本发明的另一实施方式是，在至少部分相叠地布置的第一类型的和第二类型的相邻层之间布置有第三类型的至少一个层(或者多个层)。第三类型的层例如可以具有另外的(平均)晶粒尺寸，该另外的晶粒尺寸小于第二类型的层的平均晶粒尺寸但大于第一类型的平均晶粒尺寸。同样可能的是，第三类型的层相比于第一类型和第二类型的层例如具有不同的材料组分。
附图说明
图1示意性示出根据本发明的第一实施方式的多晶材料的横截面示图
图2示意性示出根据本发明的第二实施方式的多晶材料的横截面示图
图3示意性示出根据本发明的第三实施方式的多晶材料的横截面示图
图4示意性示出根据本发明的第四实施方式的多晶材料的横截面示图
图5示意性示出根据本发明的第五实施方式的多晶材料的横截面示图
具体实施方式
在图1中示出根据本发明的第一实施方式的、具有小机械张力的多晶材料5。在此，多晶材料5布置在分离层7上。分离层7例如可以具有硅氧化物或者由该硅氧化物组成。同样可能的是，分离层7具有其他材料组分例如氮化物、LNO等或者由这些组分中的至少一种组分组成。同样可能的是，分离层7由这些材料组分的组合构成。
多晶材料5具有第一类型1的一个层和第二类型2的一个层以及第二类型2的第二层。在此，多晶材料5的层的组件布置在分离层7上，其中，分离层7构造在衬底6的上侧上。在第二类型2的所述层的上方(并且在示出的实施方式中与第二类型2的所述层直接接触地)布置有第一类型1 的所述层。在第一类型1的所述层的上方(并且在示出的实施方式中与第一类型1的所述层直接接触地)布置有第二类型2的第二层。第一类型1 的层相比于第二类型2的层具有更小的平均晶粒尺寸(颗粒尺寸)。
根据本发明多晶材料的另一实施方式同样可能的是，在第一类型1的层和第二类型2的层之间构造有第三类型的一个层(或多个层)(所述第三类型的层例如具有不同于第一类型1的层和第二类型2的层的材料组分，或者也具有与第一类型1的层和第二类型2的层相同的材料组分以及小于第二类型2的层的平均晶粒尺寸但大于第一类型1的平均晶粒尺寸的平均晶粒尺寸)。
根据本发明多晶材料的另一实施方式同样可能的是，在第一类型1的层和第二类型2的层之间至少部分地构造有(气体充注的)中间空间。
在图2中示出根据本发明的第二实施方式的、具有小的机械张力的多晶材料5。多晶材料5具有第一类型1的三个层和第二类型2的四个层。在此，多晶材料5的层的组件布置在分离层7上，其中，分离层7构造在衬底6的上侧上。在此，第一类型1的层和第二类型2的层以交替的顺序相叠地并且彼此直接接触地布置。第一类型1的层相比于第二类型2的层具有更小的平均晶粒尺寸(颗粒尺寸)。
在图3中示出根据本发明的第三实施方式的、具有小的机械张力的多晶材料5。多晶材料5具有第一类型1的三个层和第二类型2的四个层。在此，第一类型1的层和第二类型2的层以交替的顺序相叠地并且彼此直接接触地布置。第一类型1的层相比于第二类型2的层具有更小的平均晶粒尺寸(颗粒尺寸)。在此，多晶材料5仅在部分区域中布置在分离层7上。在另外的区域中在多晶材料5下方的分离层7被移除。对于多晶材料5的一些应用(例如用于微机电***)，随后将分离层7移除，使得多晶材料5 (至少部分地)不布置在分离层7上。例如当多晶材料5例如在多晶材料5 下方的分离层7被移除的区域中用于(在微机电***内部)可***的结构时，这是有利的。
在图4中式示出根据本发明的第四实施方的、具有小的机械张力的多晶材料5。多晶材料5具有第一类型1的四个层和第二类型2的四个层。在此，第一类型1的层和第二类型2的层以交替的顺序相叠地并且彼此直接接触地布置。在此，多晶材料5的层的组件布置在分离层7上，其中，分离层7构造在衬底6的上侧上。在第一类型1的各个层内部，晶粒尺寸在优选方向上增大。在此，在图4中优选方向垂直向上远离衬底6地指向。在第二类型2的各个层内部，晶粒尺寸沿相同的优选方向也增大。尽管晶粒尺寸在第一类型1的层和第二类型2的层内部沿优选方向分别增大，第一类型1的层相比于第二类型2的层相应地总是具有较小的晶粒尺寸。根据这样的第四实施方式例如可能的是，晶粒尺寸从第一类型1的层至相邻的第二类型2的层连续地增大(即存在晶粒尺寸的连续变化)。因此，在图 4中例如第一类型1的最下面的层和第二类型2的最下面的层连续地相互过渡。
在图5中示出根据本发明的第五实施方式的、具有小的机械张力的多晶材料5。多晶材料5具有第一类型1的三个层和第二类型2的四个层。在此，第一类型1的层和第二类型2的层以交替的顺序相叠地并且彼此直接接触地布置。在此，多晶材料5的层的组件布置在分离层7上，其中，分离层7构造在衬底6的上侧上。在第一类型1的各个层内部，晶粒尺寸在优选方向上首先减小并且随后增大。在此，在图5中优选方向垂直向上远离衬底6地指向。在第二类型2的各个层内部，晶粒尺寸沿相同的优选方向首先增大并且随后减小。尽管晶粒尺寸在第一类型1的层和第二类型2 的层内部沿优选方向分别增大，第一类型1的层相比于第二类型2的层相应地总是具有较小的晶粒尺寸。根据该第五实施方式可能的是，在第一类型1的和第二类型2的(所有)相邻的层之间的晶粒尺寸连续地变化。以该方式，例如可以制造多晶材料，该多晶材料在优选方向上(例如垂直于层的延展面)在所述多晶材料的整个延展尺度上具有晶粒尺寸的连续变化。
参考附图标记
1 第一类型
2 第二类型
5 多晶材料
6 衬底
7 分离层

Claims (12)

1.具有小的机械张力的多晶材料(5)，其中，所述多晶材料(5)包括第一类型(1)的一个或多个层和第二类型(2)的一个或多个层，其中，所述第一类型(1)的层和所述第二类型(2)的层分别具有至少一种多晶材料组分，其特征在于，所述第一类型(1)的层相比于所述第二类型(2)的层具有较小的平均晶粒尺寸，其中，所述第一类型(1)的层和所述第二类型(2)的层以交替的顺序至少部分相叠地布置。
2.根据权利要求1所述的具有小的机械张力的多晶材料(5)，其特征在于，所述第一类型(1)和所述第二类型(2)的分别相邻的层至少部分彼此直接接触地构造。
3.根据权利要求1或2所述的具有小的机械张力的多晶材料(5)，其特征在于，晶粒尺寸在所述第一类型(1)的至少一个层和与所述第一类型(1)的所述层相邻的所述第二类型(2)的层之间的边界上连续地或突然地变化，其中，晶粒尺寸尤其在所述第一类型(1)的所有层和所述第二类型(2)的分别相邻的层之间的边界上连续地或突然地变化。
4.根据前述权利要求中任一项所述的具有小的机械张力的多晶材料(5)，其特征在于，在所述第一类型(1)的层内部晶粒尺寸沿优选方向减小或增大或者首先减小然后增大，其中，尤其在所述第二类型(2)的层内部晶粒尺寸沿优选方向减小或增大或者首先减小然后增大。
5.根据前述权利要求中任一项所述的具有小的机械张力的多晶材料(5)，其特征在于，所述第一类型(1)的层和所述第二类型(2)的层分别构造为封闭层。
6.根据前述权利要求中任一项所述的具有小的机械张力的多晶材料(5)，其特征在于，所述多晶材料组分是多晶硅。
7.根据前述权利要求中任一项所述的具有小的机械张力的多晶材料(5)，其特征在于，所述多晶材料(5)布置在衬底(6)上，尤其布置在晶片或芯片上，优选布置在所述衬底(6)的分离层(7)上。
8.根据前述权利要求中任一项所述的具有小的机械张力的多晶材料(5)，其特征在于，所述多晶材料(5)包括所述第一类型(1)的多个层和所述第二类型(2)的多个层，其中尤其是，所述第一类型(1)的一个层和所述第二类型(2)的一个层分别以交替的顺序相叠地布置。
9.用于产生具有小的机械张力的多晶材料(5)的方法，其中，存在至少一个用于使第一类型(1)的层和第二类型(2)的层沉积和/或生长的器件，其中，所述多晶材料(5)包括第一类型(1)的一个或多个层和第二类型(2)的一个或多个层，其中，所述第一类型(1)的层和所述第二类型(2)的层分别具有至少一种多晶材料组分，其特征在于，所述第一类型(1)的层相比于所述第二类型(2)的层具有较小的平均晶粒尺寸，其中，所述第一类型(1)的层和所述第二类型(2)的层以交替的顺序至少部分相叠地布置。
10.根据权利要求9所述的用于产生多晶材料(5)的方法，其特征在于，用于沉积和/或生长的所述器件具有至少一个腔，其中，所述第一类型(1)的层和所述第二类型(2)的层的沉积和/或生长在所述腔中发生，其中，使用至少一种初始气体用于使所述第一类型(1)的层和/或所述第二类型(2)的层生长和/或沉积，其中，用于沉积和/或生长的所述器件尤其包括外延设备。
11.根据权利要求9或10所述的用于产生多晶材料(5)的方法，其特征在于，在所述第一类型(1)的层的沉积和/或生长期间在所述腔中存在与在所述第二类型(2)的层的沉积和/或生长期间不同的温度。
12.根据权利要求9至11中任一项所述的用于产生多晶材料(5)的方法，其特征在于，为了使所述第一类型(1)的层沉积和/或生长而使用与为了使所述第二类型(2)的层沉积和/或生长不同的初始气体。
CN201810551540.7A 2017-05-31 2018-05-31 具有小的机械张力的多晶材料和用于产生多晶材料的方法 Pending CN108975262A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017209173.8 2017-05-31
DE102017209173.8A DE102017209173A1 (de) 2017-05-31 2017-05-31 Polykristallines Material mit geringer mechanischer Verspannung; Verfahren zum Erzeugen eines polykristallinen Materials

Publications (1)

Publication Number Publication Date
CN108975262A true CN108975262A (zh) 2018-12-11

Family

ID=64278942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810551540.7A Pending CN108975262A (zh) 2017-05-31 2018-05-31 具有小的机械张力的多晶材料和用于产生多晶材料的方法

Country Status (5)

Country Link
US (1) US10766778B2 (zh)
CN (1) CN108975262A (zh)
DE (1) DE102017209173A1 (zh)
FR (1) FR3066952B1 (zh)
TW (1) TWI773762B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0663692A2 (de) * 1994-01-04 1995-07-19 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Schicht mit reduzierten mechanischen Spannungen
US6162716A (en) * 1999-03-26 2000-12-19 Taiwan Semiconductor Manufacturing Company Amorphous silicon gate with mismatched grain-boundary microstructure
JP2001217203A (ja) * 1992-12-25 2001-08-10 Hitachi Ltd 半導体装置及びその製造方法
CN1964066A (zh) * 2005-11-09 2007-05-16 台湾积体电路制造股份有限公司 栅极、包含此栅极的金属氧化物半导体晶体管及制造方法
CN101436533A (zh) * 2007-09-11 2009-05-20 应用材料股份有限公司 使用搀杂物和具有受控晶体结构的多层硅薄膜来调整多晶硅薄膜和周围层的应力
CN102648310A (zh) * 2009-12-08 2012-08-22 康宁股份有限公司 半导体材料的高通量再结晶
CN103262210A (zh) * 2010-09-10 2013-08-21 维尔雷思科技有限公司 使用与半导体施主分离的层来制造光电装置的方法和由该方法制成的装置
CN104853837A (zh) * 2012-06-15 2015-08-19 第六元素研磨剂股份有限公司 多层多晶金刚石结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140501A (ja) * 1997-05-20 1999-02-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US6221744B1 (en) * 1999-01-20 2001-04-24 United Microelectronics Corp. Method for forming a gate
US6670263B2 (en) * 2001-03-10 2003-12-30 International Business Machines Corporation Method of reducing polysilicon depletion in a polysilicon gate electrode by depositing polysilicon of varying grain size
US7719194B2 (en) * 2006-05-12 2010-05-18 General Electric Company Inhibited oxidation foil connector for a lamp
US8752752B2 (en) * 2009-03-09 2014-06-17 Hong Kong Polytechnic University Method of making a composite steel plate
TW201526079A (zh) * 2013-12-23 2015-07-01 Wintek Corp 多晶矽薄膜的製作方法及薄膜電晶體的製作方法
US11063117B2 (en) * 2017-04-20 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure having carrier-trapping layers with different grain sizes

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217203A (ja) * 1992-12-25 2001-08-10 Hitachi Ltd 半導体装置及びその製造方法
EP0663692A2 (de) * 1994-01-04 1995-07-19 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Schicht mit reduzierten mechanischen Spannungen
US6162716A (en) * 1999-03-26 2000-12-19 Taiwan Semiconductor Manufacturing Company Amorphous silicon gate with mismatched grain-boundary microstructure
CN1964066A (zh) * 2005-11-09 2007-05-16 台湾积体电路制造股份有限公司 栅极、包含此栅极的金属氧化物半导体晶体管及制造方法
CN101436533A (zh) * 2007-09-11 2009-05-20 应用材料股份有限公司 使用搀杂物和具有受控晶体结构的多层硅薄膜来调整多晶硅薄膜和周围层的应力
CN102648310A (zh) * 2009-12-08 2012-08-22 康宁股份有限公司 半导体材料的高通量再结晶
CN103262210A (zh) * 2010-09-10 2013-08-21 维尔雷思科技有限公司 使用与半导体施主分离的层来制造光电装置的方法和由该方法制成的装置
CN104853837A (zh) * 2012-06-15 2015-08-19 第六元素研磨剂股份有限公司 多层多晶金刚石结构

Also Published As

Publication number Publication date
DE102017209173A1 (de) 2018-12-06
US20180346339A1 (en) 2018-12-06
US10766778B2 (en) 2020-09-08
TWI773762B (zh) 2022-08-11
FR3066952A1 (fr) 2018-12-07
FR3066952B1 (fr) 2022-12-16
TW201906155A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
US9776872B2 (en) Method for transferring carbon nanotube array and method for forming carbon nanotube structure
JP2005123619A (ja) シリコン基板上に形成された窒化物半導体及びその製造方法
KR100968328B1 (ko) 실리콘-게르마늄 에피택셜 성장에서의 수율 향상
US9443939B2 (en) Strain compensated REO buffer for III-N on silicon
JP6135537B2 (ja) ＳｉＣ基板を利用する半導体装置とその製造方法
CN102245814A (zh) 氮化物系化合物半导体基板的制造方法及氮化物系化合物半导体自支撑基板
EP1850373A2 (en) Method of forming highly orientated silicon film, method of manufacturing three-dimensional semiconductor device, and three-dimensional semiconductor device
US10115589B2 (en) Epitaxial substrate for electronic devices, electronic device, method for producing the epitaxial substrate for electronic devices, and method for producing the electronic device
KR20060080555A (ko) 실리콘-게르마늄층을 가진 반도체 웨이퍼 및 그 제조 방법
CN103996753A (zh) 制造半导体发光器件的方法以及化学气相沉积设备
CN108975262A (zh) 具有小的机械张力的多晶材料和用于产生多晶材料的方法
TWI726972B (zh) 用於製造多層ｍｅｍｓ組件的方法及相應的多層ｍｅｍｓ組件
CN106715347B (zh) 脆性基板的分断方法
KR102161547B1 (ko) 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법
CN109427647A (zh) 隔离结构的制作方法
CN109728138B (zh) 氮化铝自支撑衬底及其制备方法
KR20020071180A (ko) Ιιι-ⅴ족 화합물 반도체 기판의 제조 방법
Mastari et al. SiGe nano-heteroepitaxy on Si and SiGe nano-pillars
CN103258716A (zh) 制作具有织化表面的半导体层的方法、制作太阳能电池的方法
CN109585526A (zh) 半导体衬底及其制造方法
Liu et al. Influence of Al preflow time on surface morphology and quality of AlN and GaN on Si (111) grown by MOCVD
CN107425007A (zh) 一种3d nand存储器件的金属栅极制备方法
CN104124220B (zh) 半导体元件、半导体元件的制造方法
KR20120007394A (ko) 반도체 발광소자 및 그 제조방법
KR102422422B1 (ko) 그래핀을 포함하는 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181211