CN106409817A - Tddb测试结构以及tddb测试方法 - Google Patents

Tddb测试结构以及tddb测试方法 Download PDF

Info

Publication number
CN106409817A
CN106409817A CN201610947342.3A CN201610947342A CN106409817A CN 106409817 A CN106409817 A CN 106409817A CN 201610947342 A CN201610947342 A CN 201610947342A CN 106409817 A CN106409817 A CN 106409817A
Authority
CN
China
Prior art keywords
tddb
parallel
tested
test structure
tddb test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610947342.3A
Other languages
English (en)
Inventor
吴奇伟
尹彬锋
周柯
高金德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610947342.3A priority Critical patent/CN106409817A/zh
Publication of CN106409817A publication Critical patent/CN106409817A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种TDDB测试结构以及TDDB测试方法。根据本发明的TDDB测试结构包括：并联的多个待测试TDDB测试结构，其中并联的多个待测试TDDB测试结构的支路的连线在满足预定条件时熔断；其中并联的多个待测试TDDB测试结构的第一并联端口连接测试电压，并联的多个待测试TDDB测试结构的第二并联端口接地。

Description

TDDB测试结构以及TDDB测试方法
技术领域
本发明涉及半导体测试领域，更具体地说，本发明涉及一种高效率的TDDB测试结构以及TDDB测试方法。
背景技术
TDDB(Time Dependent Dielectric Breakdown，时间相关的电介质击穿)是一种评价电介质质量的重要方法，常规TDDB测试结构如下图1所示，待测样品一端加恒定的电压Vsterss，另一端接地GND；持续监控流经样品的电流，某一时刻待测样品击穿引起电路短路，此时量测机台会量测到一个突然跳变的大电流(图2)，机台在量测到大电流后，停止测试。显然，TDDB测试为一个耗时的测试，以常规TDDB测试测四种类型结构，每种结构三个应力条件，每个应力条件样品数一般为15颗以上，因此每个应力条件的测试时间约为15倍及以上的单个样品测试时间，一次完整的TDDB测试每次约耗时一周以上。
因此，希望提供一种能够有效的降低TDDB测试时间的高效率的TDDB测试结构。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效的降低TDDB测试时间的高效率的TDDB测试结构。
为了实现上述技术目的，根据本发明，提供了一种TDDB测试结构，包括：并联的多个待测试TDDB测试结构，其中并联的多个待测试TDDB测试结构的支路的连线在满足预定条件时熔断；其中并联的多个待测试TDDB测试结构的第一并联端口连接测试电压，并联的多个待测试TDDB测试结构的第二并联端口接地。
优选地，并联的多个待测试TDDB测试结构中的每个支路的金属互连线规格介于设计规则所允许最小尺寸的1～5倍之间。
优选地，并联的多个待测试TDDB测试结构中的干路金属连线的设计规格大于多个待测试TDDB测试结构的数量乘以单个样品支路金属连线规格之积。
优选地，TDDB测试结构包括由MOS晶体管器件前后道工艺中涉及的任一电介质形成的样品。
为了实现上述技术目的，根据本发明，还提供了一种TDDB测试方法，包括：
第一步骤：将多个TDDB测试结构并联在一起以形成并联结构，其中并联结构的支路的连线在满足预定条件时熔断；
第二步骤：将并联的多个待测试TDDB测试结构的第二并联端口接地；
第三步骤：将并联的多个待测试TDDB测试结构的第一并联端口连接测试电压；
第四步骤：读取电流随时间变化曲线中电流下跳的多个点所对应的时间。
优选地，多个待测试TDDB测试结构完全相同。
优选地，并联的多个待测试TDDB测试结构中的每个支路的金属互连线规格介于设计规则所允许最小尺寸的1～5倍之间。
优选地，并联的多个待测试TDDB测试结构中的干路金属连线的设计规格大于多个待测试TDDB测试结构的数量乘以单个样品支路金属连线规格之积。
优选地，TDDB测试结构包括由MOS晶体管器件前后道工艺中涉及的任一电介质形成的样品。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了常规TDDB测试结构。
图2示意性地示出了常规TDDB测试结构下的TDDB测试过程中电流随时间变化关系图。
图3示意性地示出了根据本发明优选实施例的高效率的TDDB测试结构的示意图。
图4示意性地示出了根据本发明优选实施例的高效率的TDDB测试结构的电流随时间变化关系图。
图5示意性地示出了根据本发明优选实施例的高效率的TDDB测试方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图3示意性地示出了根据本发明优选实施例的高效率的TDDB测试结构的示意图。
具体地，如图3所示，根据本发明优选实施例的高效率的TDDB测试结构包括：并联的多个待测试TDDB测试结构10，其中并联的多个待测试TDDB测试结构10的支路的连线在满足预定条件时熔断；其中并联的多个待测试TDDB测试结构10的第一并联端口20连接测试电压Vsterss，并联的多个待测试TDDB测试结构10的第二并联端口30接地。
优选地，多个待测试TDDB测试结构10完全相同。
优选地，并联的多个待测试TDDB测试结构10中的每个支路的金属互连线规格介于设计规则所允许最小尺寸的1～5倍之间。
优选地，并联的多个待测试TDDB测试结构10中的干路金属连线的设计规格大于多个待测试TDDB测试结构的数量乘以单个样品支路金属连线规格之积。
优选地，TDDB测试结构包括由MOS晶体管器件前后道工艺中涉及的任一电介质形成的样品。
在施加应力时，由于多个(例如，n个)待测试TDDB测试结构10是并联电路，每个结构的电压是一致的；当其中一个结构击穿时，电压固定，电阻变小，击穿产生的瞬间大电流会将支路金属连线烧熔断，这样就剩下n-1个结构。电流在极短时间是先变大后变小(图4)。依次测试，直到最后一个待测样品击穿，依次读取电流随时间变化曲线中电流下跳的n个点所对应的时间，分别是n个TDDB结构的失效时间。这样，相同应力条件、n个相同TDDB测试结构可以节省，(n-1)*T(T表示单个样品失效时间)的测试时间。
图5示意性地示出了根据本发明优选实施例的高效率的TDDB测试方法的流程图。
具体地，如图5所示，根据本发明优选实施例的高效率的TDDB测试方法包括：
第一步骤S1：将多个TDDB测试结构并联在一起以形成并联结构，其中并联结构的支路的连线在满足预定条件时熔断；
第二步骤S2：将并联的多个待测试TDDB测试结构10的第二并联端口30接地；
第三步骤S3：将并联的多个待测试TDDB测试结构10的第一并联端口20连接测试电压Vsterss；
第四步骤S4：读取电流随时间变化曲线中电流下跳的多个点所对应的时间。
优选地，多个待测试TDDB测试结构10完全相同。
优选地，并联的多个待测试TDDB测试结构10中的每个支路的金属互连线规格介于设计规则所允许最小尺寸的1～5倍之间。
优选地，并联的多个待测试TDDB测试结构10中的干路金属连线的设计规格大于多个待测试TDDB测试结构的数量乘以单个样品支路金属连线规格之积。
优选地，TDDB测试结构包括由MOS晶体管器件前后道工艺中涉及的任一电介质形成的样品。
本发明设计的测试结构可以有效地降低TDDB测试时间，以每个条件测n颗样品计算，测试时间约为原时间的1/n。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。
而且，本发明实施例的方法和/或***的实现可包括手动、自动或组合地执行所选任务。而且，根据本发明的方法和/或***的实施例的实际器械和设备，可利用操作***通过硬件、软件或其组合实现几个所选任务。

Claims (10)

1.一种TDDB测试结构，其特征在于包括：并联的多个待测试TDDB测试结构，其中并联的多个待测试TDDB测试结构的支路的连线在满足预定条件时熔断；其中并联的多个待测试TDDB测试结构的第一并联端口连接测试电压，并联的多个待测试TDDB测试结构的第二并联端口接地。
2.根据权利要求1所述的TDDB测试结构，其特征在于，多个待测试TDDB测试结构完全相同。
3.根据权利要求1或2所述的TDDB测试结构，其特征在于，并联的多个待测试TDDB测试结构中的每个支路的金属互连线规格介于设计规则所允许最小尺寸的1～5倍之间。
4.根据权利要求1或2所述的TDDB测试结构，其特征在于，并联的多个待测试TDDB测试结构中的干路金属连线的设计规格大于多个待测试TDDB测试结构的数量乘以单个样品支路金属连线规格之积。
5.根据权利要求1或2所述的TDDB测试结构，其特征在于，TDDB测试结构包括由MOS晶体管器件前后道工艺中涉及的任一电介质形成的样品。
6.一种TDDB测试方法，其特征在于包括：
第一步骤：将多个TDDB测试结构并联在一起以形成并联结构，其中并联结构的支路的连线在满足预定条件时熔断；
第二步骤：将并联的多个待测试TDDB测试结构的第二并联端口接地；
第三步骤：将并联的多个待测试TDDB测试结构的第一并联端口连接测试电压；
第四步骤：读取电流随时间变化曲线中电流下跳的多个点所对应的时间。
7.根据权利要求6所述的TDDB测试方法，其特征在于，多个待测试TDDB测试结构完全相同。
8.根据权利要求6或7所述的TDDB测试方法，其特征在于，并联的多个待测试TDDB测试结构中的每个支路的金属互连线规格介于设计规则所允许最小尺寸的1～5倍之间。
9.根据权利要求6或7所述的TDDB测试方法，其特征在于，并联的多个待测试TDDB测试结构中的干路金属连线的设计规格大于多个待测试TDDB测试结构的数量乘以单个样品支路金属连线规格之积。
10.根据权利要求6或7所述的TDDB测试方法，其特征在于，TDDB测试结构包括由MOS晶体管器件前后道工艺中涉及的任一电介质形成的样品。
CN201610947342.3A 2016-10-26 2016-10-26 Tddb测试结构以及tddb测试方法 Pending CN106409817A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610947342.3A CN106409817A (zh) 2016-10-26 2016-10-26 Tddb测试结构以及tddb测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610947342.3A CN106409817A (zh) 2016-10-26 2016-10-26 Tddb测试结构以及tddb测试方法

Publications (1)

Publication Number Publication Date
CN106409817A true CN106409817A (zh) 2017-02-15

Family

ID=58013695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610947342.3A Pending CN106409817A (zh) 2016-10-26 2016-10-26 Tddb测试结构以及tddb测试方法

Country Status (1)

Country Link
CN (1) CN106409817A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110140200A (zh) * 2018-11-06 2019-08-16 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
CN111562476A (zh) * 2019-01-28 2020-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的测试结构及测试方法
CN112986772A (zh) * 2021-04-20 2021-06-18 晶芯成(北京)科技有限公司 一种电介质击穿测试电路及其测试方法
CN113049921A (zh) * 2019-12-10 2021-06-29 中芯国际集成电路制造(上海)有限公司 Tddb测试结构、tddb测试***及其测试方法
WO2021196990A1 (zh) * 2020-04-03 2021-10-07 长鑫存储技术有限公司 测试电路及半导体测试方法
WO2021196988A1 (zh) * 2020-04-03 2021-10-07 长鑫存储技术有限公司 测试电路及半导体测试方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213760A (ja) * 1996-01-31 1997-08-15 Nippon Steel Corp 半導体素子の評価方法
CN1387245A (zh) * 2001-05-21 2002-12-25 华邦电子股份有限公司 时间相依介电崩溃测试电路及测试方法
CN1588102A (zh) * 2004-08-19 2005-03-02 ***电子第五研究所 在高温恒定电场中与时间有关的介质击穿试验方法
US20100060292A1 (en) * 2006-10-30 2010-03-11 Nxp, B.V. Test structure for detection of defect devices with lowered resistance
CN101702005A (zh) * 2009-10-28 2010-05-05 上海宏力半导体制造有限公司 与时间相关电介质击穿的并行测试电路
CN102721905A (zh) * 2012-05-28 2012-10-10 上海华力微电子有限公司 提高绝缘体击穿电压失效分析效率的测试结构及使用方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213760A (ja) * 1996-01-31 1997-08-15 Nippon Steel Corp 半導体素子の評価方法
CN1387245A (zh) * 2001-05-21 2002-12-25 华邦电子股份有限公司 时间相依介电崩溃测试电路及测试方法
CN1588102A (zh) * 2004-08-19 2005-03-02 ***电子第五研究所 在高温恒定电场中与时间有关的介质击穿试验方法
US20100060292A1 (en) * 2006-10-30 2010-03-11 Nxp, B.V. Test structure for detection of defect devices with lowered resistance
CN101702005A (zh) * 2009-10-28 2010-05-05 上海宏力半导体制造有限公司 与时间相关电介质击穿的并行测试电路
CN102721905A (zh) * 2012-05-28 2012-10-10 上海华力微电子有限公司 提高绝缘体击穿电压失效分析效率的测试结构及使用方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11187740B2 (en) 2018-11-06 2021-11-30 Yangtze Memory Technologies Co., Ltd. Time dependent dielectric breakdown test structure and test method thereof
CN111812472A (zh) * 2018-11-06 2020-10-23 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
CN111812472B (zh) * 2018-11-06 2021-07-30 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
CN110140200A (zh) * 2018-11-06 2019-08-16 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
CN111562476A (zh) * 2019-01-28 2020-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的测试结构及测试方法
CN113049921B (zh) * 2019-12-10 2024-04-19 中芯国际集成电路制造(上海)有限公司 Tddb测试结构、tddb测试***及其测试方法
CN113049921A (zh) * 2019-12-10 2021-06-29 中芯国际集成电路制造(上海)有限公司 Tddb测试结构、tddb测试***及其测试方法
WO2021196990A1 (zh) * 2020-04-03 2021-10-07 长鑫存储技术有限公司 测试电路及半导体测试方法
CN113552457A (zh) * 2020-04-03 2021-10-26 长鑫存储技术有限公司 测试电路及半导体测试方法
WO2021196988A1 (zh) * 2020-04-03 2021-10-07 长鑫存储技术有限公司 测试电路及半导体测试方法
CN113552457B (zh) * 2020-04-03 2022-11-15 长鑫存储技术有限公司 测试电路及半导体测试方法
US11860217B2 (en) 2020-04-03 2024-01-02 Changxin Memory Technologies, Inc. Test circuits and semiconductor test methods
US11988704B2 (en) 2020-04-03 2024-05-21 Changxin Memory Technologies, Inc. Test circuits and semiconductor test methods
CN112986772A (zh) * 2021-04-20 2021-06-18 晶芯成(北京)科技有限公司 一种电介质击穿测试电路及其测试方法

Similar Documents

Publication Publication Date Title
CN106409817A (zh) Tddb测试结构以及tddb测试方法
CN104076194B (zh) 测试集成电路封装件的输出短路电流
US20150084656A1 (en) Two port vector network analyzer using de-embed probes
DE19744651C2 (de) Halbleitertestvorrichtung zum Messen des Versorgungsstromes einer Halbleitereinrichtung
US20050251715A1 (en) Method and apparatus for automated debug and optimization of in-circuit tests
US8860455B2 (en) Methods and systems to measure a signal on an integrated circuit die
US10197618B2 (en) Inter-terminal capacitance measurement method for three-terminal device and apparatus for the same
CN102116806B (zh) 一种芯片的esd测试方法
RU2686447C1 (ru) Коммутационное устройство, испытательное устройство и способ эксплуатации коммутационного устройства для измерительного устройства для трансформатора
CN202994857U (zh) 能够用低压测试通道测量高压芯片的探针卡
CN102590630B (zh) 半导体参数测试仪器的测试探针的电阻测试方法
US3284704A (en) Method for determining the magnitude of an open fault in one of a pair of current carrying conductors by measuring the voltage across a capacitance in series with the capacitance of said pair
CN115004044A (zh) 具有嵌入式测试电路***的集成电路
CN105301392A (zh) 扩展ate测试仪电压量测范围的方法
CN102818923B (zh) 芯片内部电源输出电压测量***及方法
JP4915701B2 (ja) 被測定物の電気的パラメーターを測定する方法
CN215932065U (zh) 测试电路和设备
CN102944808B (zh) 量产同测方法
CN109884399B (zh) 一种用于火工品回路阻值的低压测试电路及方法
Sundar et al. Low cost automatic mixed-signal board test using IEEE 1149.4
CN104898004A (zh) 一种串补模拟量通道精度测量装置和方法
JP2006189340A (ja) 半導体デバイスの検査システムおよび検査方法
CN108254672B (zh) 一种改进的伪四线测试方法及其测试结构
CN103688180B (zh) 半导体装置的检验装置、检验***、检验方法、以及检验完成的半导体装置的生产方法
CN110912763A (zh) Can总线测试集成电路、测试***及测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170215

WD01 Invention patent application deemed withdrawn after publication