CN106328776A - 一种垂直结构紫光led芯片的制备方法 - Google Patents

一种垂直结构紫光led芯片的制备方法 Download PDF

Info

Publication number
CN106328776A
CN106328776A CN201610796255.2A CN201610796255A CN106328776A CN 106328776 A CN106328776 A CN 106328776A CN 201610796255 A CN201610796255 A CN 201610796255A CN 106328776 A CN106328776 A CN 106328776A
Authority
CN
China
Prior art keywords
gan
layer
substrate
thickness
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610796255.2A
Other languages
English (en)
Other versions
CN106328776B (zh
Inventor
田伟
刘波波
田进
赵俊
李谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Middle Northwest Co Ltd Of Study On Engineering Design Institute
Original Assignee
Middle Northwest Co Ltd Of Study On Engineering Design Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Middle Northwest Co Ltd Of Study On Engineering Design Institute filed Critical Middle Northwest Co Ltd Of Study On Engineering Design Institute
Priority to CN201610796255.2A priority Critical patent/CN106328776B/zh
Publication of CN106328776A publication Critical patent/CN106328776A/zh
Application granted granted Critical
Publication of CN106328776B publication Critical patent/CN106328776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种垂直结构紫光LED芯片的制备方法以带有低温u‑GaN修复层及基底的衬底作为生长基础，然后，在平整的u‑GaN表面依次生长其他各层外延，制备得到紫光LED外延片；最后将紫光LED外延片制成垂直结构LED，主要包括以下环节：在LED外延片表面沉积形成反射镜，并制出金属电极图形，利用高温金属键合工艺将金属电极图形表面键合在金属基板上，并利用激光剥离技术剥离衬底；在u‑GaN表面制出另一极金属电极图形。本发明制备的垂直结构LED单颗芯片功率较大，减少了串并联LED数量，可以实现以单芯片满足用户需求，同时简化驱动电路设计，大大提高LED产品的可靠性和使用寿命。

Description

一种垂直结构紫光LED芯片的制备方法
【技术领域】
本发明属于半导体技术领域，具体涉及一种垂直结构紫光LED芯片的制备方法。
【背景技术】
半导体照明的应用近年来已明显加速，其效果已得到市场认可，但其在整个照明市场的渗透率仍然较低。国内LED照明应用市场尚未成为产业发展的主导力量。半导体照明应用市场，特别是功能性照明市场正处于发展的初期阶段，未来空间巨大。
传统的正装结构LED芯片，P型GaN掺杂困难导致空穴载流子浓度低下和不易长厚而导致电流不易扩散，当前普遍采用在P型GaN表面制备超薄金属薄膜或ITO薄膜的方法达到电流得均匀扩散。但是金属薄膜电极层要吸收部分光降低出光效率，如果厚度减薄反过来又限制电流扩散层在P型GaN层表面实现均匀和可靠的电流扩散。ITO透光率虽然高达90％，但电导率却不及金属，电流的扩散效果亦有限。而且这种结构的电极和引线做到出光面，工作时会挡住部分光线。因此，这种P型接触结构制约了LED芯片的工作电流大小。另一方面，这种结构的PN结热量通过蓝宝石衬底导出，鉴于蓝宝石的导热系数很低，对大尺寸的功率型芯片来说导热路径较长，这种LED芯片的热阻较大，工作电流也受到限制。
垂直结构大功率芯片技术作为最前端的核心技术，还处于产业化初期，国内基本还属于空白。近两年来国内仅半导体照明已具有年均超过数百亿的市场规模，随着产品技术和市场的成熟，今后的市场规模还将持续增加，因此该项目产品市场发展前景极为广阔，商业价值巨大。
【发明内容】
本发明所要解决的技术问题在于针对上述现有技术中的不足，。
本发明采用以下技术方案：
一种垂直结构紫光LED芯片的制备方法，以带有低温u-GaN修复层及基底的衬底作为生长基础，然后，在平整的u-GaN修复层表面依次生长其他各层外延，制备得到紫光LED外延片；最后将紫光LED外延片制成垂直结构LED芯片，包括以下步骤：
2.1)紫光LED外延片的P-GaN表面清洗后，对衬底进行研磨抛光，在P-GaN表面进行涂胶及激光划片，再去除P-GaN表面的氧化层，用去离子水PM清洗干净，氮气吹干；
2.2)在P-GaN表面进行PM蒸镀反射镜电极，然后用光刻胶作P电极掩膜，进行PM腐蚀和去胶，然后用电子束蒸发台带胶蒸发沉积形成兼作欧姆接触层和反射镜的金属层，再用去胶剂剥离光刻胶以形成P型金属电极图形，然后进行快速退火，退火温度为350～450℃；
2.3)利用高温金属键合工艺，在N2环境下加压将P-GaN面键合在硅或铜或钨铜合金基板上；
2.4)利用激光剥离技术剥离衬底，剥离后进行清洗；
2.5)先对u-GaN进行刻蚀处理，对u-GaN面采用酸碱进行粗化处理，然后再对u-GaN表面处理，先采用光刻胶沉积二氧化硅掩膜作N电极，然后进行划片槽光刻，经过曝光后对划片槽蚀刻，去胶去二氧化硅后再进行二氧化硅沉积，然后进行电极光刻，曝光后蚀刻二氧化硅；
2.6)再用电子束蒸发台带胶蒸发沉积形成N型电极金属，再用去胶剂剥离光刻胶以形成N型金属电极图形，最终得到垂直结构的LED。
进一步的，2.3)中，在紫光LED外延片的P-GaN表面、硅或铜或钨铜合金基板表面分别蒸镀一层1～2um的键合金属，然后将预键合的样品放入晶圆键合机中，在N2保护下按照设定的温度及压力参数进行键合。
进一步的，所述晶圆键合机中键合温度为200～800℃，键合压力为300N，时间为1h。
进一步的，所述键合过程中一边清洗衬底，一边对所述紫光LED芯片进行POD蒸度，然后将衬底和芯片外延层键合。
进一步的，2.5)中，所述刻蚀具体为采用电感耦合等离子体蚀刻u-GaN外延片表面，ICP的功率为400～700W，反应压力为500～800Pa，反应气体为50sccm的Cl2和50sccm的氧气，刻蚀时间为3200s，刻蚀后的u-GaN表面粗糙度RMS为0.15～0.18nm，再进行粗化处理。
进一步的，所述粗化处理具体为：
3.1)将u-GaN外延片清洗：依次放入丙酮超声清洗2～5分钟、酒精超声清洗2～3分钟，去离子水中进行超声清洗2～3分钟；
3.2)将u-GaN外延片使用加热到200～260℃，后将加热到熔融状态的KOH均匀涂抹在GaN外延片表面，将微波加热使温度稳定在250℃，持续腐蚀8～10分钟；
3.3)关闭加热，自然冷却到室温后再用去离子水清洗GaN外延片表面的KOH。
进一步的，所述激光剥离技术具体为：采用逐点剥离工艺，波长248nm、光斑尺寸为2mm×2mm的正方形光斑、能量密度为500mJ/cm2的KrF准分子激光器的激光作辐照光源，从蓝宝石一侧扫描整个样品，移动速度为1.55mm/s，激光扫描完样品后，蓝宝石衬底脱落，用1：1的HCI浸泡样品，除去GaN上的金属Ga。
进一步的，所述紫光LED外延片的制备包括以下步骤：
1.1)在1070～1090℃温度下、压力为150torr下通N2烘烤10～30min，氮化蓝宝石、SiC或Si衬底，衬底厚度为430～450μm；
1.2)将步骤1氮化后的蓝宝石、SiC或Si衬底降温至515～535℃、压力为800torr，然后在衬底上生长厚度为15～35nm的基底，随后升温至1030～1050℃、压力为400torr使基底重新结晶，再生长1.8～2.5μm的u-GaN修复层；
1.3)升温至1070～1090℃、压力为200torr先生长轻Si掺杂的n-GaN层，厚度为500～600nm，再生长重Si掺杂的n-GaN层，厚度为300～400nm；
1.4)在所述重Si掺杂n-GaN层的基础上生长n-AlGaN电流扩展层，厚度为80～240nm；
1.5)在n-AlGaN层的基础上生长Si掺杂的n+GaN层，厚度为2～4μm，随后生长不掺Si的n-GaN层500～600nm；
1.6)在阱的生长温度740～760℃，垒的生长温度为820-840℃、压力为200torr下生长10～20个周期的不掺杂Al的InGaN/GaN超晶格，再生长8个周期Al掺杂的InGaN/AlGaN；所述多量子阱层厚度为250～350nm；
1.7)升温至960～980℃，压力为150torr生长PAlGaN层，厚度为1～200nm；降温至920～940℃，压力为150torr生长轻Mg掺杂的P+GaN层，厚度为0.1～0.2μm；生长重Mg掺杂的P++GaN层，厚度为5～20nm；
1.8)生长CTL层，厚度为10～30nm，生长完毕后，降温至700～730℃进行退火60-120min，之后随炉冷却。
进一步的，1.6)中，所述先生长10～20个周期厚度为80～120nm的不掺杂Al的InGaN/GaN超晶格，具体为：先生长30～40nm的GaN-cap层，再生长5～15nm的barrierGaN层，最后生长1.5～5nm的InGaN阱层；所述再生长8个周期厚度为100～150nm的Al掺杂的InGaN/AlGaN，具体为：先生长5～15nm的barrierInGaN层，再生长1.5～5nm的AlGaN阱层，最后生长30～40nm的GaN-cap层。
与现有技术相比，本发明至少具有以下有益效果：
一种垂直结构紫光LED芯片的制备方法，以带有低温u-GaN修复层及基底的衬底作为生长基础，然后，在平整的u-GaN表面依次生长其他各层外延，制备得到LED外延片；最后将紫光LED外延片制成垂直结构LED，主要包括以下环节：在LED外延片表面沉积形成反射镜，并制出金属电极图形，利用高温金属键合工艺将金属电极图形表面键合在金属基板上，并利用激光剥离技术剥离衬底；在u-GaN表面制出另一极金属电极图形。
进一步的，采用了导电能力较好的衬底，工作电流达到并超过1A/mm2，脉冲方式下甚至达到2.5-3A/mm2，相同产品尺寸垂直结构芯片比水平芯片的工作电流大幅度提升。采用晶圆键合工艺，用导热性能良好的硅基或金属材料取代蓝宝石作为衬底，可以有效的解决散热问题，使产品的散热性能获得显著的改善，从而彻底解决散热困难的问题。
进一步的，制备垂直结构LED中采用晶圆键合工艺，低应力共晶键合技术，实现高可靠性衬底键合，用导热性能良好的硅基或金属材料取代蓝宝石作为衬底，可以有效的解决散热问题，使产品的散热性能获得显著的改善，从而彻底解决散热困难的问题。
进一步的，将外延片键合到硅或铜或钨铜合金基板上，在芯片加工制程中可省去后段研磨工艺，形成垂直结构后，U-GaN成为出光面，其为粗糙表面，会增加LED出光率，进一步提高器件光电效率。
进一步的，先进行了干法ICP刻蚀，各项异性，可控性好，干法刻蚀后的表面已经有一定的粗糙度，但是在此粗糙表面的基础上只要短时间即可得到符合粗化要求的u-GaN外延片，刻蚀精准度高。
进一步的，简化了LED器件刻蚀步骤，同时改善了电流传输，降低了电流堆垛效应；垂直结构LED再结合金属键合，将会发挥更大优势，如单向出光，工艺简化，器件效率进一步提高。
进一步的，采用逐点剥离的技术，可以获得良好剥离效果。为了将剥离瞬间产生的高压氮气有效导出并释放，公司采取了先进行芯片区域分割后实施激光剥离的技术路线，可以有效降低剥离瞬间高压氮气等冲击效应对功能区域材料的影响。同时对激光剥离能量、脉冲宽度、加工速度等工艺参数均进行了优化调整，加上设备本身具备稳定优良性能，使得垂直芯片产品光电性能和良品率大幅提升，确保了垂直结构LED芯片产业化的可实施性。
进一步的，外延片采用修复层外延结构设计，在衬底和外延层之间***修复层和基底，有效减小外延层与衬底之间的适配度，同时对外延结构优化进一步释放外延层应力。翘曲度小于250km-1。低位错密度外延，通过预成核方法，在外延生长之前于衬底上形成晶体质量较好晶核，提供后续外延高质量生长的基础，位错密度低于5E108/cm2。
进一步的，多量子阱层为非对称啁啾能带结构，在LED有源层加载非对称啁啾能带结构，降低基于LED量子阱层由于极化效应产生的载子波函数失配，使其分布比例更加均匀。提高LED器件的内量子效率，提升芯片发光效率。
综上所述，采用本方法制备的垂直结构LED单颗芯片功率较大，减少了串并联LED数量，甚至可以实现以单芯片满足用户需求，同时简化驱动电路设计，大大提高LED产品的可靠性和使用寿命。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
【附图说明】
图1为本发明制备方法流程图；
图2为本发明制备方法键合工艺结构剖面示意图；
图3为本发明制备方法激光剥离工艺结构剖面示意图；
图4为本发明制备方法刻蚀工艺结构剖面示意图；
图5为本发明制备方法粗化工艺结构剖面示意图；
图6为本发明制备方法键合后界面处SEM图。
【具体实施方式】
请参阅图1所示，本发明公开了一种垂直结构紫光LED芯片的制备方法，以带有低温u-GaN修复层及基底的衬底作为生长基础，然后，在平整的u-GaN表面依次生长其他各层外延，制备得到紫光LED外延片；最后将紫光LED外延片制成垂直结构LED，主要包括以下环节：在LED外延片表面沉积形成反射镜，并制出金属电极图形，利用高温金属键合工艺将金属电极图形表面键合在金属基板上，并利用激光剥离技术剥离衬底；在u-GaN表面制出另一极金属电极图形。
键合工艺是将待键合晶圆表面制备键合层材料后，将两片晶圆贴合在一起并利用外加能量使材料接触界面处的原子之间形成共价键形成统一材料，该材料具备较好的械强度，可保证后续工艺流程的实施。
制备垂直结构紫光LED芯片具体步骤为：
2.1)紫光LED外延片的P-GaN表面清洗后，对衬底进行研磨抛光，在P-GaN表面进行涂胶及激光划片，再去除P-GaN表面的氧化层，用去离子水PM清洗干净，氮气吹干；
2.2)在P-GaN表面进行PM蒸镀反射镜电极，然后用光刻胶作P电极掩膜，进行PM腐蚀和去胶，然后用电子束蒸发台带胶蒸发沉积形成兼作欧姆接触层和反射镜的金属层，再用去胶剂剥离光刻胶以形成P型金属电极图形，然后进行快速退火，退火温度为350～450℃；
2.3)利用高温金属键合工艺，在N2环境下加压将P-GaN面键合在硅或铜或钨铜合金基板上；请参阅图2所示，在紫光LED外延片的P-GaN表面、硅或铜或钨铜合金基板表面分别蒸镀一层1～2um的键合金属，然后将预键合的样品放入晶圆键合机中，在晶圆键合机中键合温度为200～800℃，键合压力为300N，时间为1h，在N2保护下按照设定的温度及压力参数进行键合，所述键合过程中，一边清洗衬底，一边进行芯片POD蒸度，然后将衬底和芯片外延层进行键合。
2.4)利用激光剥离技术剥离衬底，剥离后进行清洗，请参阅图3所示，采用波长248nm、光斑尺寸为2mm×2mm的正方形光斑、能量密度为500mJ/cm2的KrF准分子激光器的激光作辐照光源，从蓝宝石一侧扫描整个样品，移动速度为1.55mm/s，激光扫描完样品后，蓝宝石衬底脱落，用1：1的HCI浸泡样品，除去GaN上的金属Ga；
2.5)先对u-GaN进行刻蚀处理，请参阅图4所示，对u-GaN面采用酸碱进行粗化处理，然后对u-GaN表面处理，先采用光刻胶沉积二氧化硅掩膜作N电极，然后进行划片槽光刻，经过曝光后对划片槽蚀刻，去胶去二氧化硅后再进行二氧化硅沉积，然后进行电极光刻，曝光后蚀刻二氧化硅；
所述刻蚀处理具体采用电感耦合等离子体蚀刻u-GaN外延片表面，ICP的功率400～700W，反应压力为500～800Pa，反应气体为50sccm Cl2和50sccm O2，刻蚀时间为3200s，刻蚀后的u-GaN表面的粗糙度RMS为0.15～0.18nm，再进行粗化处理，请参阅图5所示，具体为：
3.1)将u-GaN外延片清洗：依次放入丙酮超声清洗2～5分钟、酒精超声清洗2～3分钟，去离子水中进行超声清洗2～3分钟；
3.2)将u-GaN外延片加热到200～260℃，后将加热到熔融状态的KOH均匀涂抹在GaN外延片表面，将微波加热使温度稳定在250℃，持续腐蚀8～10分钟；
3.3)关闭加热，自然冷却到室温后再用去离子水清洗GaN外延片表面的KOH。
2.6)再用电子束蒸发台带胶蒸发沉积形成N型电极金属，再用去胶剂剥离光刻胶以形成N型金属电极图形，最终得到垂直结构的LED。
其中，所述紫光LED外延片的制备包括以下步骤：
1.1)在1070～1090℃温度下、压力为150torr下通N2烘烤10～30min，氮化蓝宝石、SiC或Si衬底，衬底厚度为430～450μm；
1.2)将步骤1氮化后的蓝宝石、SiC或Si衬底降温至515～535℃、压力为800torr，然后在衬底上生长厚度为15～35nm的基底，随后升温至1030～1050℃、压力为400torr使基底重新结晶，再生长1.8～2.5μm的u-GaN修复层；
1.3)升温至1070～1090℃、压力为200torr先生长轻Si掺杂的n-GaN层，厚度为500～600nm，再生长重Si掺杂的n-GaN层，厚度为300～400nm；
1.4)在所述重Si掺杂n-GaN层的基础上生长n-AlGaN电流扩展层，厚度为80～240nm；
1.5)在n-AlGaN层的基础上生长Si掺杂的n+GaN层，厚度为2～4μm，随后生长不掺Si的n-GaN层500～600nm；
1.6)在阱的生长温度740～760℃，垒的生长温度为820-840℃、压力为200torr下生长10～20个周期的不掺杂Al的InGaN/GaN超晶格，具体为：先生长30～40nm的GaN-cap层，再生长5～15nm的barrierGaN层，最后生长1.5～5nm的InGaN阱层；
再生长8个周期Al掺杂的InGaN/AlGaN；具体为：先生长5～15nm的barrierInGaN层，再生长1.5～5nm的AlGaN阱层，最后生长30～40nm的GaN-cap层，所述多量子阱层厚度为250～350nm；
1.7)升温至960～980℃，压力为150torr生长PAlGaN层，厚度为1～200nm；降温至920～940℃，压力为150torr生长轻Mg掺杂的P+GaN层，厚度为0.1～0.2μm；生长重Mg掺杂的P++GaN层，厚度为5～20nm；
1.8)生长CTL层，厚度为10～30nm，生长完毕后，降温至700～730℃进行退火60-120min，之后随炉冷却。
实施例1
先制备紫光LED外延片，包括以下步骤：
1.1)在1070℃温度下、压力为150torr下通N2烘烤10min，氮化蓝宝石、SiC或Si衬底，衬底厚度为430μm；
1.2)将步骤1.1氮化后的蓝宝石、SiC或Si衬底降温至515℃、压力为800torr，然后在衬底上生长厚度为15nm的基底，随后升温至1030℃、压力为400torr使基底重新结晶，再生长1.8μm的u-GaN修复层；
1.3)升温至1070℃、压力为200torr先生长轻Si掺杂的n-GaN层，厚度为500nm，再生长重Si掺杂的n-GaN层，厚度为300nm；
1.4)在所述重Si掺杂n-GaN层的基础上生长n-AlGaN电流扩展层，厚度为80nm；
1.5)在n-AlGaN层的基础上生长Si掺杂的n+GaN层，厚度为2μm，随后生长不掺Si的n-GaN层500nm；
1.6)在阱的生长温度740℃，垒的生长温度为820℃、压力为200torr下先生长10个周期厚度为80nm的不掺杂Al的InGaN/GaN超晶格，包括：先生长30nm的GaN-cap层，再生长5nm的barrierGaN层，最后生长1.5nm的InGaN阱层；
再生长8个周期厚度为100nm的Al掺杂的InGaN/AlGaN，包括：先生长5nm的barrierInGaN层，再生长1.5nm的AlGaN阱层，最后生长30nm的GaN-cap层；
1.7)升温至960℃，压力为150torr生长PAlGaN层，厚度为1nm；降温至920℃，压力为150torr生长轻Mg掺杂的P+GaN层，厚度为0.1μm；生长重Mg掺杂的P++GaN层，厚度为5nm；
1.8)生长CTL层，厚度为10nm，生长完毕后，降温至700℃进行退火60min，之后随炉冷却。
再制备垂直结构紫光LED芯片，具体步骤为：
2.1)对紫光LED外延片的P-GaN表面清洗后，对衬底进行研磨抛光，在P-GaN表面进行涂胶及激光划片，再去除P-GaN表面的氧化层，用去离子水PM清洗干净，氮气吹干；
2.2)在P-GaN表面进行PM蒸镀反射镜电极，然后用光刻胶作P电极掩膜，进行PM腐蚀和去胶，然后用电子束蒸发台带胶蒸发沉积形成兼作欧姆接触层和反射镜的金属层，再用去胶剂剥离光刻胶以形成P型金属电极图形，然后进行快速退火，退火温度为350℃；
2.3)利用高温金属键合工艺，在N2环境下加压将P-GaN面键合在硅或铜或钨铜合金基板上在紫光LED外延片的P-GaN表面、硅或铜或钨铜合金基板表面分别蒸镀一层1um的键合金属，然后将预键合的样品放入晶圆键合机中，键合温度为200℃，键合压力为300N，时间为1h，在N2保护下按照设定的温度及压力参数进行键合；
2.4)利用激光剥离技术剥离衬底，剥离后进行清洗，采用波长248nm、光斑尺寸为2mm×2mm的正方形光斑、能量密度为500mJ/cm2的KrF准分子激光器的激光作辐照光源，从蓝宝石一侧扫描整个样品，移动速度为1.55mm/s，激光扫描完样品后，蓝宝石衬底脱落，用1：1的HCI浸泡样品，除去GaN上的金属Ga；
2.5)先对u-GaN进行刻蚀处理，对u-GaN面采用酸碱进行粗化处理，然后对u-GaN表面处理，先采用光刻胶沉积二氧化硅掩膜作N电极，然后进行划片槽光刻，经过曝光后对划片槽蚀刻，去胶去二氧化硅后再进行二氧化硅沉积，然后进行电极光刻，曝光后蚀刻二氧化硅；
所述刻蚀处理具体采用电感耦合等离子体蚀刻u-GaN外延片表面，ICP的功率400W，反应压力为500Pa，反应气体为50sccm的Cl2和50sccm的氧气，刻蚀时间为3200s，刻蚀后的u-GaN表面的粗糙度RMS为0.15nm，再进行粗化处理，具体为：
3.1)将u-GaN外延片清洗：依次放入丙酮超声清洗2分钟、酒精超声清洗2分钟，去离子水中进行超声清洗2分钟；
3.2)将u-GaN外延片加热到200℃，后将加热到熔融状态的KOH均匀涂抹在GaN外延片表面，将微波加热使温度稳定在250℃，持续腐蚀8分钟；
3.3)关闭加热，自然冷却到室温后再用去离子水清洗GaN外延片表面的KOH。
2.6)再用电子束蒸发台带胶蒸发沉积形成N型电极金属，再用去胶剂剥离光刻胶以形成N型金属电极图形，最终得到垂直结构的紫光LED。
实施例2
先制备紫光LED外延片，包括以下步骤：
1.1)在1080℃温度下、压力为150torr下通N2烘烤20min，氮化蓝宝石、SiC或Si衬底，衬底厚度为440μm；
1.2)将步骤1氮化后的蓝宝石、SiC或Si衬底降温至525℃、压力为800torr，然后在衬底上生长厚度为25nm的基底，随后升温至1040℃、压力为400torr使基底重新结晶，再生长2.1μm的u-GaN修复层；
1.3)升温至1080℃、压力为200torr先生长轻Si掺杂的n-GaN层，厚度为550nm，再生长重Si掺杂的n-GaN层，厚度为350nm；
1.4)在所述重Si掺杂n-GaN层的基础上生长n-AlGaN电流扩展层，厚度为160nm；
1.5)在n-AlGaN层的基础上生长Si掺杂的n+GaN层，厚度为3μm，随后生长不掺Si的n-GaN层550nm；
1.6)在阱的生长温度750℃，垒的生长温度为830℃、压力为200torr下先生长15个周期厚度为100nm的不掺杂Al的InGaN/GaN超晶格，包括：先生长35nm的GaN-cap层，再生长10nm的barrierGaN层，最后生长3.5nm的InGaN阱层；
再生长8个周期厚度为130nm的Al掺杂的InGaN/AlGaN，包括：先生长10nm的barrierInGaN层，再生长3.5nm的AlGaN阱层，最后生长35nm的GaN-cap层。
1.7)升温至970℃，压力为150torr生长PAlGaN层，厚度为100nm；降温至930℃，压力为150torr生长轻Mg掺杂的P+GaN层，厚度为0.15μm；生长重Mg掺杂的P++GaN层，厚度为10nm；
1.8)生长CTL层，厚度为20nm，生长完毕后，降温至720℃进行退火90min，之后随炉冷却。
再制备垂直结构紫光LED芯片，具体步骤为：
2.1)对紫光LED外延片的P-GaN表面清洗后，对衬底进行研磨抛光，在P-GaN表面进行涂胶及激光划片，再去除P-GaN表面的氧化层，用去离子水PM清洗干净，氮气吹干；
2.2)在P-GaN表面进行PM蒸镀反射镜电极，然后用光刻胶作P电极掩膜，进行PM腐蚀和去胶，然后用电子束蒸发台带胶蒸发沉积形成兼作欧姆接触层和反射镜的金属层，再用去胶剂剥离光刻胶以形成P型金属电极图形，然后进行快速退火，退火温度为400℃；
2.3)利用高温金属键合工艺，在N2环境下加压将P-GaN面键合在硅或铜或钨铜合金基板上在紫光LED外延片的P-GaN表面、硅或铜或钨铜合金基板表面分别蒸镀一层1.5um的键合金属，然后将预键合的样品放入晶圆键合机中，键合温度为500℃，键合压力为300N，时间为1h，在N2保护下按照设定的温度及压力参数进行键合；
2.4)利用激光剥离技术剥离衬底，剥离后进行清洗，采用波长248nm、光斑尺寸为2mm×2mm的正方形光斑、能量密度为500mJ/cm2的KrF准分子激光器的激光作辐照光源，从蓝宝石一侧扫描整个样品，移动速度为1.55mm/s，激光扫描完样品后，蓝宝石衬底脱落，用1：1的HCI浸泡样品，除去GaN上的金属Ga；
2.5)先对u-GaN进行刻蚀处理，对u-GaN面采用酸碱进行粗化处理，然后对u-GaN表面处理，先采用光刻胶沉积二氧化硅掩膜作N电极，然后进行划片槽光刻，经过曝光后对划片槽蚀刻，去胶去二氧化硅后再进行二氧化硅沉积，然后进行电极光刻，曝光后蚀刻二氧化硅；
所述刻蚀处理具体采用电感耦合等离子体蚀刻u-GaN外延片表面，ICP的功率550W，反应压力为650Pa，反应气体为50sccm的Cl2和50sccm的氧气，刻蚀时间为3200s，刻蚀后的u-GaN表面的粗糙度RMS为0.17nm，再进行粗化处理，具体为：
3.1)将u-GaN外延片清洗：依次放入丙酮超声清洗3.5分钟、酒精超声清洗2.5分钟，去离子水中进行超声清洗2.5分钟；
3.2)将u-GaN外延片加热到230℃，后将加热到熔融状态的KOH均匀涂抹在GaN外延片表面，将微波加热使温度稳定在250℃，持续腐蚀9分钟；
3.3)关闭加热，自然冷却到室温后再用去离子水清洗GaN外延片表面的KOH。
2.6)再用电子束蒸发台带胶蒸发沉积形成N型电极金属，再用去胶剂剥离光刻胶以形成N型金属电极图形，最终得到垂直结构的紫光LED。
实施例3
先制备紫光LED外延片，包括以下步骤：
1.1)在1090℃温度下、压力为150torr下通N2烘烤30min，氮化蓝宝石、SiC或Si衬底，衬底厚度为450μm；
1.2)将步骤1氮化后的蓝宝石、SiC或Si衬底降温至535℃、压力为800torr，然后在衬底上生长厚度为35nm的基底，随后升温至1050℃、压力为400torr使基底重新结晶，再生长2.5μm的u-GaN修复层；
1.3)升温至1090℃、压力为200torr先生长轻Si掺杂的n-GaN层，厚度为600nm，再生长重Si掺杂的n-GaN层，厚度为400nm；
1.4)在所述重Si掺杂n-GaN层的基础上生长n-AlGaN电流扩展层，厚度为240nm；
1.5)在n-AlGaN层的基础上生长Si掺杂的n+GaN层，厚度为4μm，随后生长不掺Si的n-GaN层600nm；
1.6)在阱的生长温度760℃，垒的生长温度为840℃、压力为200torr下先生长20个周期厚度为120nm的不掺杂Al的InGaN/GaN超晶格，包括：先生长40nm的GaN-cap层，再生长15nm的barrierGaN层，最后生长5nm的InGaN阱层；
再生长8个周期厚度为150nm的Al掺杂的InGaN/AlGaN，包括：先生长15nm的barrierInGaN层，再生长5nm的AlGaN阱层，最后生长40nm的GaN-cap层。
1.7)升温至980℃，压力为150torr生长PAlGaN层，厚度为200nm；降温至940℃，压力为150torr生长轻Mg掺杂的P+GaN层，厚度为0.2μm；生长重Mg掺杂的P++G aN层，厚度为20nm；
1.8)生长CTL层，厚度为30nm，生长完毕后，降温至730℃进行退火120min，之后随炉冷却。
再制备垂直结构紫光LED芯片，具体步骤为：
2.1)对紫光LED外延片的P-GaN表面清洗后，对衬底进行研磨抛光，在P-GaN表面进行涂胶及激光划片，再去除P-GaN表面的氧化层，用去离子水PM清洗干净，氮气吹干；
2.2)在P-GaN表面进行PM蒸镀反射镜电极，然后用光刻胶作P电极掩膜，进行PM腐蚀和去胶，然后用电子束蒸发台带胶蒸发沉积形成兼作欧姆接触层和反射镜的金属层，再用去胶剂剥离光刻胶以形成P型金属电极图形，然后进行快速退火，退火温度为450℃；
2.3)利用高温金属键合工艺，在N2环境下加压将P-GaN面键合在硅或铜或钨铜合金基板上在紫光LED外延片的P-GaN表面、硅或铜或钨铜合金基板表面分别蒸镀一层2um的键合金属，然后将预键合的样品放入晶圆键合机中，键合温度为800℃，键合压力为300N，时间为1h，在N2保护下按照设定的温度及压力参数进行键合；
2.4)利用激光剥离技术剥离衬底，剥离后进行清洗，采用波长248nm、光斑尺寸为2mm×2mm的正方形光斑、能量密度为500mJ/cm2的KrF准分子激光器的激光作辐照光源，从蓝宝石一侧扫描整个样品，移动速度为1.55mm/s，激光扫描完样品后，蓝宝石衬底脱落，用1：1的HCI浸泡样品，除去GaN上的金属Ga；
2.5)先对u-GaN进行刻蚀处理，对u-GaN面采用酸碱进行粗化处理，然后对u-GaN表面处理，先采用光刻胶沉积二氧化硅掩膜作N电极，然后进行划片槽光刻，经过曝光后对划片槽蚀刻，去胶去二氧化硅后再进行二氧化硅沉积，然后进行电极光刻，曝光后蚀刻二氧化硅；
所述刻蚀处理具体采用电感耦合等离子体蚀刻u-GaN外延片表面，ICP的功率700W，反应压力为800Pa，反应气体为50sccm的Cl2和50sccm的氧气，刻蚀时间为3200s，刻蚀后的u-GaN表面的粗糙度RMS为0.18nm，再进行粗化处理，具体为：
3.1)将u-GaN外延片清洗：依次放入丙酮超声清洗5分钟、酒精超声清洗3分钟，去离子水中进行超声清洗3分钟；
3.2)将u-GaN外延片加热到260℃，后将加热到熔融状态的KOH均匀涂抹在GaN外延片表面，将微波加热使温度稳定在250℃，持续腐蚀10分钟；
3.3)关闭加热，自然冷却到室温后再用去离子水清洗GaN外延片表面的KOH。
2.6)再用电子束蒸发台带胶蒸发沉积形成N型电极金属，再用去胶剂剥离光刻胶以形成N型金属电极图形，最终得到垂直结构的紫光LED。
请参阅图6所示，利用外加压力和温度使转移衬底(例如Si、CuW、CuMo等)与外延片在接触界面处发生物理化学键合反应，产生共价键形成一体结构，并具备优异的导电、导热和机械性能，同时实现外延材料和转移衬底间的热膨胀系数高度匹配，剪切应力和正应力较小。该键合层紧密均匀、无孔洞和裂痕。关键技术参数包括键合温度、压力、退火条件、晶圆平整度及助焊剂、合金比例等。针对垂直氮化镓LED芯片工艺和材料自身的特点，在200-500℃内，实现将氮化镓LED外延层从蓝宝石衬底转移的目的。
从以上键合后3D晶圆表面平整度图片，以及键合界面处SEM图片中可以看出，键合后晶圆表面平整度良好，键合层连接紧密，确保垂直结构LED芯片具备高热导率和良好的机械强度特性。
采用本发明方法制备的1.0mm2垂直结构LED芯片性能指标如下表所示
以较厚的N-GaN层做为出光面，易于加工出粗糙表面或利用微纳加工技术获得光子晶体结构，可以将出光效率从现有的60％提高到90％以上。
采用了导电能力较好的衬底，工作电流达到并超过1A/mm2，脉冲方式下甚至达到2.5-3A/mm2，相同产品尺寸垂直结构芯片比水平芯片的工作电流大幅度提升。
采用晶圆键合工艺，用导热性能良好的硅基或金属材料取代蓝宝石作为衬底，可以有效的解决散热问题，使产品的散热性能获得显著的改善，从而彻底解决散热困难的问题。
本发明制备的垂直结构紫光LED单颗芯片功率较大，减少了串并联LED数量，可以实现以单芯片满足用户需求，同时简化驱动电路设计，大大提高LED产品的可靠性和使用寿命。
以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (9)

1.一种垂直结构紫光LED芯片的制备方法，其特征在于，以带有低温u-GaN修复层及基底的衬底作为生长基础，然后，在平整的u-GaN修复层表面依次生长其他各层外延，制备得到紫光LED外延片；最后将紫光LED外延片制成垂直结构LED芯片，包括以下步骤：
2.1)紫光LED外延片的P-GaN表面清洗后，对衬底进行研磨抛光，在P-GaN表面进行涂胶及激光划片，再去除P-GaN表面的氧化层，用去离子水PM清洗干净，氮气吹干；
2.2)在P-GaN表面进行PM蒸镀反射镜电极，然后用光刻胶作P电极掩膜，进行PM腐蚀和去胶，然后用电子束蒸发台带胶蒸发沉积形成兼作欧姆接触层和反射镜的金属层，再用去胶剂剥离光刻胶以形成P型金属电极图形，然后进行快速退火，退火温度为350～450℃；
2.3)利用高温金属键合工艺，在N2环境下加压将P-GaN面键合在硅或铜或钨铜合金基板上；
2.4)利用激光剥离技术剥离衬底，剥离后进行清洗；
2.5)先对u-GaN进行刻蚀处理，对u-GaN面采用酸碱进行粗化处理，然后再对u-GaN表面处理，先采用光刻胶沉积二氧化硅掩膜作N电极，然后进行划片槽光刻，经过曝光后对划片槽蚀刻，去胶去二氧化硅后再进行二氧化硅沉积，然后进行电极光刻，曝光后蚀刻二氧化硅；
2.6)再用电子束蒸发台带胶蒸发沉积形成N型电极金属，再用去胶剂剥离光刻胶以形成N型金属电极图形，最终得到垂直结构的LED。
2.根据权利要求1所述的一种垂直结构紫光LED芯片的制备方法，其特征在于，2.3)中，在紫光LED外延片的P-GaN表面、硅或铜或钨铜合金基板表面分别蒸镀一层1～2um的键合金属，然后将预键合的样品放入晶圆键合机中，在N2保护下按照设定的温度及压力参数进行键合。
3.根据权利要求2所述的一种垂直结构紫光LED芯片的制备方法，其特征在于，所述晶圆键合机中键合温度为200～800℃，键合压力为300N，时间为1h。
4.根据权利要求3所述的一种垂直结构紫光LED芯片的制备方法，其特征在于，所述键合过程中一边清洗衬底，一边对所述紫光LED芯片进行POD蒸度，然后将衬底和芯片外延层键合。
5.根据权利要求1所述的一种垂直结构紫光LED芯片的制备方法，其特征在于，2.5)中，所述刻蚀具体为采用电感耦合等离子体蚀刻u-GaN外延片表面，ICP的功率为400～700W，反应压力为500～800Pa，反应气体为50sccm的Cl2和50sccm的氧气，刻蚀时间为3200s，刻蚀后的u-GaN表面粗糙度RMS为0.15～0.18nm，再进行粗化处理。
6.根据权利要求5所述的一种垂直结构紫光LED芯片的制备方法，其特征在于，所述粗化处理具体为：
3.1)将u-GaN外延片清洗：依次放入丙酮超声清洗2～5分钟、酒精超声清洗2～3分钟，去离子水中进行超声清洗2～3分钟；
3.2)将u-GaN外延片使用加热到200～260℃，后将加热到熔融状态的KOH均匀涂抹在GaN外延片表面，将微波加热使温度稳定在250℃，持续腐蚀8～10分钟；
3.3)关闭加热，自然冷却到室温后再用去离子水清洗GaN外延片表面的KOH。
7.根据权利要求1所述的一种垂直结构紫光LED芯片的制备方法，其特征在于，所述激光剥离技术具体为：采用逐点剥离工艺，波长248nm、光斑尺寸为2mm×2mm的正方形光斑、能量密度为500mJ/cm2的KrF准分子激光器的激光作辐照光源，从蓝宝石一侧扫描整个样品，移动速度为1.55mm/s，激光扫描完样品后，蓝宝石衬底脱落，用1：1的HCI浸泡样品，除去GaN上的金属Ga。
8.根据权利要求1所述的一种垂直结构紫光LED芯片的制备方法，其特征在于，所述紫光LED外延片的制备包括以下步骤：
1.1)在1070～1090℃温度下、压力为150torr下通N2烘烤10～30min，氮化蓝宝石、SiC或Si衬底，衬底厚度为430～450μm；
1.2)将步骤1氮化后的蓝宝石、SiC或Si衬底降温至515～535℃、压力为800torr，然后在衬底上生长厚度为15～35nm的基底，随后升温至1030～1050℃、压力为400torr使基底重新结晶，再生长1.8～2.5μm的u-GaN修复层；
1.3)升温至1070～1090℃、压力为200torr先生长轻Si掺杂的n-GaN层，厚度为500～600nm，再生长重Si掺杂的n-GaN层，厚度为300～400nm；
1.4)在所述重Si掺杂n-GaN层的基础上生长n-AlGaN电流扩展层，厚度为80～240nm；
1.5)在n-AlGaN层的基础上生长Si掺杂的n+GaN层，厚度为2～4μm，随后生长不掺Si的n-GaN层500～600nm；
1.6)在阱的生长温度740～760℃，垒的生长温度为820-840℃、压力为200torr下生长10～20个周期的不掺杂Al的InGaN/GaN超晶格，再生长8个周期Al掺杂的InGaN/AlGaN；所述多量子阱层厚度为250～350nm；
1.7)升温至960～980℃，压力为150torr生长PAlGaN层，厚度为1～200nm；降温至920～940℃，压力为150torr生长轻Mg掺杂的P+GaN层，厚度为0.1～0.2μm；生长重Mg掺杂的P++GaN层，厚度为5～20nm；
1.8)生长CTL层，厚度为10～30nm，生长完毕后，降温至700～730℃进行退火60-120min，之后随炉冷却。
9.根据权利要求8所述的一种垂直结构紫光LED芯片的制备方法，其特征在于，1.6)中，所述先生长10～20个周期厚度为80～120nm的不掺杂Al的InGaN/GaN超晶格，具体为：先生长30～40nm的GaN-cap层，再生长5～15nm的barrierGaN层，最后生长1.5～5nm的InGaN阱层；
所述再生长8个周期厚度为100～150nm的Al掺杂的InGaN/AlGaN，具体为：先生长5～15nm的barrierInGaN层，再生长1.5～5nm的AlGaN阱层，最后生长30～40nm的GaN-cap层。
CN201610796255.2A 2016-08-31 2016-08-31 一种垂直结构紫光led芯片的制备方法 Active CN106328776B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610796255.2A CN106328776B (zh) 2016-08-31 2016-08-31 一种垂直结构紫光led芯片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610796255.2A CN106328776B (zh) 2016-08-31 2016-08-31 一种垂直结构紫光led芯片的制备方法

Publications (2)

Publication Number Publication Date
CN106328776A true CN106328776A (zh) 2017-01-11
CN106328776B CN106328776B (zh) 2019-04-09

Family

ID=57786455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610796255.2A Active CN106328776B (zh) 2016-08-31 2016-08-31 一种垂直结构紫光led芯片的制备方法

Country Status (1)

Country Link
CN (1) CN106328776B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164672A (zh) * 2020-09-09 2021-01-01 广东省科学院半导体研究所 一种衬底剥离方法
CN114122227A (zh) * 2022-01-26 2022-03-01 山东省科学院激光研究所 一种倒装柔性GaN基LED及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006082687A1 (ja) * 2005-02-07 2006-08-10 Mitsubishi Cable Industries, Ltd. GaN系発光ダイオードおよび発光装置
CN104638069A (zh) * 2015-02-04 2015-05-20 映瑞光电科技(上海)有限公司 垂直型led芯片结构及其制作方法
CN104701427A (zh) * 2015-02-13 2015-06-10 西安神光皓瑞光电科技有限公司 一种垂直结构led芯片制备方法
CN104882517A (zh) * 2015-03-30 2015-09-02 映瑞光电科技(上海)有限公司 垂直结构led芯片的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006082687A1 (ja) * 2005-02-07 2006-08-10 Mitsubishi Cable Industries, Ltd. GaN系発光ダイオードおよび発光装置
CN104638069A (zh) * 2015-02-04 2015-05-20 映瑞光电科技(上海)有限公司 垂直型led芯片结构及其制作方法
CN104701427A (zh) * 2015-02-13 2015-06-10 西安神光皓瑞光电科技有限公司 一种垂直结构led芯片制备方法
CN104882517A (zh) * 2015-03-30 2015-09-02 映瑞光电科技(上海)有限公司 垂直结构led芯片的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164672A (zh) * 2020-09-09 2021-01-01 广东省科学院半导体研究所 一种衬底剥离方法
CN112164672B (zh) * 2020-09-09 2023-07-11 广东省科学院半导体研究所 一种衬底剥离方法
CN114122227A (zh) * 2022-01-26 2022-03-01 山东省科学院激光研究所 一种倒装柔性GaN基LED及其制备方法

Also Published As

Publication number Publication date
CN106328776B (zh) 2019-04-09

Similar Documents

Publication Publication Date Title
CN101789473B (zh) 一种GaN基垂直结构发光二极管及其制备方法
CN106449899B (zh) 一种垂直结构蓝光led芯片的制备方法
KR100735496B1 (ko) 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
CN105826434B (zh) 一种金刚石热沉GaN基LED的制作方法
CN101604717B (zh) 一种垂直GaN基LED芯片及其制作方法
CN106784276B (zh) 一种金刚石热沉GaN基异侧电极LED制作方法
JP5191866B2 (ja) 半導体発光素子の製造方法及び半導体発光素子
US9356188B2 (en) Tensile separation of a semiconducting stack
KR20130029455A (ko) ＧａＮ계 반도체 디바이스의 제조방법
JP2008047860A (ja) 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
CN101908587B (zh) 一种退火剥离倒装SiC衬底GaN基LED的制作方法
TW201216503A (en) Method for fabricating a vertical light-emitting diode with high brightness
CN104701427A (zh) 一种垂直结构led芯片制备方法
WO2021012826A1 (zh) 一种半导体薄膜剥离及转移衬底的方法
CN103633200B (zh) 利用硅衬底制备垂直结构氮化镓基发光二极管器件的方法
CN103797598A (zh) Led发光元件保持基板用包覆材料及其制造方法
JP2007134388A (ja) 窒化物系半導体素子とその製造方法
CN104576410A (zh) 一种垂直结构功率半导体器件的衬底转移方法
JP2006179922A (ja) 半導体チップを製作するための方法
CN103996764B (zh) 生长在Ag衬底的LED外延片及其制备方法和应用
CN104465899A (zh) 一种led垂直结构的制备方法
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
CN106328776B (zh) 一种垂直结构紫光led芯片的制备方法
CN201667345U (zh) 一种适合激光剥离的大功率GaN基LED外延结构
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant