CN106325344B - 具有辅助电路的低压差稳压器电路 - Google Patents

Abstract

本发明提供了一种具有辅助电路的低压差稳压器电路，包括：低压差稳压器、采样电路、镜像电路和电流源电路，所述低压差稳压器包括功率MOS晶体管，所述功率MOS晶体管的漏极输出稳压电压；所述采样电路与所述功率MOS晶体管的栅极连接，对所述功率MOS晶体管的电流进行采样，且所述采样电路的电流与所述功率MOS晶体管的电流具有第一比例关系；所述镜像电路连接所述采样电路和所述电流源电路，且使得所述采样电路的电流与所述电流源电路的电流具有第二比例关系；所述电流源电路在所述稳压电压大于预设参考电压时的电流值大于在所述稳压电压小于所述预设参考电压时的电流值。本发明的具有辅助电路的低压差稳压器电路可以实现短路保护、软启动和电流限的功能。

Description

具有辅助电路的低压差稳压器电路

技术领域

本发明涉及电路领域，尤其涉及一种具有辅助电路的低压差稳压器电路。

背景技术

在电子设备中，电源电压通常都可能在较大的范围内变化，例如便携式设备中的锂离子电池充足电时能够提供4.2伏特的电压，放电完后仅能提供2.3伏特的电压，变化范围很大。而电子设备的工作电路通常需要稳定的电源电压，因此目前通常在电源的输出端加入低压差稳压器(LDO：Low Dropout Regulator)电路，由于低压差稳压器具有设定的稳压电压，其首先将实际电源电压转换为所述设定的稳压电压，再将转换后的稳压电压提供给工作电路，这样就保证了电子设备的电源电压变化时，通过低压差稳压器提供给工作电路的电压始终稳定。

在低压差稳压器电路启动时，输出电压和反馈电压信号都维持在低电压，而基准电压通常会提前建立好。此时，低压差稳压器电路中的误差放大器的输出很大，会造成低压差稳压器的功率MOS晶体管瞬态输出电流很高，有可能会损坏低压差稳压器电路的芯片。

现有技术中为了消除功率MOS晶体管的浪涌电流，通常会设计软启动电路，其主要是围绕基准电压缓慢上升而设计。具体地，在启动时，用一个缓慢上升的基准电压与反馈电压进行比较，从而限制误差放大器的输出，进而限制功率MOS晶体管浪涌电流。但是，现有技术中，通常需要较大面积的电容才能使基准电压缓慢上升，达到限流效果。这种方法难以对启动时的输出电流实现精确控制，输出电压的建立过程有过冲，且最终建立稳定输出电压需要较长的时间。

因此，有必要提出一种新型的低压差稳压器电路。

发明内容

本发明解决的问题是，现有技术的低压差稳压器电路的性能不佳。

为解决上述问题，本发明提供了一种具有辅助电路的低压差稳压器电路，包括：低压差稳压器、采样电路、镜像电路和电流源电路，其中，所述低压差稳压器包括功率MOS晶体管，所述功率MOS晶体管的漏极作为所述低压差稳压器的输出端，输出稳压电压；所述采样电路与所述功率MOS晶体管的栅极连接，适于对所述功率MOS晶体管的电流进行采样，且所述采样电路的电流与所述功率MOS晶体管的电流具有第一比例关系；所述镜像电路连接所述采样电路和所述电流源电路，且使得所述采样电路的电流与所述电流源电路的电流具有第二比例关系；所述电流源电路在所述稳压电压大于预设参考电压时的电流值大于在所述稳压电压小于所述预设参考电压时的电流值。

可选地，所述电流源电路包括第一电流源、第二电流源、第三电流源、第一开关和第二开关，其中，所述第一电流源、所述第二电流源和所述第三电流源各自的第一端相互连接，并构成所述电流源电路的第一端；所述第二电流源的第二端通过所述第一开关、所述第三电流与的第二端通过所述第二开关与所述第一电流源的第二端相互连接，并构成所述电流源电路的第二端；通过控制所述第一开关和所述第二开关的闭合或者断开可以改变所述电流源电路的电流大小。

可选地，当所述低压差稳压器输出的稳压电压小于预设参考电压时，所述第一开关和所述第二开关断开，所述电流源电路的电流为所述第一电流源的电流；当所述低压差稳压器输出的稳压电压高于所述预设参考电压时，第一开关和所述第二开关闭合，所述电流源电路的电流为所述第一电流源、所述第二电流源和所述第三电流源的电流和。

可选地，所述具有辅助电路的低压差稳压器电路还包括第一控制电路，所述第一控制电路包括比较器，其中，所述比较器的正相输入端接入所述稳压电压，反相输入端接入所述预设参考电压，输出端作为所述第一控制电路的输出端；所述第一控制电路适于控制所述第一开关，当所述第一控制电路的输出端输出低电平时，所述第一开关断开；当所述第一控制电路的输出端输出高电平时，所述第一开关闭合。

可选地，所述具有辅助电路的低压差稳压器电路还包括第二控制电路，所述第二控制电路包括：第一PMOS晶体管，第四电流源和第四开关，其中，所述第一PMOS晶体管的源极和漏极连接第一电压；所述第四电流源的第一端连接所述第一PMOS晶体管的栅极，第二端连接第二电压；所述第四开关的第一端连接所述第一电压，第二端连接所述第一PMOS晶体管的栅极和所述第四电流源的第一端，且作为所述第二控制电路的输出端；所述第二控制电路适于控制所述第二开关，当所述第二控制电路的输出端输出高电平时，控制所述第二开关断开；当所述第二控制电路的输出端输出低电平时，控制所述第二开关闭合。

可选地，所述第一控制电路还适于控制所述第四开关，当所述第一控制电路的输出端输出低电平时，所述第四开关闭合；当所述第一控制电路的输出端输出高电平时，所述第四开关断开。

可选地，所述具有辅助电路的低压差稳压器电路还包括第三控制电路，所述第三控制电路包括：第二PMOS晶体管、第五电流源、第一NMOS晶体管和第三开关，其中，所述第二PMOS晶体管的源极连接第一电压，漏极连接所述功率MOS晶体管的栅极；所述第五电流源的第一端连接所述第一电压，第二端连接所述第二PMOS晶体管的栅极；所述第一NMOS晶体管的栅极连接所述第二PMOS晶体管的栅极，源极和漏极连接第二电压；所述第三开关的第一端连接所述第一NMOS晶体管的栅极，第二端连接所述第二电压。

可选地，所述第三开关通过低压差稳压器开关使能信号控制，当所述低压差稳压器开关使能信号有效时，所述第三开关断开。

可选地，所述采样电路包括第三PMOS晶体管，所述第三PMOS晶体管的源极连接第一电压，栅极连接所述功率MOS晶体管的栅极。

可选地，所述镜像电路包括：第二NMOS晶体管、第三NMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第四NMOS晶体管、第五NMOS晶体管和第六PMOS晶体管，其中，所述第二NMOS晶体管的栅极与漏极互连且与所述第三PMOS晶体管的源极连接，源极与第二电压连接；所述第三NMOS晶体管的栅极与所述第二NMOS晶体管的栅极连接，源极连接所述第二电压；所述第四PMOS晶体管的栅极与漏极互连且与所述第三NMOS晶体管的漏极连接，源极连接所述第一电压；所述第五PMOS晶体管的栅极与所述第四PMOS晶体管的栅极连接，源极连接所述第一电压；所述第四NMOS晶体管的栅极与漏极互连且与所述第五PMOS晶体管的漏极连接，源极与所述第二电压连接；所述第五NMOS晶体管的栅极与所述第四NMOS晶体管的栅极连接，漏极与所述电流源电路的第二端连接，源极连接所述第二电压；所述第六PMOS晶体管的栅极与所述电流源电路的第二端连接，漏极与所述功率MOS晶体管的栅极连接，源极连接所述第一电压。

可选地，所述低压差稳压器还包括误差放大器电路，缓冲电路，反馈电路，其中，所述误差放大器电路的第一输入端接入基准电压，输出端连接所述缓冲电路的输入端；所述功率MOS晶体管的栅极连接所述缓冲电路的输出端，源极连接第一电压；所述反馈电路的输入端连接所述功率MOS晶体管的漏极，输出端连接所述误差放大器的第二输入端。12.如权利要求11所述的电路，其特征在于，所述缓冲电路包括第一电阻，第七PMOS晶体管和第六NMOS晶体管，其中，所述第一电阻的第一端连接第一电压，第二端连接所述功率MOS晶体管的栅极；所述第七PMOS晶体管的源极连接所述第一电压，栅极和漏极互连且与所述功率MOS晶体管的栅极连接；所述第六NMOS晶体管的栅极连接所述误差放大器电路的输出端，漏极连接所述功率MOS晶体管的栅极，源极连接第二电压。

可选地，所述反馈电路包括第二电阻和第三电阻，其中，所述第二电阻的第一端作为所述反馈电路的输入端连接所述功率MOS晶体管的栅极；所述第三电阻的第一端与所述第二电阻的第二端连接作为所述反馈电路的输出端，且与所述误差放大器的第二输入端连接，所述第三电阻的第二端连接所述第二电压。

可选地，所述第一电压为电源电压，所述第二电压为负电源电压或接地。

与现有技术相比，本发明的技术方案具有以下优点：

本发明实施例的具有辅助电路的低压差稳压器电路包括：低压差稳压器、采样电路、镜像电路和电流源电路。所述低压差稳压器电路包括功率MOS晶体管，所述功率MOS晶体管的漏极作为所述低压差稳压器电路的输出端，输出稳压电压；所述功率MOS晶体管与所述采样电路、所述镜像电路和所述电流源电路连接，使得所述功率MOS晶体管的电流与所述电流源电路的电流具有设定的比例关系，且所述电流源电路在所述稳压电压大于预设参考电压时的电流值大于在所述稳压电压小于所述预设参考电压时的电流值。由于所述电流源电路的电流基于所述低压差稳压器电路输出的稳压电压可变，则所述功率MOS晶体管的电流也可以被限定在特定范围内，例如，可以在短路时被限制在较低范围内实现短路保护功能，也可以在启动过程中随着V_OUT的充电而逐渐升高，实现软启动的功能。

进一步地，本发明实施例的具有辅助电路的低压差稳压器电路还包括第三控制电路，在启动时，所述第三控制电路通过对所述功率MOS晶体管栅极的上拉作用，可以消除所述功率MOS晶体管的电流过冲。

附图说明

图1是本发明一实施例的具有辅助电路的低压差稳压器电路的结构示意图。

图2是本发明一实施例的电流源电路的电路结构示意图；

图3是本发明一实施例的第一控制电路的电路结构示意图；

图4是本发明一实施例的第二控制电路的电路结构示意图；

图5是本发明一实施例的镜像电路的电路结构示意图；

图6是本发明一实施例的缓冲电路的电路结构示意图；

图7是本发明一实施例的第三控制电路的电路结构示意图。

具体实施方式

由背景技术可知，现有技术的低压差稳压器电路性能不佳。

本发明实施例提供了一种具有辅助电路的低压差稳压器电路，除低压差稳压器电路外，还包括由采样电路，镜像电路和电流源电路构成的辅助电路。所述低压差稳压器电路包括功率MOS晶体管，所述功率MOS晶体管的漏极作为所述低压差稳压器电路的输出端，输出稳压电压；所述功率MOS晶体管与所述采样电路、所述镜像电路和所述电流源电路连接，使得所述功率MOS晶体管的电流与所述电流源电路的电流具有设定的比例关系，且所述电流源电路在所述稳压电压大于预设参考电压时的电流值大于在所述稳压电压小于所述预设参考电压时的电流值。本发明电流源电路的电流基于所述低压差稳压器电路输出的稳压电压可变，可以精确的控制启动电流在安全范围内，启动电流稳定；此外，本发明还具有第三控制电路，所述第三控制电路可以起到过冲消除作用。与现有技术相比，本发明的技术方案缩短了启动时间并且节省了芯片面积，降低了成本。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。

参考图1，图1示出了本发明一实施例的具有辅助电路的低压差稳压器电路的结构示意图。所述具有辅助电路的低压差稳压器电路包括：低压差稳压器电路110、采样电路120、镜像电路130和电流源电路140，其中，所述低压差稳压器电路110包括功率MOS晶体管113，所述功率MOS晶体管113的漏极作为所述低压差稳压器电路的输出端，输出稳压电压V_OUT；所述采样电路120与所述功率MOS晶体管113的栅极连接，适于对所述功率MOS晶体管113的电流进行采样，且所述采样电路120的电流与所述功率MOS晶体管113的电流具有第一比例关系；所述镜像电路130连接所述采样电路120和所述电流源电路140，且使得所述采样电路120的电流与所述电流源电路140的电流具有第二比例关系；所述电流源电路140在所述稳压电压V_OUT大于预设参考电压时的电流值大于在所述稳压电压V_OUT小于所述预设参考电压时的电流值。

在一实施例中，上述具有辅助电路的低压差稳压器电路可以用于移动通信终端中。具体地，移动通信终端的电源电压经过降压式变换电路(BUCK)降压后，BUCK输出较低的电压到所述低压差稳压器电路，再经过所述低压差稳压器电路稳压整流后提供给数字基带(DBB：Digital Baseband)。在一具体实施例中，所述移动通信终端的电源电压可以为4V，经过所述BUCK电路降压后，输出1.5V电压到所述低压差稳压器电路，经所述低压差稳压器电路稳压整流后输出1V的稳定电压到DBB。在其他实施例中，以上各电压会有不同，本发明对此不作限定。

本发明实施例的低压差稳压器电路可以在低电源电压输入(例如，1.5V)的要求下工作。因此，特别适于电源电压经过BULK降压后，再经过所述低压差稳压器为DBB供电。

参考图2，图2示出了本发明一具体实施例的电流源电路140。所述电流源电路140包括第一电流源I1、第二电流源I2、第三电流源I3、第一开关S1和第二开关S2，其中，所述第一电流源I1、所述第二电流源I2和所述第三电流源I3各自的第一端相互连接，并构成所述电流源电路140的第一端；所述第二电流源I2的第二端通过所述第一开关S1、所述第三电流I3的第二端通过所述第二开关S2与所述第一电流源I1的第二端相互连接，并构成所述电流源电路140的第二端B；通过控制所述第一开关S1和所述第二开关S2的闭合或者断开可以改变所述电流源电路140的电流大小。在实际应用中，所述第一电流源I1，第二电流源I2和第三电流源I3的大小可以相同或者不同，可以根据具体应用环境作出选择，本发明对此不作出限定。

参考图1，本实施例中，所述具有辅助电路的低压差稳压器电路还具有第一控制电路150和第二控制电路160，所述第一控制电路150用于控制所述电流源电路140中的第一开关S1，所述第二控制电路160用于控制所述电流源电路140中的第二开关S2。

具体地，图3示出了本发明一实施例第一控制电路150。所述第一控制电路150包括比较器，所述比较器的正相输入端接入本实施例的低压差稳压器电路输出的稳压电压V_OUT，反相输入端接入所述预设参考电压V_{REF_SP}，输出端作为所述第一控制电路150的输出端Short_prot。所述预设参考电压V_{REF_SP}可以为短路保护的阈值参考电压，其值通常为低压差稳压器电路的输出被短路时的电压值。例如，当所述低压差稳压器电路正常工作时输出电压为1V时，所述预设参考电压V_{REF_SP}可以为0.3V～0.4V。

本实施例中，当所述稳压电压V_OUT低于所述预设参考电压V_{REF_SP}时，所述第一控制电路150的输出端Short_prot输出低电平，此时，所述第一控制电路150控制所述电流源电路140的第一开关S1断开；当所述稳压电压V_OUT高于所述预设参考电压V_{REF_SP}时，所述第一控制电路150的输出端Short_prot输出高电平，此时，所述第一控制电路150控制所述电流源电路140的第一开关S1闭合。

参考图4，图4示出了本发明一实施例的第二控制电路160。所述第二控制电路160包括：第一PMOS晶体管Mp1，第四电流源I4和第四开关S4，其中，所述第一PMOS晶体管Mp1的源极和漏极连接第一电压V_DD；所述第四电流源I4的第一端连接所述第一PMOS晶体管Mp1的栅极，第二端连接第二电压V_SS；所述第四开关S4的第一端连接所述第一电压V_DD，第二端连接所述第一PMOS晶体管Mp1的栅极和所述第四电流源I4的第一端，且作为所述第二控制电路160的输出端EE。

本实施例中，所述第二控制电路160中的第四开关S4通过所述第一控制电路150控制，当所述第一控制电路150的输出端Short_prot输出低电平时，所述第四开关S4闭合；当所述第一控制电路150的输出端Short_prot输出高电平时，所述第四开关S4断开。也就是，当所述稳压电压V_OUT低于所述预设参考电压V_{REF_SP}时，所述第四开关S4闭合；当所述稳压电压V_OUT高于所述预设参考电压V_{REF_SP}时，所述第四开关S4断开。

继续参考图4，图4中，所述第一PMOS晶体管Mp1的源极和漏极互连，所述第一PMOS晶体管Mp1可以等效为一电容。当所述第四开关S4闭合时，所述第二控制电路160的输出端EE输出高电平，控制所述第一控制电路150中的第二开关S2断开；当所述第四开关S4断开时，所述第一PMOS晶体管Mp1等效的电容被所述第四电流源I4放电，所述第二控制电路160的输出端EE电压逐渐降低至低电平，控制所述第一控制电路150中的第二开关S2缓慢闭合。

参考图5，图5中示出了本发明实施例的镜像电路130，同时还示出了所述镜像电路130和所述采样电路120与所述电流源电路140的连接关系。

具体地，所述采样电路120包括第三PMOS晶体管Mp3，所述第三PMOS晶体管Mp3的源极连接第一电压V_DD，栅极连接所述功率MOS晶体管113的栅极C。由于所述第三PMOS晶体管Mp3的栅极与所述功率MOS晶体管113的栅极连接，所述第三PMOS晶体管Mp3可以对所述功率MOS晶体管113的电流进行采样。因此，所述采样电路的电流，即所述第三PMOS晶体管Mp3的电流与所述功率MOS晶体管113的电流具有第一比例关系。例如，本实施例中，所述第三PMOS晶体管Mp3的电流与所述功率MOS晶体管113的电流比为1：M。所述M的值可以根据具体电路设定，本发明对比不做限定。

所述镜像电路130包括：第二NMOS晶体管Mn2、第三NMOS晶体管Mn3、第四PMOS晶体管Mp4、第五PMOS晶体管Mp5、第四NMOS晶体管Mn4、第五NMOS晶体管Mn5和第六PMOS晶体管Mp6，其中，所述第二NMOS晶体管Mn2的栅极与漏极互连且与所述第三PMOS晶体管Mp3的源极连接，源极与第二电压V_SS连接；所述第三NMOS晶体管Mn3的栅极与所述第二NMOS晶体管Mn2的栅极连接，源极连接所述第二电压V_SS；所述第四PMOS晶体管Mp4的栅极与漏极互连且与所述第三NMOS晶体管Mn3的漏极连接，源极连接所述第一电压V_DD；所述第五PMOS晶体管Mp5的栅极与所述第四PMOS晶体管Mp4的栅极连接，源极连接所述第一电压V_DD；所述第四NMOS晶体管Mn4的栅极与漏极互连且与所述第五PMOS晶体管Mp5的漏极连接，源极与所述第二电压V_SS连接；所述第五NMOS晶体管Mn5的栅极与所述第四NMOS晶体管Mn4的栅极连接，漏极与所述电流源电路140的第二端B连接，源极连接所述第二电压V_SS；所述第六PMOS晶体管Mp6的栅极与所述电流源电路的第二端B连接，漏极与所述功率MOS晶体管133的栅极C连接，源极连接所述第一电压V_DD。本实施例中，所述第三PMOS晶体管Mp3，第二NMOS晶体管Mn2、第三NMOS晶体管Mn3、第四PMOS晶体管Mp4、第五PMOS晶体管Mp5、第四NMOS晶体管Mn4、第五NMOS晶体管Mn5和第六PMOS晶体管Mp6构成三级电流镜电路，使得所述采样电路的电流，即所述第三PMOS晶体管Mp3的电流与所述电流源电路140的电流具有第二比例关系。例如，本实施例里，所述镜像电路的三级电流镜的电流比例关系分别为N：1、K：1和J：1，则所述第三PMOS晶体管Mp3的电流与所述电流源电路140的电流的比例关系为(N*K*J)：1。所述N、K、J的值可以根据具体电路设定，本发明对比不做限定。

继续参考图1，以下对本发明具有辅助电路的低压差稳压器电路中的低压差稳压器110进行进一步描述。如图1所示，所述低压差稳压器100包括所述功率MOS晶体管113，所述功率MOS晶体管113为PMOS晶体管。所述低压差稳压器100还包括误差放大器电路111，缓冲电路112，反馈电路(未标示)，其中，所述误差放大器电路111的第一输入端接入基准电压V_REF，输出端连接所述缓冲电路112的输入端；所述功率MOS晶体管113的栅极连接所述缓冲电路112的输出端C，源极连接第一电压V_DD；所述反馈电路的输入端连接所述功率MOS晶体管113的漏极，输出端连接所述误差放大器111的第二输入端。

本实施例中，所述基准电压V_REF由外部电路提供，用于与反馈电路140输出的反馈电压VFB进行比较，固定所述低压差稳压器电路输出的稳压电压V_OUT的值。

以下对所述缓冲电路112和反馈电路进行描述。参考图6，图6示出了本发明一实施例中的缓冲电路112的具体结构示意图。如图6所示，所述缓冲电路112包括第一电阻R1，第七PMOS晶体管Mp7和第六NMOS晶体管Mn6，其中，所述第一电阻R1的第一端连接第一电压V_DD，第二端连接所述功率MOS晶体管113的栅极；所述第七PMOS晶体管Mp7的源极连接所述第一电压V_DD，栅极和漏极互连且与所述功率MOS晶体管113的栅极连接；所述第六NMOS晶体管Mn6的栅极连接所述误差放大器电路110的输出端A，漏极连接所述功率MOS晶体管的栅极C，源极连接第二电压V_SS。

本实施例中，所述缓冲电路112作为所述低压差稳压器的第二级放大，可以提高所述低压差稳压器的响应速度。此外，所述缓冲电路112采用第六NMOS晶体管Mn6作为放大管，由于通常NMOS晶体管所需的电源电压小于PMOS晶体管的所需的电源电压，因此，使得本发明实施例的低压差稳压器电路更适于满足更低的V_DD输入电压的应用场景。例如，移动通信终端的电源电压经过BUCK电路降压后，输出1.5V的电压作为所述低压差稳压器的电源电压V_DD。

继续参考图1，图1中还示出了所述反馈电路的具体结构示意图。所述反馈电路包括第二电阻R2和第三电阻R3，其中，所述第二电阻R2的第一端作为所述反馈电路的输入端连接所述功率MOS晶体管113的栅极；所述第三电阻R3的第一端与所述第二电阻R2的第二端连接作为所述反馈电路的输出端，且与所述误差放大器的第二输入端连接，所述第三电阻R3的第二端连接所述第二电压V_SS。

具体地，本实施例中采用第二电阻R2和第三电阻R3的分压结构作为反馈电路，即，所述低压差稳压器的稳压电压V_OUT经过第二电阻R2和第三电阻R3的分压后作为反馈电压V_FB输入到所述误差放大器电路111的第二输入端，所述误差放大器电路111通过比较基准电压V_REF和反馈电压V_FB来达到稳定输出稳压电压V_OUT的目的。

继续参考图1，本实施例中，所述具有辅助电路的低压差稳压器电路还包括第三控制电路170。具体地，参考图7，图7中示出了所述第三控制电路170的电路结构示意图。所述第三控制电路170包括：第二PMOS晶体管Mp2、第五电流源I5、第一NMOS晶体管Mn1和第三开关S3，其中，所述第二PMOS晶体管Mp2的源极连接第一电压V_DD，漏极连接所述功率MOS晶体管113的栅极C；所述第五电流源I5的第一端连接所述第一电压V_DD，第二端连接所述第二PMOS晶体管Mp2的栅极；所述第一NMOS晶体管Mn1的栅极连接所述第二PMOS晶体管Mp2的栅极，源极和漏极连接第二电压V_SS；所述第三开关S3的第一端连接所述第一NMOS晶体管Mn1的栅极，第二端连接所述第二电压V_SS。

本实施例中，所述第三开关S3通过低压差稳压器开关使能信号控制，当所述低压差稳压器开关使能信号有效时，所述第三开关S3断开。在一些实施例中，所述低压差稳压器开关使能信号也可以为包含本低压差稳压器电路的设备的开机使能信号，例如，在设备开机时，启动电路开始工作的信号。继续参考图7，图7中的第一NMOS晶体管Mn1的源极和漏极互连，所述第一NMOS晶体管Mn1可以等效为一电容。当所述使能信号使所述第三开关S3断开时，所述第五电流源的第二端D的电压由第二电压V_SS上升到第一电压V_DD。由于所述第二PMOS晶体管Mp2连接所述功率MOS晶体管的栅极C，因此，所述第二PMOS晶体管Mp2在电路启动时，对C点有很强的上拉作用，随着D点点电压的上升，上拉慢慢放开，因此，消除了启动时所述功率MOS晶体管113的过冲。

需要说明的是，在一些实施例中，上述的所述第一电压V_DD为电源电压，所述第二电压V_SS为负电源电压，具体可以根据所述低压差稳压器电路的应用环境确定。例如，所述第一电压V_DD可以为电源电压经过BUCK电路降压后的值。在其他实施例中，所述第二电压还可以为接地。在一些实施例中，上述的第一开关S1、第二开关S2、第三开关S3和第四开关S4可以采用NMOS晶体管或者PMOS晶体管实现，可根据具体应用环境确定。本发明对此不做限定。

为使本发明的优点更加清楚，以下对本发明的具有辅助电路的低压差稳压器电路的工作源极继续进行说明。

参考图1和图5，根据所述采样电路120与所述镜像电路130的比例关系，流经所述第五NMOS晶体管Mn5的电流I_Mn5与流经所述功率MOS晶体管113的电流I_powermos的比例关系为：I_powermos＝M*N*K*J*I_Mn5。当所述功率MOS晶体管113的电流I_powermos较大时，例如达到I_Mn5>I_refcurrent时，所述第六PMOS晶体管Mp6的栅极B点电压被拉低，则所述第六PMOS晶体管的漏极，也就是所述功率MOS晶体管113的栅极C点被拉高，进而所述功率MOS晶体管113的输出电流I_powermos减小，从而构成一个电流限的负反馈机制。

参考图1至图5，本发明实施例的具有辅助电路的低压差稳压器电路在启动完毕，没有短路，处于正常工作的稳定状态时，输出的稳压电压V_OUT高于所述预设参考电压V_{REF_SP}，则所述第一控制电路150的输出端Short_prot为高电平，控制所述第一开关S1闭合和所述第二开关S2闭合。所述功率MOS晶体管113的输出电流I_powermos最大允许为(I1+I2+I3)*M*N*K*J，则实现了电流限的功能。

本发明实施例的具有辅助电路的低压差稳压器电路在输出端被短路时，输出的稳压电压V_OUT低于所述预设参考电压V_{REF_SP}，所述第一控制电路150的输出端Short_prot为低电平，控制所述第一开关S1断开，第四开关S4闭合，EE点为高电平，控制所述第二开关S2断开。则所述电流源电路140的电流降低为I1，所述功率MOS晶体管113的输出电流I_powermos最大允许为I1*M*N*K*J，实现了短路保护功能。

本发明实施例的具有辅助电路的低压差稳压器电路在刚启动时，输出的稳压电压V_OUT低于所述预设参考电压V_{REF_SP}，所述第一控制电路150的输出端Short_prot为低电平，则如上所述，所述功率MOS晶体管113的输出电流I_powermos最大允许为I1*M*N*K*J。当输出端被充电，稳压电压V_OUT高于所述预设参考电压V_{REF_SP}时，Short_prot发生翻转，输出高电平，则所述第一开关S1闭合，此时电流限为(I1+I2)*M*N*K*J。Short_prot为高电平时，第四开关S4断开，EE点被所述第四电流源放电、电压降低，控制所述第二开关S2慢慢的闭合，则第三电流源I3贡献的电流慢慢由0上升到I3。当EE放电到足够低时所述第二开关S2完全闭合。此时软启动完成，电流限稳定在(I1+I2+I3)*M*N*K*J。

此外，本发明实施例的具有辅助电路的低压差稳压器电路还包括第三控制电路，所述第三控制电路可以消除启动时所述功率MOS晶体管113的过冲。具体原理已结合图7进行了描述，在此不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种具有辅助电路的低压差稳压器电路，其特征在于，包括：低压差稳压器、采样电路、镜像电路和电流源电路，其中，

所述低压差稳压器包括功率MOS晶体管，所述功率MOS晶体管的漏极作为所述低压差稳压器的输出端，输出稳压电压；

所述采样电路与所述功率MOS晶体管的栅极连接，适于对所述功率MOS晶体管的电流进行采样，且所述采样电路的电流与所述功率MOS晶体管的电流具有第一比例关系；

所述镜像电路连接所述采样电路和所述电流源电路，且使得所述采样电路的电流与所述电流源电路的电流具有第二比例关系；

所述电流源电路在所述稳压电压大于预设参考电压时的电流值大于在所述稳压电压小于所述预设参考电压时的电流值；所述电流源电路包括第一电流源、第二电流源、第三电流源、第一开关和第二开关，其中，所述第一电流源、所述第二电流源和所述第三电流源各自的第一端相互连接，并构成所述电流源电路的第一端；所述第二电流源的第二端通过所述第一开关、所述第三电流源的第二端通过所述第二开关与所述第一电流源的第二端相互连接，并构成所述电流源电路的第二端；通过控制所述第一开关和所述第二开关的闭合或者断开可以改变所述电流源电路的电流大小。

2.如权利要求1所述的电路，其特征在于，当所述低压差稳压器输出的稳压电压小于预设参考电压时，所述第一开关和所述第二开关断开，所述电流源电路的电流为所述第一电流源的电流；当所述低压差稳压器输出的稳压电压高于所述预设参考电压时，第一开关和所述第二开关闭合，所述电流源电路的电流为所述第一电流源、所述第二电流源和所述第三电流源的电流和。

3.如权利要求1所述的电路，其特征在于，还包括第一控制电路，所述第一控制电路包括比较器，其中，

所述比较器的正相输入端接入所述稳压电压，反相输入端接入所述预设参考电压，输出端作为所述第一控制电路的输出端；

所述第一控制电路适于控制所述第一开关，当所述第一控制电路的输出端输出低电平时，所述第一开关断开；当所述第一控制电路的输出端输出高电平时，所述第一开关闭合。

4.如权利要求3所述的电路，其特征在于，还包括第二控制电路，所述第二控制电路包括：第一PMOS晶体管、第四电流源和第四开关，其中，

所述第一PMOS晶体管的源极和漏极连接第一电压；

所述第四电流源的第一端连接所述第一PMOS晶体管的栅极，第二端连接第二电压；

所述第四开关的第一端连接所述第一电压，第二端连接所述第一PMOS晶体管的栅极和所述第四电流源的第一端，且作为所述第二控制电路的输出端；

所述第二控制电路适于控制所述第二开关，当所述第二控制电路的输出端输出高电平时，控制所述第二开关断开；当所述第二控制电路的输出端输出低电平时，控制所述第二开关闭合。

5.如权利要求4所述的电路，其特征在于，所述第一控制电路还适于控制所述第四开关，当所述第一控制电路的输出端输出低电平时，所述第四开关闭合；当所述第一控制电路的输出端输出高电平时，所述第四开关断开。

6.如权利要求1所述的电路，其特征在于，还包括第三控制电路，所述第三控制电路包括：第二PMOS晶体管、第五电流源、第一NMOS晶体管和第三开关，其中，

所述第二PMOS晶体管的源极连接第一电压，漏极连接所述功率MOS晶体管的栅极；

所述第五电流源的第一端连接所述第一电压，第二端连接所述第二PMOS晶体管的栅极；

所述第一NMOS晶体管的栅极连接所述第二PMOS晶体管的栅极，源极和漏极连接第二电压；

所述第三开关的第一端连接所述第一NMOS晶体管的栅极，第二端连接所述第二电压。

7.如权利要求6所述的电路，其特征在于，所述第三开关通过低压差稳压器开关使能信号控制，当所述低压差稳压器开关使能信号有效时，所述第三开关断开。

8.如权利要求1所述的电路，其特征在于，所述采样电路包括第三PMOS晶体管，所述第三PMOS晶体管的源极连接第一电压，栅极连接所述功率MOS晶体管的栅极。

9.如权利要求8所述的电路，其特征在于，所述镜像电路包括：第二NMOS晶体管、第三NMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第四NMOS晶体管、第五NMOS晶体管和第六PMOS晶体管，其中，

所述第二NMOS晶体管的栅极与漏极互连且与所述第三PMOS晶体管的漏极连接，源极与第二电压连接；

所述第三NMOS晶体管的栅极与所述第二NMOS晶体管的栅极连接，源极连接所述第二电压；

所述第四PMOS晶体管的栅极与漏极互连且与所述第三NMOS晶体管的漏极连接，源极连接所述第一电压；

所述第五PMOS晶体管的栅极与所述第四PMOS晶体管的栅极连接，源极连接所述第一电压；

所述第四NMOS晶体管的栅极与漏极互连且与所述第五PMOS晶体管的漏极连接，源极与所述第二电压连接；

所述第五NMOS晶体管的栅极与所述第四NMOS晶体管的栅极连接，漏极与所述电流源电路的第二端连接，源极连接所述第二电压；

所述第六PMOS晶体管的栅极与所述电流源电路的第二端连接，漏极与所述功率MOS晶体管的栅极连接，源极连接所述第一电压。

10.如权利要求1所述的电路，其特征在于，所述低压差稳压器还包括误差放大器电路，缓冲电路，反馈电路，其中，

所述误差放大器电路的第一输入端接入基准电压，输出端连接所述缓冲电路的输入端；

所述功率MOS晶体管的栅极连接所述缓冲电路的输出端，源极连接第一电压；

所述反馈电路的输入端连接所述功率MOS晶体管的漏极，输出端连接所述误差放大器的第二输入端。

11.如权利要求10所述的电路，其特征在于，所述缓冲电路包括第一电阻，第七PMOS晶体管和第六NMOS晶体管，其中，

所述第一电阻的第一端连接第一电压，第二端连接所述功率MOS晶体管的栅极；

所述第七PMOS晶体管的源极连接所述第一电压，栅极和漏极互连且与所述功率MOS晶体管的栅极连接；

所述第六NMOS晶体管的栅极连接所述误差放大器电路的输出端，漏极连接所述功率MOS晶体管的栅极，源极连接第二电压。

12.如权利要求10所述的电路，其特征在于，所述反馈电路包括第二电阻和第三电阻，其中，

所述第二电阻的第一端作为所述反馈电路的输入端连接所述功率MOS晶体管的漏极；

所述第三电阻的第一端与所述第二电阻的第二端连接作为所述反馈电路的输出端，且与所述误差放大器的第二输入端连接，所述第三电阻的第二端连接所述第二电压。

13.如权利要求4-12中任一项所述的电路，其特征在于，所述第一电压为电源电压，所述第二电压为负电源电压或接地。