CN108282158A - 迟滞型比较器 - Google Patents
迟滞型比较器 Download PDFInfo
- Publication number
- CN108282158A CN108282158A CN201710009515.1A CN201710009515A CN108282158A CN 108282158 A CN108282158 A CN 108282158A CN 201710009515 A CN201710009515 A CN 201710009515A CN 108282158 A CN108282158 A CN 108282158A
- Authority
- CN
- China
- Prior art keywords
- comparator
- transistor
- switch
- current source
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明提供一种迟滞型比较器，包括连接参考电压Vref的电阻R4，连接在比较器的第一电源端和参考电压Vref之间的第一开关W0和第一电流源I0，连接在比较器的第二电源端和参考电压Vref之间的第二开关W1和第二电流源I1，第二开关W1和第二电流源I1连接在电阻R4一端，直接与参考电压Vref相连，第一开关W0和第一电流源I0连接在电阻R4的另一端，比较器的输出分别连接第一开关W0和第二开关W1，可以控制第一开关W0和第二开关W1的开和关。
Description
技术领域
本发明涉及比较器，尤其涉及一种引入迟滞电压的迟滞型比较器。
背景技术
比较器一般适用于比较两个输入电压信号。在实际使用中经常需要引入迟滞电压，避免产生毛刺和亚稳态。实现引入迟滞电压的迟滞型比较器能够进行快速变化的电压信号的比较。
迟滞型比较器可以实现的迟滞电压精度比较高，如果进行合理的设计，迟滞电压随温度，电源电压，工艺变化很小。
图1为现有的一种迟滞型比较器的结构示意图。
传统的外部输入，外部参考电压的迟滞型同相比较器采用外部正反馈的方法实现迟滞。图中，在输入电压连接了电阻R0，在输入电压和输出电压间连接了反馈的电阻R1。假设其比较器的最大和最小输出电压分别是VOH和VOL。那么其迟滞电压表达式如下：
由上面的公式可以看出其迟滞电压与比较器的最大和最小输出电压有关，迟滞电压随比较器的供电电压变化而变化。另一方面，采用外部正反馈的方法实现迟滞时，对于外部输入信号驱动能力提出了一定的要求。
图2为现有的另一种迟滞型比较器的结构示意图。
图2所示的另一种迟滞型比较器，在参考电压连接了电阻R2，在参考电压和输出电压间连接了反馈的电阻R3。采用外部输入，外部参考电压的迟滞型反相比较器采用外部正反馈的方法实现迟滞，虽然降低了输入信号的驱动能力的要求，但是其迟滞电压仍然与比较器的供电电压有关。在宽供电电压的应用环境下，迟滞电压的变化会带来应用过程中的诸多问题。
本发明提出一种迟滞型比较器，能够控制电流和电阻值可以得到精确的迟滞电压。
发明内容
本发明所要解决的技术问题在于，克服现有技术中存在的问题，提供一种迟滞型比较器，控制电流和电阻值得到精确的迟滞电压。
为了解决上述问题，本发明的技术方案是这样的：
一种迟滞型比较器，包括连接参考电压Vref的电阻R4，连接在比较器的第一电源端和参考电压Vref之间的第一开关W0和第一电流源I0，连接在比较器的第二电源端和参考电压Vref之间的第二开关W1和第二电流源I1，第二开关W1和第二电流源I1连接在电阻R4一端，直接与参考电压Vref相连，第一开关W0和第一电流源I0连接在电阻R4的另一端，比较器的输出分别连接第一开关W0和第二开关W1，可以控制第一开关W0和第二开关W1的开和关。
所述第一开关W0和第一电流源I0连接在电阻R4的另一端，与比较器的反相连接。
所述比较器的输出包括第一输出和第二输出，第一输出为迟滞型比较器的输出端，第二输出为迟滞型比较器的输出端连接倒相放大器，得到比较器的输出信号的取反信号，比较器的第二输出分别连接第一开关W0和第二开关W1。
所述第一电源端为电源电压Vcc，所述第二电源端为接地端GND。
第一电流源I0，第二电流源I1流过的电流相等，假设都为I。迟滞电压ΔVin可以用以下公式表示：
ΔVin＝I*R
以上公式中的R为连接参考电压Vref的电阻R4的阻值。
所述比较器还包括电流源提供电路，运算放大器的正相连接参考电压Vref，反相连接电阻R5，电阻R5的另一端连接接地端GND，运算放大器的反相并连接第一晶体管M0的源极，第一晶体管M0的栅极连接运算放大器的输出端，第一晶体管M0的源极连接电阻R5，第一晶体管M0的漏极连接第二晶体管M1的漏极，第二晶体管M1的栅极与第二晶体管M1的漏极相连，第二晶体管M1的栅极连接第三晶体管M2的栅极，第二晶体管M1的源极连接运算放大器的电源端Vcc，第三晶体管M2的源极连接运算放大器的电源端Vcc，第三晶体管M2的漏极连接第四晶体管M3的漏极，第四晶体管M3的源极连接接地端GND，第四晶体管M3的栅极和漏极相连接，第四晶体管M3的栅极连接第五晶体管M4的栅极，第五晶体管M4的源极连接接地端GND，第五晶体管M4的漏极流过的电流源，提供所述的第二电流源I1，第六晶体管M5的栅极连接第二晶体管M1的漏极和第一晶体管M0的漏极，第六晶体管M5的源极连接运算放大器的电源端Vcc，第六晶体管M5的漏极流过的电流源，提供所述的第一电流源I0。
所述电阻R4与电阻R5相匹配。
所述比较器的比较器可以是二级比较器结构。
一种迟滞型比较器实现方法，所述迟滞型比较器包括连接参考电压Vref的电阻R4，所述实现方法包括：
1)输入输入信号；
2)比较器的输出控制第一开关W0和第二开关W1的开和关，第一开关W0和第一电流源I0连接在比较器的第一电源端和参考电压Vref之间，第二开关W1和第二电流源I1连接在比较器的第二电源端和参考电压Vref之间。
所述第一电流源I0，第二电流源I1流过的电流相等，假设都为I，迟滞电压ΔVin可以用以下公式表示：
ΔVin＝I*R
以上公式中的R为连接参考电压Vref的电阻R4的阻值。
本发明提供的一种迟滞型比较器，由比较器的输出信号的取反信号分别控制第一电流源I0和第二电流源I1的开关，进而控制是否引入迟滞。通过精确控制电流和电阻值可以得到精确的迟滞电压，使其不受比较器供电电压的影响。参考电压Vref和输入电压Vin均对输入侧驱动能力没有要求，降低了应用的复杂程度。
附图说明
下面结合附图和具体实施方式来详细说明本发明。
图1是表示根据现有技术的迟滞型比较器的电路示意图。
图2是表示根据现有技术的另一种迟滞型比较器的电路示意图。
图3是表示根据本发明一个实施例的迟滞型比较器的电路示意图。
图4是表示根据本发明一个实施例的迟滞型比较器的电路实现行为示意图。
图5是表示根据本发明一个实施例的迟滞型比较器的电流源提供电路的示意图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
本发明提出一种迟滞型比较器，包括连接参考电压的电阻R4，连接在电源电压和参考电压之间的第一开关W0和第一电流源I0，连接在接地端和参考电压之间的第二开关W1和第二电流源I1。第二开关W1和第二电流源I1连接在电阻R4一端，直接与参考电压相连，第一开关W0和第一电流源I0连接在电阻R4的另一端。比较器的输出分别连接第一开关W0和第二开关W1。第一开关W0和第二开关W1由比较器的输出信号的取反信号分别控制第一电流源I0和第二电流源I1的开关，进而控制是否引入迟滞。
根据本发明一个实施例，精确控制电流和电阻值可以得到精确的迟滞电压。
图3是表示根据本发明一个实施例的迟滞型比较器的电路示意图。参看图3，根据发明的一个实施例，迟滞型比较器包括连接参考电压Vref的电阻R4，连接在第一电源端和参考电压Vref之间的第一开关W0和第一电流源I0，连接在第二电源端和参考电压Vref之间的第二开关W1和第二电流源I1。第二开关W1和第二电流源I1连接在电阻R4一端，直接与参考电压Vref相连，第一开关W0和第一电流源I0连接在电阻R4的另一端。比较器的输出分别连接第一开关W0和第二开关W1，可以控制第一开关W0和第二开关W1的开和关。
输入电压Vin连接比较器的正相。参考电压Vref连接比较器的反相。第二开关W1和第二电流源I1连接在电阻R4一端，直接与参考电压Vref相连，第一开关W0和第一电流源I0连接在电阻R4的另一端，直接与比较器的反相连接。
根据发明的一个实施例，迟滞型比较器的输出包括第一输出和第二输出。第一输出为迟滞型比较器的输出端，第二输出为迟滞型比较器的输出端连接倒相放大器，得到比较器的输出信号的取反信号。比较器的第二输出分别连接第一开关W0和第二开关W1。
根据本发明的一个实施例，第一电源端为电源电压Vcc，第二电源端为接地端GND。
根据本发明一个实施例，第一电流源I0和第二电流源I1流过的电流应该相等。第一开关W0和第二开关W1开关由比较器的输出信号的取反信号控制第一电流源I0和第二电流源I1的开和关，进而控制是否引入迟滞。第一电流源I0，第二电流源I1流过的电流相等，假设都为I。迟滞电压ΔVin可以用以下公式表示：
ΔVin＝I*R
以上公式中的R为连接参考电压Vref的电阻R4的阻值。
由以上公式进行产生的迟滞电压ΔVin，更进一步，通过精确控制电流和电阻值可以得到精确的迟滞电压，使其不受比较器供电电压的影响。参考电压Vref和输入电压Vin均对输入侧驱动能力没有要求，降低了应用的复杂程度。
图4是表示根据本发明一个实施例的迟滞型比较器的电路实现行为示意图。参看图4，输入电压Vin大致为正比例上升直线。阈值电压左侧值为Vref+I*R，右侧值为Vref。输出电压Vout左侧为低电压，右侧为高电压。左侧保持水平，右侧保持水平。
根据本发明一个实施例，流过第一电流源I0和第二电流源I1的电流可以利用图5所示电路图产生。图5为产生第一电流源I0和第二电流源I1的电流的电路示意图。进而使电阻R4与电阻R5相匹配，从而得到更加精确的迟滞电压。
如图5所示，运算放大器的正相连接参考电压Vref，反相连接电阻R5。电阻R5的另一端连接接地端GND。运算放大器的反相并连接第一晶体管M0的源极。例如，第一晶体管M0的栅极连接运算放大器的输出端，第一晶体管M0的源极连接电阻R5，第一晶体管M0的漏极连接第二晶体管M1。第二晶体管M1与第三晶体管M2对称连接。例如，第二晶体管M1的栅极连接第三晶体管M2的栅极。第二晶体管M1的栅极与第二晶体管M1的漏极相连，第二晶体管M1的漏极连接第一晶体管M0的漏极，第二晶体管M1的源极连接运算放大器的电源电压Vcc。第三晶体管M2的源极连接运算放大器的电源端Vcc，第三晶体管M2的漏极连接第四晶体管M3。第四晶体管M3的源极连接接地端GND。第四晶体管M3的漏极连接第三晶体管M2的漏极。第四晶体管M3的栅极和漏极相连接。第四晶体管M3的栅极连接第五晶体管M4的栅极。第五晶体管M4的源极连接接地端GND。第五晶体管M4的漏极流过的电流源，提供第二电流源I1。第六晶体管M5的栅极连接第二晶体管M1的漏极和第一晶体管M0的漏极，第六晶体管M5的源极连接运算放大器的电源端Vcc。第六晶体管M5的漏极流过的电流源，提供第一电流源I0。
根据发明的一个实施例，迟滞型比较器的比较器核心可以是二级计较器结构。
本发明的迟滞型比较器由比较器的输出信号的取反信号分别控制第一电流源I0和第二电流源I1的开关，进而控制是否引入迟滞。通过精确控制电流和电阻值可以得到精确的迟滞电压，使其不受比较器供电电压的影响。参考电压Vref和输入电压Vin均对输入侧驱动能力没有要求，降低了应用的复杂程度。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实例的限制，上述实例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等同物界定。
Claims (10)
1.一种迟滞型比较器，包括连接参考电压Vref的电阻R4，连接在比较器的第一电源端和参考电压Vref之间的第一开关W0和第一电流源I0，连接在比较器的第二电源端和参考电压Vref之间的第二开关W1和第二电流源I1，第二开关W1和第二电流源I1连接在电阻R4一端，直接与参考电压Vref相连，第一开关W0和第一电流源I0连接在电阻R4的另一端，比较器的输出分别连接第一开关W0和第二开关W1，可以控制第一开关W0和第二开关W1的开和关。
2.如权利要求1所述的比较器，其特征在于，所述第一开关W0和第一电流源I0连接在电阻R4的另一端，与比较器的反相连接。
3.如权利要求1所述的比较器，其特征在于，所述比较器的输出包括第一输出和第二输出，第一输出为迟滞型比较器的输出端，第二输出为迟滞型比较器的输出端连接倒相放大器，得到比较器的输出信号的取反信号，比较器的第二输出分别连接第一开关W0和第二开关W1。
4.如权利要求1所述的比较器，其特征在于，所述第一电源端为电源电压Vcc，所述第二电源端为接地端GND。
5.如权利要求1所述的比较器，其特征在于，所述第一电流源I0，第二电流源I1流过的电流相等，假设都为I，迟滞电压ΔVin可以用以下公式表示：
ΔVin＝I*R
以上公式中的R为连接参考电压Vref的电阻R4的阻值。
6.如权利要求1所述的比较器，其特征在于，所述比较器还包括电流源提供电路，运算放大器的正相连接参考电压Vref，反相连接电阻R5，电阻R5的另一端连接接地端GND，运算放大器的反相并连接第一晶体管M0的源极，第一晶体管M0的栅极连接运算放大器的输出端，第一晶体管M0的源极连接电阻R5，第一晶体管M0的漏极连接第二晶体管M1的漏极，第二晶体管M1的栅极连接第三晶体管M2的栅极，第二晶体管M1的栅极与第二晶体管M1的漏极相连，第二晶体管M1的源极连接运算放大器的电源端Vcc，第三晶体管M2的源极连接运算放大器的电源端Vcc，第三晶体管M2的漏极连接第四晶体管M3的漏极，第四晶体管M3的源极连接接地端GND，第四晶体管M3的栅极和漏极相连接，第四晶体管M3的栅极连接第五晶体管M4的栅极，第五晶体管M4的源极连接接地端GND，第五晶体管M4的漏极流过的电流源，提供所述的第二电流源I1，第六晶体管M5的栅极连接第二晶体管M1的漏极和第一晶体管M0的漏极，第六晶体管M5的源极连接运算放大器的电源端Vcc，第六晶体管M5的漏极流过的电流源，提供所述的第一电流源I0。
7.如权利要求6所述的比较器，其特征在于，所述电阻R4与电阻R5相匹配。
8.如权利要求1所述的比较器，其特征在于，所述比较器的比较器核心可以是二级计较器结构。
9.一种迟滞型比较器实现方法，所述迟滞型比较器包括连接参考电压Vref的电阻R4，所述实现方法包括：
1)输入输入信号；
2)比较器的输出控制第一开关W0和第二开关W1的开和关，第一开关W0和第一电流源I0连接在比较器的第一电源端和参考电压Vref之间，第二开关W1和第二电流源I1连接在比较器的第二电源端和参考电压Vref之间。
10.如权利要求9所述的比较器实现方法，其特征在于，所述第一电流源I0，第二电流源I1流过的电流相等，假设都为I，迟滞电压ΔVin可以用以下公式表示：
ΔVin＝I*R
以上公式中的R为连接参考电压Vref的电阻R4的阻值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710009515.1A CN108282158A (zh) | 2017-01-06 | 2017-01-06 | 迟滞型比较器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710009515.1A CN108282158A (zh) | 2017-01-06 | 2017-01-06 | 迟滞型比较器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108282158A true CN108282158A (zh) | 2018-07-13 |
Family
ID=62800820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710009515.1A Pending CN108282158A (zh) | 2017-01-06 | 2017-01-06 | 迟滞型比较器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108282158A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110729989A (zh) * | 2019-12-17 | 2020-01-24 | 峰岹科技（深圳）有限公司 | 迟滞比较器电路 |
| CN113556103A (zh) * | 2020-04-26 | 2021-10-26 | 智原微电子(苏州)有限公司 | 具迟滞功能的比较电路与比较模块 |
-
2017
- 2017-01-06 CN CN201710009515.1A patent/CN108282158A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110729989A (zh) * | 2019-12-17 | 2020-01-24 | 峰岹科技（深圳）有限公司 | 迟滞比较器电路 |
| CN110729989B (zh) * | 2019-12-17 | 2020-05-05 | 峰岹科技（深圳）有限公司 | 迟滞比较器电路 |
| CN113556103A (zh) * | 2020-04-26 | 2021-10-26 | 智原微电子(苏州)有限公司 | 具迟滞功能的比较电路与比较模块 |
| CN113556103B (zh) * | 2020-04-26 | 2023-07-04 | 智原微电子(苏州)有限公司 | 具迟滞功能的比较电路与比较模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106325344B (zh) | 具有辅助电路的低压差稳压器电路 | |
| CN103226370B (zh) | 电压调节器 | |
| CN105680431B (zh) | 一种可调节限流保护电路 | |
| CN107943182B (zh) | 带隙基准源启动电路 | |
| CN104362585A (zh) | 一种过温保护电路 | |
| CN105487590B (zh) | 一种电流反馈式精确过温保护电路 | |
| CN104571242A (zh) | 电压调节器 | |
| WO2022116370A1 (zh) | 一种usb设备检测***及方法 | |
| CN102141816A (zh) | 一种外接mos的电流模式电流感应部分电路及其方法 | |
| CN109343644A (zh) | 一种自动调节限流保护电路 | |
| CN205540381U (zh) | 一种电流反馈式精确过温保护电路 | |
| CN108123708A (zh) | 一种用于io电路的上拉电路 | |
| CN104852575B (zh) | Dc/dc转换器及电子设备 | |
| CN108282158A (zh) | 迟滞型比较器 | |
| US20160241019A1 (en) | Current clamp circuit based on bcd technology | |
| CN204361662U (zh) | 一种过温保护电路 | |
| CN106959718A (zh) | 调节器 | |
| CN110007707A (zh) | 低压差线性稳压器及*** | |
| CN104660242B (zh) | 上拉电阻电路 | |
| CN103916115B (zh) | 传输门电路 | |
| CN202817742U (zh) | 一种过流保护电路 | |
| CN101964648A (zh) | 一种用高精度低压比较器组成的高阈值电压比较电路 | |
| CN204044342U (zh) | 双向磁滞比较器电路及磁传感器电路 | |
| CN207691781U (zh) | 电平转换电路 | |
| CN208241310U (zh) | 一种过流保护电路及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180713 |
|
| RJ01 | Rejection of invention patent application after publication |