CN106299125B - 一种有机薄膜晶体管及其制作方法 - Google Patents

一种有机薄膜晶体管及其制作方法 Download PDF

Info

Publication number
CN106299125B
CN106299125B CN201610956686.0A CN201610956686A CN106299125B CN 106299125 B CN106299125 B CN 106299125B CN 201610956686 A CN201610956686 A CN 201610956686A CN 106299125 B CN106299125 B CN 106299125B
Authority
CN
China
Prior art keywords
source drain
insulating layer
pattern
organic semiconductor
drain pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610956686.0A
Other languages
English (en)
Other versions
CN106299125A (zh
Inventor
刘哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610956686.0A priority Critical patent/CN106299125B/zh
Publication of CN106299125A publication Critical patent/CN106299125A/zh
Application granted granted Critical
Publication of CN106299125B publication Critical patent/CN106299125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种有机薄膜晶体管及其制作方法。该制作方法包括：提供一基板；在基板上形成有机半导体图案、与有机半导体图案两侧接触的源/漏极图案，其中，有机半导体图案包括与源/漏极图案接触的第一掺杂区和远离源/漏极图案的第二掺杂区，第一掺杂区和第二掺杂区具有不同的电导率。通过上述方式，本发明能够大大提高源/漏极图案与有机半导体图案的接触性，进而减少有机薄膜晶体管中的漏电问题。

Description

一种有机薄膜晶体管及其制作方法
技术领域
本发明涉及液晶显示领域，特别是涉及一种有机薄膜晶体管及其制作方法。
背景技术
在有机薄膜晶体管(OTFT)中，通常是金属源/漏极图案直接与有机半导体(OSC)层直接接触，金属源/漏极图案通过表面单层自组装(SAM)的方法增加金属功函数，使之与有机半导体层的HOMO能级匹配。但是采用SAM处理，对改善金属源/漏极图案与有机半导体层的接触性能是有限的，从而使得有机薄膜晶体管中的漏电较大。
发明内容
本发明主要解决的技术问题是提供一种有机薄膜晶体管及其制作方法，能够大大提高源/漏极图案与有机半导体层的接触性，进而减少有机薄膜晶体管中的漏电问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种有机薄膜晶体管的制作方法，该制作方法包括：提供一基板；在基板上形成有机半导体图案、与有机半导体图案两侧接触的源/漏极图案，其中，有机半导体图案包括与源/漏极图案接触的第一掺杂区和远离源/漏极图案的第二掺杂区，第一掺杂区和第二掺杂区具有不同的电导率；在形成有有机半导体图案和源/漏极图案的基板上形成第一绝缘层、栅极图案、信号传输线、第二绝缘层和像素电极。
其中，在基板上形成有机半导体图案、与有机半导体图案两侧接触的源/漏极图案的步骤包括：在基板上形成有机半导体层、与有机半导体层两侧接触的源/漏极图案；形成覆盖有机半导体层和源/漏极图案的电解质薄膜层；在电解质薄膜层上形成辅助电极，其中，辅助电极设置在源/漏极图案和有机半导体层相接触的区域的正对位置；在辅助电极和源/漏极图案之间施加偏置电压以使电解质薄膜层中的导电离子流入有机半导体层，以形成包括第一掺杂区和第二掺杂区的有机半导体图案；去掉辅助电极和电解质薄膜层。
其中，电解质薄膜层的材料为凝胶型聚合物电解质、全固态聚合物电解质、多孔型聚合物电解质和复合型聚合物电解质中的至少一种。
其中，在形成有有机半导体图案和源/漏极图案的基板上形成第一绝缘层、栅极图案、信号传输线、第二绝缘层和像素电极的步骤包括：形成覆盖有机半导体图案和源/漏极图案的第一绝缘层，其中，第一绝缘层设置有暴露出一源/漏极图案的第一过孔；在第一绝缘层上形成栅极图案和信号传输线，其中，信号传输线通过第一过孔与对应的源/漏极图案接触；形成覆盖栅极图案和信号传输线的第二绝缘层，其中，第二绝缘层设置有暴露出另一源/漏极图案的第二过孔；在第二绝缘层上形成像素电极，其中，像素电极通过第二过孔与对应的源/漏极图案接触。
其中，在形成有有机半导体图案和源/漏极图案的基板上形成第一绝缘层、栅极图案、信号传输线、第二绝缘层和像素电极的步骤包括：形成覆盖有机半导体图案和源/漏极图案的第一绝缘层，其中，第一绝缘层设置有分别暴露出对应的源/漏极图案的两个第一过孔；在第一绝缘层上形成栅极图案和两条信号传输线，其中，两条信号传输线通过对应的第一过孔与源/漏极图案接触；形成覆盖栅极图案和信号传输线的第二绝缘层，其中，第二绝缘层设置有暴露出一条信号传输线的第二过孔；在第二绝缘层上形成像素电极，其中，像素电极通过第二过孔与对应的信号传输线接触。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种有机薄膜晶体管，该有机薄膜晶体管包括基板、有机半导体图案和源/漏极图案；其中，有机半导体图案和源/漏极图案设置在基板上，源/漏极图案与有机半导体图案的两侧接触；其中，有机半导体图案包括与源/漏极图案接触的第一掺杂区和远离源/漏图案的第二掺杂区，第一掺杂区和第二掺杂区具有不同的电导率。
其中，有机半导体图案通过在基板上形成有机半导体层，在有机半导体层上涂布电解质薄膜层，在电解质薄膜层上制备辅助电极，在辅助电极和源/漏极图案之间施加偏置电压形成。
其中，电解质薄膜层的材料为凝胶型聚合物电解质、全固态聚合物电解质、多孔型聚合物电解质和复合型聚合物电解质中的至少一种。
其中，薄膜晶体管进一步包括第一绝缘层、栅极图案、信号传输线、第二绝缘层和像素电极；第一绝缘层覆盖有机半导体图案和源/漏极图案，其中，第一绝缘层设置有暴露出一源/漏极图案的第一过孔；栅极图案和信号传输线设置在第一绝缘层上，其中，信号传输线通过第一过孔与对应的源/漏极图案接触；第二绝缘层覆盖栅极图案和信号传输线，其中，第二绝缘层设置有暴露出另一源/漏极图案的第二过孔；像素电极设置在第二绝缘层上，其中，像素电极通过第二过孔与对应的源/漏极图案接触。
其中，薄膜晶体管进一步包括第一绝缘层、栅极图案、信号传输线、第二绝缘层和像素电极；第一绝缘层覆盖有机半导体图案和源/漏极图案，其中，第一绝缘层设置有暴露出对应的源/漏极图案的两个第一过孔；栅极图案和两条信号传输线设置在第一绝缘层上，其中，两条信号传输线通过第一过孔与对应的源/漏极图案接触；第二绝缘层覆盖栅极图案和信号传输线，其中，第二绝缘层设置有暴露出一条信号传输线的第二过孔；像素电极设置在第二绝缘层上，其中，像素电极通过第二过孔与对应的信号传输线接触。
本发明的有益效果是：区别于现有技术的情况，本发明的有机薄膜晶体管及其制作方法通过在基板上形成有机半导体图案、与有机半导体图案两侧接触的源/漏极图案，其中，有机半导体图案包括与源/漏极图案接触的第一掺杂区和远离源/漏极图案的第二掺杂区，第一掺杂区和第二掺杂区具有不同的电导率。通过上述方式，本发明能够大大提高源/漏极图案与有机半导体图案的接触性，进而减少有机薄膜晶体管中的漏电问题。
附图说明
图1是本发明第一实施例的有机薄膜晶体管的制作方法的流程示意图；
图2是本发明第二实施例的有机薄膜晶体管的制作方法的流程示意图；
图2A-2E是图2所示制作方法在制作过程中的有机薄膜晶体管的结构示意图；
图3是图2所示制作方法制得的有机薄膜晶体管的结构示意图；
图4是本发明第三实施例的有机薄膜晶体管的制作方法的流程示意图；
图4A是图4所示制作方法在制作过程中的有机薄膜晶体管的结构示意图；
图5是图4所示制作方法制得的有机薄膜晶体管的结构示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件，所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。下面结合附图和实施例对本发明进行详细说明。
图1是本发明第一实施例的有机薄膜晶体管的制作方法的流程示意图。如图1所示，该方法包括如下步骤：
步骤S1：提供一基板。
步骤S2：在基板上形成有机半导体图案、与有机半导体图案两侧接触的源/漏极图案，其中，有机半导体图案包括与源/漏极图案接触的第一掺杂区和远离源/漏极图案的第二掺杂区，第一掺杂区和第二掺杂区具有不同的电导率。
步骤S3：在形成有有机半导体图案和源/漏极图案的基板上形成第一绝缘层、栅极图案、信号传输线、第二绝缘层和像素电极。
图2是本发明第二实施例的有机薄膜晶体管的制作方法的流程示意图。图2A-2E是图2所示制作方法在制作过程中的有机薄膜晶体管的结构示意图。需注意的是，若有实质上相同的结果，本发明的方法并不以图2所示的流程顺序为限。如图2所示，该方法包括如下步骤：
步骤S101：提供一基板。
在步骤S101中，基板包括玻璃基板、在玻璃基板上涂布并固化的柔性基板以及设置在玻璃基板和柔性基板上的缓冲层。
步骤S102：在基板上形成有机半导体层、与有机半导体层两侧接触的源/漏极图案。
在步骤S102中，有机半导体层和源/漏极图案分别通过对应的成膜及图案定义制程制得。
请一并参考图2A，图2A为形成有有机半导体层和源/漏极图案的基板的剖面结构示意图。如图2A所示，有机半导体层140和源/漏极图案130设置在基板100上，源/漏极图案130分别与有机半导体层140两侧接触。
步骤S103：形成覆盖有机半导体层和源/漏极图案的电解质薄膜层。
在步骤S103中，在有机半导体层和源/漏极图案上涂布电解质薄膜层，其中，电解质薄膜层的材料为凝胶型聚合物电解质、全固态聚合物电解质、多孔型聚合物电解质和复合型聚合物电解质中的至少一种。优选地，电解质薄膜层为凝胶型聚合物电解质，凝胶型聚合物电解质由聚合物、增塑剂、以及多种离子构成。
步骤S104：在电解质薄膜层上形成辅助电极，其中，辅助电极设置在源/漏极图案和有机半导体层相接触的区域的正对位置。
请一并参考图2B，图2B为形成有电解质薄膜层和辅助电极的基板的剖面结构示意图。如图2B所示，电解质薄膜层150覆盖有机半导体层140和源/漏极图案130，辅助电极160设置在电解质薄膜层150上。其中，辅助电极160设置在源/漏极图案130和有机半导体层140相接触的区域的正对位置。
步骤S105：在辅助电极和源/漏极图案之间施加偏置电压以使电解质薄膜层中的导电离子流入有机半导体层，以形成包括第一掺杂区和第二掺杂区的有机半导体图案。
在步骤S105中，在辅助电极和源/漏极图案之间施加预定电压值的偏置电压，则电解质薄膜层中的导电离子会在电场的作用下，穿透电解质薄膜层和有机半导体层的界面，进入到有机半导体层和源/漏极图案相接触的区域，其中，该区域内的有机半导体材料的分子链上会形成带电的自由基即引入了带电的极化子，从而使得有机半导体层和源/漏极图案相接触的区域的电导率被提高。
换个角度来说，在辅助电极和源/漏极图案之间施加预定电压值的偏置电压后，有机半导体层变为包括第一掺杂区和第二掺杂区的有机半导体图案，第一掺杂区的电导率大于第二掺杂区的电导率。其中，第一掺杂区与源/漏极图案相接触，第二掺杂区远离源/漏极图案且第二掺杂区设置在两个第一掺杂区之间。其中，第一掺杂区中引入了带电的极化子，从而能够提高源/漏极图案与有机半导体图案的接触性，另外，带电的极化子呈梯度分布也即第一掺杂区引入杂质浓度梯度，从而能够防止热电子退化效应，有效减少有机薄膜晶体管的漏电。另外，第二掺杂区可以理解为等同未掺杂。
本领域的技术人员可以理解，当偏置电压大于特定阈值时，这种电场作用下的导电离子的穿透，也即有机半导体层的掺杂过程是不可逆的，这样就达到了进一步提升源/漏极图案与有机半导体图案的接触性以及进一步降低漏电流的目的。
请一并参考图2C，图2C为形成包括第一掺杂区和第二掺杂区的有机半导体图案的基板的剖面结构示意图。如图2C所示，在辅助电极160和源/漏极图案130之间施加预定电压值的偏置电压后，有机半导体层140变为包括第一掺杂区141和第二掺杂区142的有机半导体图案140”。其中，第一掺杂区141与源/漏极图案130相接触，第二掺杂区142远离源/漏极图案130且第二掺杂区142设置在两个第一掺杂区141之间。
具体来说，在辅助电极160和源/漏极图案130之间施加预定电压值的偏置电压的电路为：第一电源VG1的一端与一辅助电极160连接，第二电源VG2的一端与另一辅助电极160连接，第一电源VG1的另一端、第二电源VG1的另一端分别与地GND和一源/漏极图案130连接，其中，该源/漏极图案130与连接于第一电源VG1的辅助电极160对应设置。第三电源VD的一端与另一源/漏极图案130连接，第三电源VD的另一端与地GND连接。
其中，如图2C所示，当第一电源VG1和第二电源VG2相同时，则第一掺杂区141和第二掺杂区142对称分布；当第一电源VG1和第二电源VG2不相同时，则由于形成第一掺杂区141和第二掺杂区142的势垒你同，从而使得第一掺杂区141和第二掺杂区142非对称分布。本领域的技术人员可以理解，在其它实施例中，也可以第一电源VG1和第二电源VG2分时接入上述电路中，只要能形成第一掺杂区141和第二掺杂区142均在本发明的保护范围之内。
步骤S106：去掉辅助电极和电解质薄膜层。
在步骤S106中，可以用相应的溶剂洗掉或者使用刻蚀的方法去掉电解质薄膜层以及设置其上的辅助电极。
请一并参考图2D，图2D为去掉辅助电极和电解质薄膜层后的基板的剖面结构示意图。如图2D所示，有机半导体图案140”和源/漏极图案130设置在基板100上，有机半导体图案140”包括第一掺杂区141和第二掺杂区142。
步骤S107：形成覆盖有机半导体图案和源/漏极图案的第一绝缘层，其中，第一绝缘层设置有暴露出一源/漏极图案的第一过孔。
在步骤S107中，在有机半导体图案和源/漏极图案上涂布第一绝缘层，使用刻蚀的方法在第一绝缘层形成第一过孔。其中，第一绝缘层为有机栅极介电层，优选地，第一绝缘层的材料为GI。
步骤S108：在第一绝缘层上形成栅极图案和信号传输线，其中信号传输线通过第一过孔与对应的源/漏极图案接触。
在步骤S108中，在第一绝缘层上使用蒸镀或刻蚀的方法形成栅极图案和信号传输导线。优选地，栅极图案与有机半导体图案的中间区域对应设置。
请一并参考图2E，图2E为形成有第一绝缘层、栅极图案和信号传输线的基板的剖面结构示意图。如图2E所示，第一绝缘层170覆盖有机半导体图案140”和源/漏极图案130，第一绝缘层170设置有暴露出源/漏极图案130的第一过孔171。栅极图案180和信号传输线181设置在第一绝缘层170上，其中，栅极图案180与有机半导体图案140”的中间区域对应设置，信号传输线181通过第一过孔171对应的与源/漏极图案130接触。
步骤S109：形成覆盖栅极图案和信号传输线的第二绝缘层，其中，第二绝缘层设置有暴露出另一源/漏极图案的第二过孔。
在步骤S109中，第二绝缘层包括无机钝化层(PV层)及有机平坦层(PLN层)。具体来说，在本实施例中，首先在栅极图案和信号传输线上使用蒸镀的方法形成无机钝化层，接着在无极钝化层上涂布有机平坦层，最后使用刻蚀的方法形成贯穿无机钝化层、有机平坦层和第一绝缘层，同时暴露出另一源/漏极图案的第二过孔。
步骤S110：在第二绝缘层上形成像素电极，其中，像素电极通过第二过孔与对应的源/漏极图案接触。
在步骤S110中，在第二绝缘层上形成像素电极的步骤包括：通过物理气相沉积法在形成有第二绝缘层的基板上沉积像素电极薄膜层；对像素电极薄膜层依次实施黄光制程、湿刻制程和光阻剥离制程以形成像素电极。其中，像素电极层的材料优选为氧化铟锡，像素电极通过第二过孔与另一源/漏极图案接触。
自此，有机薄膜晶体管制作完成。
请一并参考图3，图3是图2所示制作方法制得的有机薄膜晶体管的结构示意图。如图3所示，有机薄膜晶体管包括基板100、有机半导体图案140”、源/漏极图案130、第一绝缘层170、栅极图案180、信号传输线181、第二绝缘层190和像素电极200。
有机半导体图案140”和源/漏极图案130设置在基板100上，源/漏极图案130与有机半导体图案140”的两侧接触。在本实施例中，基板100包括玻璃基板、在玻璃基板上涂布并固化的柔性基板以及设置在玻璃基板和柔性基板上的缓冲层。
其中，有机半导体图案140”包括与源/漏极图案130接触的第一掺杂区141和远离源/漏极图案130的第二掺杂区142，第一掺杂区141和第二掺杂区142具有不同的电导率。具体来说，有机半导体图案140”通过在基板上形成有机半导体层，在有机半导体层上涂布电解质薄膜层，在电解质薄膜层上制备辅助电极，在辅助电极和源/漏极图案之间施加偏置电压形成。优选地，电解质薄膜层的材料为凝胶型聚合物电解质、全固态聚合物电解质、多孔型聚合物电解质和复合型聚合物电解质中的至少一种。
第一掺杂区141和第二掺杂区142形成的原理是：在辅助电极和源/漏极图案之间施加预定电压值的偏置电压，则电解质薄膜层中的导电离子会在电场的作用下，穿透电解质薄膜层及有机半导体层的界面，进入到有机半导体层和源/漏极图案相接触的区域，其中，该区域内的有机半导体材料的分子链上会形成带电的自由基即引入了带电的极化子，从而形成具有不同数量的带电的极化子的第一掺杂区和第二掺杂区。其中，由于第一掺杂区中引入的带电的极化子数量多且呈梯度分布，使得有机半导体层和源/漏极图案相接触的区域的电导率被提高，第二掺杂区可以理解为等同于未掺杂，使得有机薄膜晶体管中结的最大电场位置与沟道中的最大电流路径分离，从而防止热电子退化效应，有效减少有机薄膜晶体管的漏电。
第一绝缘层170覆盖有机半导体图案140”和源/漏极图案130，其中，第一绝缘层170设置有暴露出一源/漏极图案130的第一过孔171。在本实施例中，第一绝缘层170为有机栅极介电层，优选地，第一绝缘层的材料优选为GI。
栅极图案180和信号传输线181设置在第一绝缘层170上，其中，信号传输线181通过第一过孔171与对应的源/漏极图案130接触。在本实施例中，优选地，栅极图案180与有机半导体图案140”的中间区域对应设置。
第二绝缘层190覆盖栅极图案180和信号传输线181，其中，第二绝缘层190设置有暴露出另一源/漏极图案的第二过孔191。在本实施例中，第二绝缘层190包括无机钝化层(PV层)和设置在无机钝化层上的有机平坦层(PLN层)。
像素电极200设置在第二绝缘层190上，其中，像素电极200通过第二过孔191与对应的源/漏极图案130接触。
图4是本发明第三实施例的有机薄膜晶体管的制作方法的流程示意图。图4A是图4所示制作方法在制作过程中的有机薄膜晶体管的结构示意图。需注意的是，若有实质上相同的结果，本发明的方法并不以图4所示的流程顺序为限。如图4所示，该方法包括如下步骤：
步骤S201：提供一基板。
步骤S202：在基板上形成有机半导体层、与有机半导体层两侧接触的源/漏极图案。
步骤S203：形成覆盖有机半导体层和源/漏极图案的电解质薄膜层。
步骤S204：在电解质薄膜层上形成辅助电极，其中，辅助电极与源/漏极图案和有机半导体层相接触的区域对应设置。
步骤S205：在辅助电极和源/漏极图案之间施加偏置电压以使电解质薄膜层中的导电离子流入有机半导体层以形成包括第一掺杂区和第二掺杂区的有机半导体图案
步骤S206：去掉辅助电极和电解质薄膜层。
在本实施例中，图4所示的步骤S201～步骤S206与图2所示的步骤S101～步骤S106相同，为简约起见，在此不再详述。
步骤S207：形成覆盖有机半导体图案和源/漏极图案的第一绝缘层，其中，第一绝缘层设置有暴露出对应的源/漏极图案的两个第一过孔。
在步骤S207中，在有机半导体图案和源/漏极图案上涂布第一绝缘层，使用刻蚀的方法在第一绝缘层形成两个第一过孔。其中，第一绝缘层为有机栅极介电层，优选地，第一绝缘层的材料为GI。
步骤S208：在第一绝缘层上形成栅极图案和两条信号传输线，其中，两条信号传输线通过对应的第一过孔与源/漏极图案接触。
在步骤S208中，在第一绝缘层上使用蒸镀或刻蚀的方法形成栅极图案和两条信号传输导线。优选地，栅极图案与有机半导体图案的中间区域对应设置。
请一并参考图4A，图4A为形成有第一绝缘层、栅极图案和信号传输线的基板的剖面结构示意图。如图4A所示，第一绝缘层270覆盖有机半导体图案140”和源/漏极图案130，第一绝缘层270设置有暴露出对应的源/漏极图案130的两个第一过孔271。栅极图案280和两条信号传输线281设置在第一绝缘层270上，其中，栅极图案280与有机半导体图案140”的中间区域对应设置，两条信号传输线281分别通过对应的第一过孔271与对应的源/漏极图案130接触。
步骤S209：形成覆盖栅极图案和信号传输线的第二绝缘层，其中，第二绝缘层设置有暴露出一条信号传输线的第二过孔。
在步骤S209中，第二绝缘层包括无机钝化层(PV层)及有机平坦层(PLN层)。具体来说，在本实施例中，首先在栅极图案和信号传输线上使用蒸镀的方法形成无机钝化层，接着在无极钝化层上涂布有机平坦层，最后使用刻蚀的方法形成贯穿无机钝化层和有机平坦层、且暴露出一条信号传输线的第二过孔。
步骤S210：在第二绝缘层上形成像素电极，其中，像素电极通过第二过孔与对应的信号传输线接触。
在本实施例中，当步骤S210完成后，有机薄膜晶体管制作完成。
请一并参考图5，图5是图4所示制作方法制得的有机薄膜晶体管的结构示意图。如图5所示，有机薄膜晶体管包括基板100、有机半导体图案140”、源/漏极图案130、第一绝缘层270、栅极图案280、信号传输线281、第二绝缘层290和像素电极300。
有机半导体图案140”和源/漏极图案130设置在基板100上，源/漏极图案130与有机半导体图案140”的两侧接触。
其中，有机半导体图案140”包括与源/漏极图案130接触的第一掺杂区141和远离源/漏极图案130的第二掺杂区142。
第一绝缘层270覆盖有机半导体图案140”和源/漏极图案130，其中，第一绝缘层270设置有暴露出对应的源/漏极图案130的两个第一过孔271。
栅极图案280和两条信号传输线281设置在第一绝缘层270上，其中，两条信号传输线281通过对应的第一过孔271与源/漏极图案130接触。在本实施例中，优选地，栅极图案280与有机半导体图案140”的中间区域对应设置。
第二绝缘层290覆盖栅极图案280和信号传输线281，其中，第二绝缘层20设置有暴露出一条信号传输线281的第二过孔291。在本实施例中，第二绝缘层290包括无机钝化层(PV层)、以及设置在无机钝化层上的有机平坦层(PLN层)。
像素电极300设置在第二绝缘层290上，其中，像素电极300通过第二过孔291与对应的信号传输线281接触。
本发明的有益效果是：区别于现有技术的情况，本发明的有机薄膜晶体管及其制作方法通过在基板上形成有机半导体图案、与有机半导体图案两侧接触的源/漏极图案，其中，有机半导体图案包括与源/漏极图案接触的第一掺杂区和远离源/漏极图案的第二掺杂区，第一掺杂区和第二掺杂区具有不同的电导率。通过上述方式，本发明能够大大提高源/漏极图案与有机半导体图案的接触性，进而减少有机薄膜晶体管中的漏电问题。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种有机薄膜晶体管的制作方法，其特征在于，所述制作方法包括：
提供一基板；
在所述基板上形成有机半导体图案、与所述有机半导体图案两侧接触的源/漏极图案，其中，所述有机半导体图案包括与所述源/漏极图案接触的第一掺杂区和远离所述源/漏极图案的第二掺杂区，所述第一掺杂区和所述第二掺杂区具有不同的电导率；
在形成有所述有机半导体图案和所述源漏极图案的所述基板上形成第一绝缘层、栅极图案、信号传输线、第二绝缘层和像素电极；
其中，所述第一掺杂区的电导率大于所述第二掺杂区的电导率。
2.根据权利要求1所述的制作方法，其特征在于，在所述基板上形成有机半导体图案、与所述有机半导体图案两侧接触的源/漏极图案的步骤包括：
在所述基板上形成有机半导体层、与所述有机半导体层两侧接触的源/漏极图案；
形成覆盖所述有机半导体层和所述源/漏极图案的电解质薄膜层；
在所述电解质薄膜层上形成辅助电极，其中，所述辅助电极设置在所述源/漏极图案和所述有机半导体层相接触的区域的正对位置；
在所述辅助电极和所述源/漏极图案之间施加偏置电压以使所述电解质薄膜层中的导电离子流入所述有机半导体层，以形成包括所述第一掺杂区和所述第二掺杂区的所述有机半导体图案；
去掉所述辅助电极和所述电解质薄膜层。
3.根据权利要求2所述的制作方法，其特征在于，所述电解质薄膜层的材料为凝胶型聚合物电解质、全固态聚合物电解质、多孔型聚合物电解质和复合型聚合物电解质中的至少一种。
4.根据权利要求1至3任一项所述的制作方法，其特征在于，所述在形成有所述有机半导体图案和所述源/漏极图案的所述基板上形成第一绝缘层、栅极图案、信号传输线、第二绝缘层和像素电极的步骤包括：
形成覆盖所述有机半导体图案和所述源/漏极图案的第一绝缘层，其中，所述第一绝缘层设置有暴露出一所述源/漏极图案的第一过孔；
在所述第一绝缘层上形成所述栅极图案和所述信号传输线，其中，所述信号传输线通过所述第一过孔与对应的所述源/漏极图案接触；
形成覆盖所述栅极图案和所述信号传输线的第二绝缘层，其中，所述第二绝缘层设置有暴露出另一所述源/漏极图案的第二过孔；
在所述第二绝缘层上形成所述像素电极，其中，所述像素电极通过所述第二过孔与对应的所述源/漏极图案接触。
5.根据权利要求1至3任一项所述的制作方法，其特征在于，所述在形成有所述有机半导体图案和所述源/漏极图案的所述基板上形成第一绝缘层、栅极图案、信号传输线、第二绝缘层和像素电极的步骤包括：
形成覆盖所述有机半导体图案和所述源/漏极图案的第一绝缘层，其中，所述第一绝缘层设置有分别暴露出对应的所述源/漏极图案的两个第一过孔；
在所述第一绝缘层上形成所述栅极图案和两条所述信号传输线，其中，两条所述信号传输线通过对应的所述第一过孔与所述源/漏极图案接触；
形成覆盖所述栅极图案和所述信号传输线的第二绝缘层，其中，所述第二绝缘层设置有暴露出一条所述信号传输线的第二过孔；
在所述第二绝缘层上形成所述像素电极，其中，所述像素电极通过所述第二过孔与对应的所述信号传输线接触；
其中，所述第一掺杂区的电导率大于所述第二掺杂区的电导率。
6.一种有机薄膜晶体管，其特征在于，所述有机薄膜晶体管包括基板、有机半导体图案和源/漏极图案；
其中，所述有机半导体图案和所述源/漏极图案设置在所述基板上，所述源/漏极图案与所述有机半导体图案的两侧接触；
其中，所述有机半导体图案包括与所述源/漏极图案接触的第一掺杂区和远离所述源/漏图案的第二掺杂区，所述第一掺杂区和所述第二掺杂区具有不同的电导率。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述有机半导体图案通过在所述基板上形成有机半导体层，在所述有机半导体层上涂布电解质薄膜层，在所述电解质薄膜层上制备辅助电极，在所述辅助电极和所述源/漏极图案之间施加偏置电压形成。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述电解质薄膜层的材料为凝胶型聚合物电解质、全固态聚合物电解质、多孔型聚合物电解质和复合型聚合物电解质中的至少一种。
9.根据权利要求6至8任一项所述的薄膜晶体管，其特征在于，所述薄膜晶体管进一步包括第一绝缘层、栅极图案、信号传输线、第二绝缘层和像素电极；
所述第一绝缘层覆盖所述有机半导体图案和所述源/漏极图案，其中，所述第一绝缘层设置有暴露出一所述源/漏极图案的第一过孔；
所述栅极图案和所述信号传输线设置在所述第一绝缘层上，其中，所述信号传输线通过所述第一过孔与对应的所述源/漏极图案接触；
所述第二绝缘层覆盖所述栅极图案和所述信号传输线，其中，所述第二绝缘层设置有暴露出另一所述源/漏极图案的第二过孔；
所述像素电极设置在所述第二绝缘层上，其中，所述像素电极通过所述第二过孔与对应的所述源/漏极图案接触。
10.根据权利要求6至8任一项所述的薄膜晶体管，其特征在于，所述薄膜晶体管进一步包括第一绝缘层、栅极图案、信号传输线、第二绝缘层和像素电极；
所述第一绝缘层覆盖所述有机半导体图案和所述源/漏极图案，其中，所述第一绝缘层设置有暴露出对应的所述源/漏极图案的两个第一过孔；
所述栅极图案和两条所述信号传输线设置在所述第一绝缘层上，其中，两条所述信号传输线通过所述第一过孔与对应的所述源/漏极图案接触；
所述第二绝缘层覆盖所述栅极图案和所述信号传输线，其中，所述第二绝缘层设置有暴露出一条所述信号传输线的第二过孔；
所述像素电极设置在所述第二绝缘层上，其中，所述像素电极通过所述第二过孔与对应的所述信号传输线接触。
CN201610956686.0A 2016-10-27 2016-10-27 一种有机薄膜晶体管及其制作方法 Active CN106299125B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610956686.0A CN106299125B (zh) 2016-10-27 2016-10-27 一种有机薄膜晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610956686.0A CN106299125B (zh) 2016-10-27 2016-10-27 一种有机薄膜晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN106299125A CN106299125A (zh) 2017-01-04
CN106299125B true CN106299125B (zh) 2019-06-11

Family

ID=57719631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610956686.0A Active CN106299125B (zh) 2016-10-27 2016-10-27 一种有机薄膜晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN106299125B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223875A (zh) * 2019-11-06 2020-06-02 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604341A (zh) * 2003-09-29 2005-04-06 友达光电股份有限公司 控制薄膜晶体管及其制造方法与含其的电致发光显示装置
CN105428366A (zh) * 2014-09-15 2016-03-23 三星显示有限公司 薄膜晶体管阵列基板、其制造方法和显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006055067B4 (de) * 2005-12-29 2017-04-20 Lg Display Co., Ltd. Organische Dünnfilmtransistoren und Verfahren zu deren Herstellung
JP5194468B2 (ja) * 2006-03-07 2013-05-08 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
US7598526B2 (en) * 2006-03-08 2009-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604341A (zh) * 2003-09-29 2005-04-06 友达光电股份有限公司 控制薄膜晶体管及其制造方法与含其的电致发光显示装置
CN105428366A (zh) * 2014-09-15 2016-03-23 三星显示有限公司 薄膜晶体管阵列基板、其制造方法和显示装置

Also Published As

Publication number Publication date
CN106299125A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
US9882055B2 (en) TFT substrate structure and manufacturing method thereof
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
CN110649043A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US10622483B2 (en) Thin film transistor, array substrate and display device
WO2016150082A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
CN108417580B (zh) 阵列基板及其制作方法和显示面板
CN108666325A (zh) 一种tft基板的制备方法、tft基板及显示装置
CN109065551A (zh) Tft阵列基板的制造方法及tft阵列基板
CN105529366A (zh) 金属氧化物薄膜晶体管及其制造方法
CN104347813B (zh) 晶体管、制造晶体管的方法和包括晶体管的电子装置
RU2669546C1 (ru) Способ изготовления и оборудование для изготовления подложки тонкопленочных транзисторов
CN106129063A (zh) 薄膜晶体管阵列基板及其制造方法
US9269637B2 (en) Thin film transistor substrate
CN106299125B (zh) 一种有机薄膜晶体管及其制作方法
CN106601621B (zh) 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管
CN105632896A (zh) 制造薄膜晶体管的方法
CN108122759B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN104810375A (zh) 一种阵列基板及其制作方法和一种显示装置
CN202948934U (zh) 一种沟槽mosfet
CN105977206B (zh) 一种阵列基板的制造方法及阵列基板
CN109742027A (zh) 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板
US10580694B2 (en) Contact structure and method of forming the same
CN104716271B (zh) 一种半导体器件及其制备方法
CN107369651B (zh) 互补场效应晶体管及其制备方法和像素电路
CN112242406A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant